JP2002345235A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2002345235A JP2002345235A JP2001141523A JP2001141523A JP2002345235A JP 2002345235 A JP2002345235 A JP 2002345235A JP 2001141523 A JP2001141523 A JP 2001141523A JP 2001141523 A JP2001141523 A JP 2001141523A JP 2002345235 A JP2002345235 A JP 2002345235A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- control
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電子機器に直流安定化電圧を供給するスイッ
チング電源回路を確実でかつ安定に起動するとともに、
起動回路の電力損失を減らす。 【解決手段】 入力電圧の高電圧側に接続される第１の
抵抗と第１の定電圧素子と第２の定電圧素子の直列回
路、および第２の定電圧素子に並列接続される第３の抵
抗によって構成され第２の定電圧素子の電圧を基準電圧
とする電源と、ＰＷＭ信号を発生する制御ＩＣと、制御
ＩＣの起動後に前記トランスの巻線を介して制御ＩＣに
電圧を供給するバイアス回路と、制御ＩＣ起動後に一定
の遅れ時間をもって前記基準電圧を十分に小さくする切
換回路から構成される起動回路を有している。
チング電源回路を確実でかつ安定に起動するとともに、
起動回路の電力損失を減らす。 【解決手段】 入力電圧の高電圧側に接続される第１の
抵抗と第１の定電圧素子と第２の定電圧素子の直列回
路、および第２の定電圧素子に並列接続される第３の抵
抗によって構成され第２の定電圧素子の電圧を基準電圧
とする電源と、ＰＷＭ信号を発生する制御ＩＣと、制御
ＩＣの起動後に前記トランスの巻線を介して制御ＩＣに
電圧を供給するバイアス回路と、制御ＩＣ起動後に一定
の遅れ時間をもって前記基準電圧を十分に小さくする切
換回路から構成される起動回路を有している。
Description
【０００１】
【発明の属する技術分野】本発明は産業用や民生用の電
子機器に直流安定化電圧を供給するスイッチング電源装
置に関し、特にスイッチング電源装置の制御回路に電力
を供給する電力供給回路に関するものである。
子機器に直流安定化電圧を供給するスイッチング電源装
置に関し、特にスイッチング電源装置の制御回路に電力
を供給する電力供給回路に関するものである。
【０００２】
【従来の技術】スイッチング電源装置は、電子機器の低
価格化、小型化、高性能化及び省エネルギー化に伴い、
より小型、安価で出力の安定性が高く高効率なものが強
く求められている。以下、従来のスイッチング電源装置
について図５及び図６を参照して説明する。図５は制御
回路としてＩＣ化された制御ＩＣ１０及び制御ＩＣ１０
への電力供給回路を有する従来のスイッチング電源装置
の回路図である。図５において、制御ＩＣ１０は、電力
供給端子１０ａ、信号出力端子１０ｂ及び接地端子１０
ｃを有するＩＣ素子であり、電圧供給端子１０ａと接地
端子１０ｃ間に直流電力を供給すると、信号出力端子１
０ｂから所定の周波数の矩形波信号（ＰＷＭ信号）が出
力される。入力直流電源１の電圧Ｖｉｎが入力端子２ａ
−２ｂに入力され、平滑キャパシタ３で平滑される。ト
ランス４は１次巻線４ａ、２次巻線４ｂ及び４ｃを有す
る。制御ＩＣ１０の起動開始電圧をＶｓｔａｒｔ、制御
ＩＣの起動前に流れる起動前電流をＩｓｔａｒｔとす
る。ＮチャネルＭＯＳＦＥＴ５はそのゲートが制御ＩＣ
１０の信号出力端子１０ｂに接続され、出力のＰＷＭ信
号によってオンオフ制御されてスイッチング動作を行
う。トランス４の１次巻線４ａの一端はＮチャネルＭＯ
ＳＦＥＴ５のドレインに接続され、１次巻線４ａの他端
は前記入力端子２ａに接続されている。ＮチャネルＭＯ
ＳＦＥＴ５のソースは前記入力端子２ｂ（回路グランド
Ｇ）に接続されている。抵抗１１の一端は抵抗１２の一
端に接続され、他端は前記入力端子２ａに接続されてい
る。抵抗１２の他端は制御ＩＣ１０の接地端子１０ｃに
接続されている。キャパシタ１３は抵抗１２に並列に接
続され、抵抗１１、抵抗１２およびキャパシタ１３の接
続点は前記制御ＩＣ１０の電圧供給端子１０ａに接続さ
れている。
価格化、小型化、高性能化及び省エネルギー化に伴い、
より小型、安価で出力の安定性が高く高効率なものが強
く求められている。以下、従来のスイッチング電源装置
について図５及び図６を参照して説明する。図５は制御
回路としてＩＣ化された制御ＩＣ１０及び制御ＩＣ１０
への電力供給回路を有する従来のスイッチング電源装置
の回路図である。図５において、制御ＩＣ１０は、電力
供給端子１０ａ、信号出力端子１０ｂ及び接地端子１０
ｃを有するＩＣ素子であり、電圧供給端子１０ａと接地
端子１０ｃ間に直流電力を供給すると、信号出力端子１
０ｂから所定の周波数の矩形波信号（ＰＷＭ信号）が出
力される。入力直流電源１の電圧Ｖｉｎが入力端子２ａ
−２ｂに入力され、平滑キャパシタ３で平滑される。ト
ランス４は１次巻線４ａ、２次巻線４ｂ及び４ｃを有す
る。制御ＩＣ１０の起動開始電圧をＶｓｔａｒｔ、制御
ＩＣの起動前に流れる起動前電流をＩｓｔａｒｔとす
る。ＮチャネルＭＯＳＦＥＴ５はそのゲートが制御ＩＣ
１０の信号出力端子１０ｂに接続され、出力のＰＷＭ信
号によってオンオフ制御されてスイッチング動作を行
う。トランス４の１次巻線４ａの一端はＮチャネルＭＯ
ＳＦＥＴ５のドレインに接続され、１次巻線４ａの他端
は前記入力端子２ａに接続されている。ＮチャネルＭＯ
ＳＦＥＴ５のソースは前記入力端子２ｂ（回路グランド
Ｇ）に接続されている。抵抗１１の一端は抵抗１２の一
端に接続され、他端は前記入力端子２ａに接続されてい
る。抵抗１２の他端は制御ＩＣ１０の接地端子１０ｃに
接続されている。キャパシタ１３は抵抗１２に並列に接
続され、抵抗１１、抵抗１２およびキャパシタ１３の接
続点は前記制御ＩＣ１０の電圧供給端子１０ａに接続さ
れている。
【０００３】前記トランス４の２次巻線４ｃの一端はダ
イオード１５のアノードに接続されている。一端が回路
グランドＧに接続されたキャパシタ１４の他端はダイオ
ード１５のカソードに接続され、その接続点は制御ＩＣ
１０の電圧供給端子１０ａに接続されている。トランス
４の２次巻線４ｃの他端は回路グランドＧに接続されて
いる。ダイオード６のアノードは前記トランス４の２次
巻線４ｂの一端に接続されている。ダイオード６のカソ
ードは平滑キャパシタ７の一端に接続され、トランス４
の２次巻線４ｂの他端は平滑キャパシタ７の他端に接続
されている。ダイオード６で整流された電圧は平滑キャ
パシタ７によって平滑され出力端子８ａ、８ｂに接続さ
れた負荷９に供給される。平滑キャパシタ７の静電容量
は十分大きく、出力端子８ａ、８ｂには出力電圧Ｖｏｕ
ｔの直流が出力される。負荷９は出力端子８ａ、８ｂに
接続され、電力を消費する。入力端子２ｂは制御ＩＣ１
０の接地端子１０ｃに接続されている。前記の抵抗１
１、抵抗１２、キャパシタ１３で起動回路５０を構成し
ている。またトランス４の２次巻線４ｃ、ダイオード１
５、キャパシタ１４でバイアス回路５１を構成してい
る。
イオード１５のアノードに接続されている。一端が回路
グランドＧに接続されたキャパシタ１４の他端はダイオ
ード１５のカソードに接続され、その接続点は制御ＩＣ
１０の電圧供給端子１０ａに接続されている。トランス
４の２次巻線４ｃの他端は回路グランドＧに接続されて
いる。ダイオード６のアノードは前記トランス４の２次
巻線４ｂの一端に接続されている。ダイオード６のカソ
ードは平滑キャパシタ７の一端に接続され、トランス４
の２次巻線４ｂの他端は平滑キャパシタ７の他端に接続
されている。ダイオード６で整流された電圧は平滑キャ
パシタ７によって平滑され出力端子８ａ、８ｂに接続さ
れた負荷９に供給される。平滑キャパシタ７の静電容量
は十分大きく、出力端子８ａ、８ｂには出力電圧Ｖｏｕ
ｔの直流が出力される。負荷９は出力端子８ａ、８ｂに
接続され、電力を消費する。入力端子２ｂは制御ＩＣ１
０の接地端子１０ｃに接続されている。前記の抵抗１
１、抵抗１２、キャパシタ１３で起動回路５０を構成し
ている。またトランス４の２次巻線４ｃ、ダイオード１
５、キャパシタ１４でバイアス回路５１を構成してい
る。
【０００４】以上のように構成された従来のスイッチン
グ電源装置の動作を図５及び図６を参照して説明する。
入力端子２ａ、２ｂに印加される入力電圧Ｖｉｎは起動
回路５０の抵抗１１と抵抗１２で分圧され、分圧電圧Ｖ
ｃｃが制御ＩＣ１０の電圧供給端子１０ａに印加され
る。図６の波形図において、時点ｔ１において、入力電
圧Ｖｉｎを０Ｖから徐々に増加させていくと、分圧電圧
Ｖｃｃが徐々に増加し、制御ＩＣ１０には起動前電流Ｉ
ｓｔａｒｔが流れる。時点ｔ２で電圧Ｖｃｃが制御ＩＣ
１０の起動開始電圧Ｖｓｔａｒｔに達すると、制御ＩＣ
１０が起動する。起動した制御ＩＣの信号出力端子１０
ｂからＰＷＭ信号が出力されて、ＮチャネルＭＯＳＦＥ
Ｔ５のゲートに入力され、ＭＯＳＦＥＴ５はスイッチン
グ動作を行う。
グ電源装置の動作を図５及び図６を参照して説明する。
入力端子２ａ、２ｂに印加される入力電圧Ｖｉｎは起動
回路５０の抵抗１１と抵抗１２で分圧され、分圧電圧Ｖ
ｃｃが制御ＩＣ１０の電圧供給端子１０ａに印加され
る。図６の波形図において、時点ｔ１において、入力電
圧Ｖｉｎを０Ｖから徐々に増加させていくと、分圧電圧
Ｖｃｃが徐々に増加し、制御ＩＣ１０には起動前電流Ｉ
ｓｔａｒｔが流れる。時点ｔ２で電圧Ｖｃｃが制御ＩＣ
１０の起動開始電圧Ｖｓｔａｒｔに達すると、制御ＩＣ
１０が起動する。起動した制御ＩＣの信号出力端子１０
ｂからＰＷＭ信号が出力されて、ＮチャネルＭＯＳＦＥ
Ｔ５のゲートに入力され、ＭＯＳＦＥＴ５はスイッチン
グ動作を行う。
【０００５】ＭＯＳＦＥＴ５がオンの時、トランス４の
２次巻線４ｂに誘起される電圧によってダイオード６は
逆バイアスされ、トランス４の２次巻線４ｂには電流が
流れない。またＭＯＳＦＥＴ５がオンの間、トランス４
の１次巻線４ａが入力電圧Ｖｉｎで励磁され、励磁エネ
ルギーが蓄積される。ＭＯＳＦＥＴ５がオフの時、トラ
ンス４の２次巻線４ｂに誘起される電圧によってダイオ
ード６は順バイアスとなり、蓄積された励磁エネルギー
が放出される。ダイオード６によって整流された電圧は
キャパシタ７によって平滑され、電圧Ｖｏｕｔとして出
力端子８ａ、８ｂに出力される。起動時には、図６に示
すように制御ＩＣ１０に供給される電流Ｉｃは時点ｔ２
で急激に増加する。起動後、トランス４の２次巻線４ｃ
に誘起される矩形波電圧はバイアス回路５１のダイオー
ド１５で整流され、直流電圧が制御ＩＣ１０の電圧供給
端子１０ａに印加される。これにより、ダイオード１５
から制御ＩＣ１０の電圧供給端子１０ａへの電力がダイ
オード１５を経て供給され、電圧Ｖｃｃは一定値となっ
て動作は安定する。
２次巻線４ｂに誘起される電圧によってダイオード６は
逆バイアスされ、トランス４の２次巻線４ｂには電流が
流れない。またＭＯＳＦＥＴ５がオンの間、トランス４
の１次巻線４ａが入力電圧Ｖｉｎで励磁され、励磁エネ
ルギーが蓄積される。ＭＯＳＦＥＴ５がオフの時、トラ
ンス４の２次巻線４ｂに誘起される電圧によってダイオ
ード６は順バイアスとなり、蓄積された励磁エネルギー
が放出される。ダイオード６によって整流された電圧は
キャパシタ７によって平滑され、電圧Ｖｏｕｔとして出
力端子８ａ、８ｂに出力される。起動時には、図６に示
すように制御ＩＣ１０に供給される電流Ｉｃは時点ｔ２
で急激に増加する。起動後、トランス４の２次巻線４ｃ
に誘起される矩形波電圧はバイアス回路５１のダイオー
ド１５で整流され、直流電圧が制御ＩＣ１０の電圧供給
端子１０ａに印加される。これにより、ダイオード１５
から制御ＩＣ１０の電圧供給端子１０ａへの電力がダイ
オード１５を経て供給され、電圧Ｖｃｃは一定値となっ
て動作は安定する。
【０００６】
【発明が解決しようとする課題】上記従来の回路構成に
おいては、制御ＩＣ１０の内部抵抗のばらつき等によっ
て制御ＩＣ１０に流れ込む起動前電流Ｉｓｔａｒｔがば
らつく。そのため制御ＩＣ１０に印加される電圧Ｖｃｃ
が起動開始電圧Ｖｓｔａｒｔに達するときの入力電圧Ｖ
ｉｎにばらつきが生じる。従って、起動する入力電圧Ｖ
ｉｎがばらつく。また、入力電圧Ｖｉｎが印加されてか
ら、制御ＩＣ１０が起動してトランス４の２次巻線４ｃ
からダイオード１５を通して電力が供給されるまでの
間、入力電圧Ｖｉｎを抵抗１１と抵抗１２で分圧した電
圧を保持しておく必要がある。このためにキャパシタ１
３の静電容量は大きくなければならず、形状も大きくな
るとともにコストも高くなるという問題があった。本発
明は、電圧を保持するキャパシタを用いず駆動回路で発
生する損失も少ないスイッチング電源装置を提供するこ
とを目的とする。
おいては、制御ＩＣ１０の内部抵抗のばらつき等によっ
て制御ＩＣ１０に流れ込む起動前電流Ｉｓｔａｒｔがば
らつく。そのため制御ＩＣ１０に印加される電圧Ｖｃｃ
が起動開始電圧Ｖｓｔａｒｔに達するときの入力電圧Ｖ
ｉｎにばらつきが生じる。従って、起動する入力電圧Ｖ
ｉｎがばらつく。また、入力電圧Ｖｉｎが印加されてか
ら、制御ＩＣ１０が起動してトランス４の２次巻線４ｃ
からダイオード１５を通して電力が供給されるまでの
間、入力電圧Ｖｉｎを抵抗１１と抵抗１２で分圧した電
圧を保持しておく必要がある。このためにキャパシタ１
３の静電容量は大きくなければならず、形状も大きくな
るとともにコストも高くなるという問題があった。本発
明は、電圧を保持するキャパシタを用いず駆動回路で発
生する損失も少ないスイッチング電源装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明のスイッチング電
源装置は、入力電圧をスイッチング素子でオンオフして
生成した矩形波電圧を、１次巻線、第１の２次巻線及び
第２の２次巻線を有するトランスの１次巻線に印加し、
前記トランスの第１の２次巻線に誘起する交流電圧を整
流平滑して直流出力を得るスイッチング電源、前記スイ
ッチング電源の入力電源の両極間に接続された、第１の
抵抗、第１の定電圧素子及び第２の定電圧素子の直列接
続体、前記第２の定電圧素子に並列接続された第３の抵
抗及び一方の端部が前記入力電源の高電圧側端子に接続
され、他方の端部が出力端に接続され、制御端部に前記
第２の定電圧素子の電圧が基準電圧として印加され前記
出力端の出力電圧を制御する半導体素子を有する起動回
路、前記起動回路の半導体素子の他方の端部に接続さ
れ、起動時に電力が供給されてＰＷＭ信号を発生する制
御回路、前記制御回路の起動後に所定の遅れ時間をもっ
て前記第２の定電圧素子の基準電圧を低下させる切換回
路及び、前記制御回路の起動後には前記トランスの第２
の２次巻線に誘起する電圧を安定化し前記制御回路に印
加するバイアス回路を有することを特徴とする。
源装置は、入力電圧をスイッチング素子でオンオフして
生成した矩形波電圧を、１次巻線、第１の２次巻線及び
第２の２次巻線を有するトランスの１次巻線に印加し、
前記トランスの第１の２次巻線に誘起する交流電圧を整
流平滑して直流出力を得るスイッチング電源、前記スイ
ッチング電源の入力電源の両極間に接続された、第１の
抵抗、第１の定電圧素子及び第２の定電圧素子の直列接
続体、前記第２の定電圧素子に並列接続された第３の抵
抗及び一方の端部が前記入力電源の高電圧側端子に接続
され、他方の端部が出力端に接続され、制御端部に前記
第２の定電圧素子の電圧が基準電圧として印加され前記
出力端の出力電圧を制御する半導体素子を有する起動回
路、前記起動回路の半導体素子の他方の端部に接続さ
れ、起動時に電力が供給されてＰＷＭ信号を発生する制
御回路、前記制御回路の起動後に所定の遅れ時間をもっ
て前記第２の定電圧素子の基準電圧を低下させる切換回
路及び、前記制御回路の起動後には前記トランスの第２
の２次巻線に誘起する電圧を安定化し前記制御回路に印
加するバイアス回路を有することを特徴とする。
【０００８】本発明のスイッチング電源装置によれば、
入力電圧が印加されたとき、起動回路６０により電力を
供給して制御回路を起動する。一旦起動すると電源の供
給源を起動回路からバイアス回路に切り替える。これに
より、起動時に必要な電力をキャパシタ等に保持するこ
となくスイッチング電源回路を確実かつ安定に起動でき
る。また通常の動作時には起動回路で発生する電力損失
を最小限にすることが可能になる。また、第１の定電圧
素子により、起動時の入力電圧を高精度に設定すること
ができる。
入力電圧が印加されたとき、起動回路６０により電力を
供給して制御回路を起動する。一旦起動すると電源の供
給源を起動回路からバイアス回路に切り替える。これに
より、起動時に必要な電力をキャパシタ等に保持するこ
となくスイッチング電源回路を確実かつ安定に起動でき
る。また通常の動作時には起動回路で発生する電力損失
を最小限にすることが可能になる。また、第１の定電圧
素子により、起動時の入力電圧を高精度に設定すること
ができる。
【０００９】本発明の他の観点のスイッチング電源装置
は、入力電圧をスイッチング素子でオンオフして生成し
た矩形波電圧を、１次巻線、第１の２次巻線及び第２の
２次巻線を有するトランスの１次巻線に印加し、前記ト
ランスの第１の２次巻線に誘起する交流電圧を整流平滑
して直流出力を得るスイッチング電源、前記スイッチン
グ電源の入力電源の両極間に接続された、第１の抵抗、
第１の定電圧素子及び第２の定電圧素子の直列接続体、
前記第２の定電圧素子に並列接続された第３の抵抗、及
び一方の端部が前記入力電源の高電圧側端子に接続さ
れ、他方の端部が出力端に接続され、制御端部に前記第
２の定電圧素子の電圧が基準電圧として印加され前記出
力端の出力電圧を制御する半導体素子を有する起動回
路、前記起動回路の半導体素子の他方の端部に接続さ
れ、起動時に電力が供給されＰＷＭ信号を発生する制御
回路、前記制御回路の起動後に所定の遅れ時間をもって
前記第２の定電圧素子の基準電圧を低下させる切換回
路、前記制御回路の起動後に前記トランスの第２の２次
巻線に誘起する電圧を安定化し前記制御回路に印加する
バイアス回路、及び前記バイアス回路から前記制御回路
に印加される電圧の異常な低下により前記制御回路の動
作が停止したとき、所定の時間中前記第２の定電圧素子
の基準電圧を低い値に保つ遅延回路を有する。本発明の
スイッチング電源装置によれば、入力電圧が印加された
とき、起動回路６０により電力を供給して制御回路を起
動する。一旦起動すると電源の供給源を起動回路からバ
イアス回路に切り替える。これにより、起動時に必要な
電力をキャパシタ等に保持することなくスイッチング電
源回路を確実かつ安定に起動できる。また通常の動作時
には起動回路で発生する電力損失を最小限にすることが
可能になる。また前記遅延回路により、制御回路の停止
時に所定の遅延時間を経て制御回路が再起動するので、
再起動の動作が安定に行われる。
は、入力電圧をスイッチング素子でオンオフして生成し
た矩形波電圧を、１次巻線、第１の２次巻線及び第２の
２次巻線を有するトランスの１次巻線に印加し、前記ト
ランスの第１の２次巻線に誘起する交流電圧を整流平滑
して直流出力を得るスイッチング電源、前記スイッチン
グ電源の入力電源の両極間に接続された、第１の抵抗、
第１の定電圧素子及び第２の定電圧素子の直列接続体、
前記第２の定電圧素子に並列接続された第３の抵抗、及
び一方の端部が前記入力電源の高電圧側端子に接続さ
れ、他方の端部が出力端に接続され、制御端部に前記第
２の定電圧素子の電圧が基準電圧として印加され前記出
力端の出力電圧を制御する半導体素子を有する起動回
路、前記起動回路の半導体素子の他方の端部に接続さ
れ、起動時に電力が供給されＰＷＭ信号を発生する制御
回路、前記制御回路の起動後に所定の遅れ時間をもって
前記第２の定電圧素子の基準電圧を低下させる切換回
路、前記制御回路の起動後に前記トランスの第２の２次
巻線に誘起する電圧を安定化し前記制御回路に印加する
バイアス回路、及び前記バイアス回路から前記制御回路
に印加される電圧の異常な低下により前記制御回路の動
作が停止したとき、所定の時間中前記第２の定電圧素子
の基準電圧を低い値に保つ遅延回路を有する。本発明の
スイッチング電源装置によれば、入力電圧が印加された
とき、起動回路６０により電力を供給して制御回路を起
動する。一旦起動すると電源の供給源を起動回路からバ
イアス回路に切り替える。これにより、起動時に必要な
電力をキャパシタ等に保持することなくスイッチング電
源回路を確実かつ安定に起動できる。また通常の動作時
には起動回路で発生する電力損失を最小限にすることが
可能になる。また前記遅延回路により、制御回路の停止
時に所定の遅延時間を経て制御回路が再起動するので、
再起動の動作が安定に行われる。
【００１０】本発明の他の観点のスイッチング電源装置
は、入力電圧をスイッチング素子でオンオフして生成し
た矩形波電圧を、１次巻線、第１の２次巻線及び第２の
２次巻線を有するトランスの１次巻線に印加し、前記ト
ランスの第１の２次巻線に誘起する交流電圧を整流平滑
して直流出力を得るスイッチング電源、前記スイッチン
グ電源の入力電源の両極間に接続された、第１の抵抗、
第１の定電圧素子及び第２の定電圧素子の直列接続体、
前記第２の定電圧素子に並列接続された第３の抵抗及び
一方の端部が前記入力電源の高電圧側端子に接続され、
他方の端部が出力端に接続され、制御端部に前記第２の
定電圧素子の電圧が基準電圧として印加され前記出力端
の出力電圧を制御する半導体素子を有する起動回路、前
記起動回路の半導体素子の他方の端部に接続され、起動
時に電力が供給されてＰＷＭ信号を発生する制御回路、
前記制御回路の起動後に所定の遅れ時間をもって前記第
２の定電圧素子の基準電圧を低下させる切換回路、前記
制御回路の起動後に前記トランスの第２の２次巻線に誘
起する電圧を安定化し制御回路に印加されるバイアス回
路、及び前記起動回路の第２の定電圧素子の基準電圧を
緩やかに上昇させる遅延回路を有する。本発明のスイッ
チング電源装置によれば、入力電圧が印加されたとき、
起動回路６０により電力を供給して制御回路を起動す
る。一旦起動すると電源の供給源を起動回路からバイア
ス回路に切り替える。これにより、起動時に必要な電力
をキャパシタ等に保持することなくスイッチング電源回
路を確実かつ安定に起動できる。また通常の動作時には
起動回路で発生する電力損失を最小限にすることが可能
になる。また前記遅延回路が第２の定電圧素子の基準電
圧を緩やかに上昇させるので、制御回路の再起動が安定
して行われる。
は、入力電圧をスイッチング素子でオンオフして生成し
た矩形波電圧を、１次巻線、第１の２次巻線及び第２の
２次巻線を有するトランスの１次巻線に印加し、前記ト
ランスの第１の２次巻線に誘起する交流電圧を整流平滑
して直流出力を得るスイッチング電源、前記スイッチン
グ電源の入力電源の両極間に接続された、第１の抵抗、
第１の定電圧素子及び第２の定電圧素子の直列接続体、
前記第２の定電圧素子に並列接続された第３の抵抗及び
一方の端部が前記入力電源の高電圧側端子に接続され、
他方の端部が出力端に接続され、制御端部に前記第２の
定電圧素子の電圧が基準電圧として印加され前記出力端
の出力電圧を制御する半導体素子を有する起動回路、前
記起動回路の半導体素子の他方の端部に接続され、起動
時に電力が供給されてＰＷＭ信号を発生する制御回路、
前記制御回路の起動後に所定の遅れ時間をもって前記第
２の定電圧素子の基準電圧を低下させる切換回路、前記
制御回路の起動後に前記トランスの第２の２次巻線に誘
起する電圧を安定化し制御回路に印加されるバイアス回
路、及び前記起動回路の第２の定電圧素子の基準電圧を
緩やかに上昇させる遅延回路を有する。本発明のスイッ
チング電源装置によれば、入力電圧が印加されたとき、
起動回路６０により電力を供給して制御回路を起動す
る。一旦起動すると電源の供給源を起動回路からバイア
ス回路に切り替える。これにより、起動時に必要な電力
をキャパシタ等に保持することなくスイッチング電源回
路を確実かつ安定に起動できる。また通常の動作時には
起動回路で発生する電力損失を最小限にすることが可能
になる。また前記遅延回路が第２の定電圧素子の基準電
圧を緩やかに上昇させるので、制御回路の再起動が安定
して行われる。
【００１１】
【発明の実施の形態】本発明のスイッチング電源装置の
好適な実施例について図１から図４を参照して説明す
る。
好適な実施例について図１から図４を参照して説明す
る。
【００１２】《第１実施例》図１は本発明の第１実施例
におけるスイッチング電源装置の回路図である。図１に
おいて、入力直流電源１の入力電圧をＶｉｎとする。入
力直流電源１の入力端子２ａ、２ｂ間に平滑用のキャパ
シタ３が接続されている。トランス４は、１次巻線４
ａ、２次巻線４ｂ及び４ｃを有する。制御回路としての
制御ＩＣ１０は、複数の電子部品により構成された集積
回路であり、電源電圧供給端子１０ａ、電力が供給され
るとＰＷＭ信号を出力する信号出力端子１０ｂ、接地端
子１０ｃ及び制御ＩＣ１０の起動後に一定の電圧が出力
されるリファレンス端子１０ｄを有する。第１のＮチャ
ネルＭＯＳＦＥＴ５は制御ＩＣ１０の信号出力端子１０
ｂから出力されるＰＷＭ信号によってオンオフ制御され
スイッチング動作をする。トランス４の１次巻線４ａの
一端はＭＯＳＦＥＴ５ドレインに接続され、他端は入力
端子２ａに接続されている。ＭＯＳＦＥＴ５のソースは
入力端子２ｂ（回路グランドＧ）に接続されている。Ｍ
ＯＳＦＥＴ５のゲートは制御ＩＣ１０の信号出力端子１
０ｂに接続されている。
におけるスイッチング電源装置の回路図である。図１に
おいて、入力直流電源１の入力電圧をＶｉｎとする。入
力直流電源１の入力端子２ａ、２ｂ間に平滑用のキャパ
シタ３が接続されている。トランス４は、１次巻線４
ａ、２次巻線４ｂ及び４ｃを有する。制御回路としての
制御ＩＣ１０は、複数の電子部品により構成された集積
回路であり、電源電圧供給端子１０ａ、電力が供給され
るとＰＷＭ信号を出力する信号出力端子１０ｂ、接地端
子１０ｃ及び制御ＩＣ１０の起動後に一定の電圧が出力
されるリファレンス端子１０ｄを有する。第１のＮチャ
ネルＭＯＳＦＥＴ５は制御ＩＣ１０の信号出力端子１０
ｂから出力されるＰＷＭ信号によってオンオフ制御され
スイッチング動作をする。トランス４の１次巻線４ａの
一端はＭＯＳＦＥＴ５ドレインに接続され、他端は入力
端子２ａに接続されている。ＭＯＳＦＥＴ５のソースは
入力端子２ｂ（回路グランドＧ）に接続されている。Ｍ
ＯＳＦＥＴ５のゲートは制御ＩＣ１０の信号出力端子１
０ｂに接続されている。
【００１３】第１の抵抗１１の一端とツェナーダイオー
ド１２のカソードを接続し、抵抗１１の他端を入力端子
２ａに接続している。抵抗１３の一端とＮチャネルＭＯ
ＳＦＥＴ１４のドレインを接続し、抵抗１３の他端は入
力端子２ａに接続している。ツェナーダイオード１２の
アノードとＭＯＳＦＥＴ１４のゲートを接続し、その接
続点に第２のツェナーダイオード１８のカソードを接続
し、アノードを制御ＩＣ１０の接地端子１０ｃ（回路グ
ランドＧ）に接続している。ツェナーダイオード１８に
並列に第３の抵抗１７を接続している。第２のダイオー
ド１５のアノードをＭＯＳＦＥＴ１４のソースに接続
し、カソードを制御ＩＣ１０の電圧供給端子１０ａに接
続している。第１のキャパシタ１６の一端を制御ＩＣ１
０の電圧供給端子１０ａに接続し、他端を制御ＩＣ１０
の接地端子１０ｃに接続している。
ド１２のカソードを接続し、抵抗１１の他端を入力端子
２ａに接続している。抵抗１３の一端とＮチャネルＭＯ
ＳＦＥＴ１４のドレインを接続し、抵抗１３の他端は入
力端子２ａに接続している。ツェナーダイオード１２の
アノードとＭＯＳＦＥＴ１４のゲートを接続し、その接
続点に第２のツェナーダイオード１８のカソードを接続
し、アノードを制御ＩＣ１０の接地端子１０ｃ（回路グ
ランドＧ）に接続している。ツェナーダイオード１８に
並列に第３の抵抗１７を接続している。第２のダイオー
ド１５のアノードをＭＯＳＦＥＴ１４のソースに接続
し、カソードを制御ＩＣ１０の電圧供給端子１０ａに接
続している。第１のキャパシタ１６の一端を制御ＩＣ１
０の電圧供給端子１０ａに接続し、他端を制御ＩＣ１０
の接地端子１０ｃに接続している。
【００１４】第３のＮチャネルＭＯＳＦＥＴ１９のドレ
インをツェナーダイオード１８のカソードに接続し、そ
のソースをツェナーダイオード１８のアノードに接続し
ている。抵抗２０の一端と抵抗２１の一端と接続し、そ
の接続点をＭＯＳＦＥＴ１９のゲートに接続している。
抵抗２０の他端を制御ＩＣ１０のリファレンス端子１０
ｄに接続し、抵抗２１の他端を制御ＩＣ１０の接地端子
１０ｃに接続している。第２のキャパシタ２２を抵抗２
１に並列に接続している。抵抗２３の一端をｎｐｎ形ト
ランジスタ２４のコレクタに接続している。ｎｐｎ形ト
ランジスタ２４のエミッタを制御ＩＣ１０の接地端子１
０ｃに接続している。抵抗２３の他端とＭＯＳＦＥＴ１
９のゲートを接続している。ｎｐｎ形トランジスタ２４
のベースを第２のｎｐｎ形トランジスタ２５のコレクタ
と抵抗２６の一端の接続点に接続し、抵抗２６の他端を
ダイオード１５のアノードに接続している。ｎｐｎ形ト
ランジスタ２５のエミッタを制御ＩＣ１０の接地端子１
０ｃに接続している。ｎｐｎ形トランジスタ２５のベー
スと抵抗２７の一端を接続し、抵抗２７の他端は制御Ｉ
Ｃ１０のリファレンス端子１０ｄに接続している。
インをツェナーダイオード１８のカソードに接続し、そ
のソースをツェナーダイオード１８のアノードに接続し
ている。抵抗２０の一端と抵抗２１の一端と接続し、そ
の接続点をＭＯＳＦＥＴ１９のゲートに接続している。
抵抗２０の他端を制御ＩＣ１０のリファレンス端子１０
ｄに接続し、抵抗２１の他端を制御ＩＣ１０の接地端子
１０ｃに接続している。第２のキャパシタ２２を抵抗２
１に並列に接続している。抵抗２３の一端をｎｐｎ形ト
ランジスタ２４のコレクタに接続している。ｎｐｎ形ト
ランジスタ２４のエミッタを制御ＩＣ１０の接地端子１
０ｃに接続している。抵抗２３の他端とＭＯＳＦＥＴ１
９のゲートを接続している。ｎｐｎ形トランジスタ２４
のベースを第２のｎｐｎ形トランジスタ２５のコレクタ
と抵抗２６の一端の接続点に接続し、抵抗２６の他端を
ダイオード１５のアノードに接続している。ｎｐｎ形ト
ランジスタ２５のエミッタを制御ＩＣ１０の接地端子１
０ｃに接続している。ｎｐｎ形トランジスタ２５のベー
スと抵抗２７の一端を接続し、抵抗２７の他端は制御Ｉ
Ｃ１０のリファレンス端子１０ｄに接続している。
【００１５】ダイオード２８のアノードとダイオード３
０のアノードを接続し、その接続点を制御ＩＣ１０の接
地端子１０ｃに接続している。ダイオード２８のカソー
ドとダイオード２９のアノードを接続し、その接続点と
トランス４の２次巻線４ｃの一端を接続している。ダイ
オード３０のカソードとダイオード３１のアノードを接
続し、その接続点をトランス４の２次巻線４ｃの他端に
接続している。ダイオード２９のカソードとダイオード
３１のカソードを接続し、その接続点をインダクタ３２
の一端に接続している。キャパシタ３３の一端をインダ
クタ３２の他端に接続し、キャパシタ３３の他端を制御
ＩＣ１０の接地端子１０ｃに接続している。抵抗３４の
一端とｎｐｎ形トランジスタ３５のコレクタをインダク
タ３２とキャパシタ３３の接続点に接続している。抵抗
３４の他端とｎｐｎ形トランジスタ３５のベースをツェ
ナーダイオード３６のカソードに接続し、ツェナーダイ
オード３６のアノードを制御ＩＣ１０の接地端子１０ｃ
に接続している。ｎｐｎ形トランジスタ３５のエミッタ
をダイオード３７のアノードを接続し、ダイオード３７
のカソードを制御ＩＣ１０の電圧供給端子１０ａに接続
している。第１のダイオード６のアノードをトランス４
の２次巻線４ｂの一端に接続している。ダイオード６の
カソードと平滑キャパシタ７の一端を接続し、トランス
４の２次巻線４ｂの他端と平滑キャパシタ７の他端を接
続している。ダイオード６で整流された電圧は十分大き
な静電容量の平滑キャパシタ７で平滑され、出力端子８
ａ−８ｂへ出力電圧Ｖｏｕｔが出力される。負荷９は出
力端子８ａ−８ｂに接続され、電力を消費する。入力端
子２ｂは制御ＩＣ１０の接地端子１０ｃに接続されてい
る。
０のアノードを接続し、その接続点を制御ＩＣ１０の接
地端子１０ｃに接続している。ダイオード２８のカソー
ドとダイオード２９のアノードを接続し、その接続点と
トランス４の２次巻線４ｃの一端を接続している。ダイ
オード３０のカソードとダイオード３１のアノードを接
続し、その接続点をトランス４の２次巻線４ｃの他端に
接続している。ダイオード２９のカソードとダイオード
３１のカソードを接続し、その接続点をインダクタ３２
の一端に接続している。キャパシタ３３の一端をインダ
クタ３２の他端に接続し、キャパシタ３３の他端を制御
ＩＣ１０の接地端子１０ｃに接続している。抵抗３４の
一端とｎｐｎ形トランジスタ３５のコレクタをインダク
タ３２とキャパシタ３３の接続点に接続している。抵抗
３４の他端とｎｐｎ形トランジスタ３５のベースをツェ
ナーダイオード３６のカソードに接続し、ツェナーダイ
オード３６のアノードを制御ＩＣ１０の接地端子１０ｃ
に接続している。ｎｐｎ形トランジスタ３５のエミッタ
をダイオード３７のアノードを接続し、ダイオード３７
のカソードを制御ＩＣ１０の電圧供給端子１０ａに接続
している。第１のダイオード６のアノードをトランス４
の２次巻線４ｂの一端に接続している。ダイオード６の
カソードと平滑キャパシタ７の一端を接続し、トランス
４の２次巻線４ｂの他端と平滑キャパシタ７の他端を接
続している。ダイオード６で整流された電圧は十分大き
な静電容量の平滑キャパシタ７で平滑され、出力端子８
ａ−８ｂへ出力電圧Ｖｏｕｔが出力される。負荷９は出
力端子８ａ−８ｂに接続され、電力を消費する。入力端
子２ｂは制御ＩＣ１０の接地端子１０ｃに接続されてい
る。
【００１６】抵抗１１、ツェナーダイオード１２、抵抗
１３、ＮチャネルＭＯＳＦＥＴ１４、ダイオード１５、
キャパシタ１６、抵抗１７及びツェナーダイオード１８
で起動回路６０を構成している。ＮチャネルＭＯＳＦＥ
Ｔ１９、抵抗２０、抵抗２１、キャパシタ２２、抵抗２
３、ｎｐｎ形トランジスタ２４、ｎｐｎ形トランジスタ
２５、抵抗２６及び抵抗２７で切換回路６１を構成して
いる。またトランスの２次巻線４ｃ、ダイオード２８、
ダイオード２９、ダイオード３０、ダイオード３１、イ
ンダクタ３２、キャパシタ３３、抵抗３４、ｎｐｎ形ト
ランジスタ３５、ツェナーダイオード３６及びダイオー
ド３７でバイアス回路６２を構成している。
１３、ＮチャネルＭＯＳＦＥＴ１４、ダイオード１５、
キャパシタ１６、抵抗１７及びツェナーダイオード１８
で起動回路６０を構成している。ＮチャネルＭＯＳＦＥ
Ｔ１９、抵抗２０、抵抗２１、キャパシタ２２、抵抗２
３、ｎｐｎ形トランジスタ２４、ｎｐｎ形トランジスタ
２５、抵抗２６及び抵抗２７で切換回路６１を構成して
いる。またトランスの２次巻線４ｃ、ダイオード２８、
ダイオード２９、ダイオード３０、ダイオード３１、イ
ンダクタ３２、キャパシタ３３、抵抗３４、ｎｐｎ形ト
ランジスタ３５、ツェナーダイオード３６及びダイオー
ド３７でバイアス回路６２を構成している。
【００１７】以上のように構成されたスイッチング電源
装置について、図２を参照して以下にその動作を説明す
る。入力電圧Ｖｉｎからツェナーダイオード１２のツェ
ナー電圧を差し引いた電圧が、抵抗１１と抵抗１７で分
圧されてツェナーダイオード１８の両端に印加される。
入力電圧Ｖｉｎが０Ｖから徐々に上昇し、時点ｔ２でツ
ェナーダイオード１８の両端に印加されていた電圧がツ
ェナーダイオード１８のツェナー電圧に達すると、ツェ
ナーダイオード１８が導通する。その結果ＮチャネルＭ
ＯＳＦＥＴ１４のゲート電圧がツェナーダイオード１８
のツェナー電圧となり、ソース端子を介して、抵抗１
３、ダイオード１５を経て制御ＩＣ１０の電圧供給端子
１０ａへ入力電圧Ｖｃｃが印加され、制御ＩＣ１０が起
動する。すなわち、制御ＩＣ１０は起動回路６０を経て
供給される電力により起動することになる。電圧Ｖｃｃ
は、ツェナーダイオード１８のツェナー電圧から、Ｎチ
ャネルＭＯＳＦＥＴ１４のスレッショルド電圧Ｖｔｈ、
及びダイオード１５の順方向電圧降下ＶＤを差し引いた
値となる。電圧Ｖｃｃが起動開始電圧Ｖｓｔａｒｔに到
達した時点ｔ２で制御ＩＣ１０が起動する。制御ＩＣ１
０が起動すると制御ＩＣ１０の信号出力端子１０ｂから
出力されるＰＷＭ信号がＭＯＳＦＥＴ５のゲートに入力
され、ＭＯＳＦＥＴ５はスイッチング動作を行う。
装置について、図２を参照して以下にその動作を説明す
る。入力電圧Ｖｉｎからツェナーダイオード１２のツェ
ナー電圧を差し引いた電圧が、抵抗１１と抵抗１７で分
圧されてツェナーダイオード１８の両端に印加される。
入力電圧Ｖｉｎが０Ｖから徐々に上昇し、時点ｔ２でツ
ェナーダイオード１８の両端に印加されていた電圧がツ
ェナーダイオード１８のツェナー電圧に達すると、ツェ
ナーダイオード１８が導通する。その結果ＮチャネルＭ
ＯＳＦＥＴ１４のゲート電圧がツェナーダイオード１８
のツェナー電圧となり、ソース端子を介して、抵抗１
３、ダイオード１５を経て制御ＩＣ１０の電圧供給端子
１０ａへ入力電圧Ｖｃｃが印加され、制御ＩＣ１０が起
動する。すなわち、制御ＩＣ１０は起動回路６０を経て
供給される電力により起動することになる。電圧Ｖｃｃ
は、ツェナーダイオード１８のツェナー電圧から、Ｎチ
ャネルＭＯＳＦＥＴ１４のスレッショルド電圧Ｖｔｈ、
及びダイオード１５の順方向電圧降下ＶＤを差し引いた
値となる。電圧Ｖｃｃが起動開始電圧Ｖｓｔａｒｔに到
達した時点ｔ２で制御ＩＣ１０が起動する。制御ＩＣ１
０が起動すると制御ＩＣ１０の信号出力端子１０ｂから
出力されるＰＷＭ信号がＭＯＳＦＥＴ５のゲートに入力
され、ＭＯＳＦＥＴ５はスイッチング動作を行う。
【００１８】ＭＯＳＦＥＴ５がオンの時、トランス４の
２次巻線４ｂに誘起される電圧によってダイオード６は
逆バイアスされ、トランス４の２次巻線４ｂには電流が
流れない。ＭＯＳＦＥＴ５がオンの間、トランス４の１
次巻線４ａが入力電圧Ｖｉｎで励磁され、励磁エネルギ
ーが蓄積される。ＭＯＳＦＥＴ５がオフの時、トランス
４の２次巻線４ｂに誘起される電圧によってダイオード
６は順バイアスとなり、蓄積された励磁エネルギーが放
出される。ダイオード６によって整流された電圧はキャ
パシタ７によって平滑された後、出力電圧Ｖｏｕｔとし
て出力端子８ａ−８ｂに出力される。トランス４の２次
巻線４ｃには矩形波電圧が誘起される。その矩形波電圧
はダイオード２８〜３１で全波整流されたのち、インダ
クタ３２及びキャパシタ３３で構成されるＬＣフィルタ
で平滑され直流電圧となる。直流電圧は抵抗３４、ｎｐ
ｎ形トランジスタ３５、ツェナーダイオード３６で構成
される降圧電源回路で降圧かつ安定化され、ダイオード
３７を経て制御ＩＣ１０の電圧供給端子１０ａに印加さ
れる。
２次巻線４ｂに誘起される電圧によってダイオード６は
逆バイアスされ、トランス４の２次巻線４ｂには電流が
流れない。ＭＯＳＦＥＴ５がオンの間、トランス４の１
次巻線４ａが入力電圧Ｖｉｎで励磁され、励磁エネルギ
ーが蓄積される。ＭＯＳＦＥＴ５がオフの時、トランス
４の２次巻線４ｂに誘起される電圧によってダイオード
６は順バイアスとなり、蓄積された励磁エネルギーが放
出される。ダイオード６によって整流された電圧はキャ
パシタ７によって平滑された後、出力電圧Ｖｏｕｔとし
て出力端子８ａ−８ｂに出力される。トランス４の２次
巻線４ｃには矩形波電圧が誘起される。その矩形波電圧
はダイオード２８〜３１で全波整流されたのち、インダ
クタ３２及びキャパシタ３３で構成されるＬＣフィルタ
で平滑され直流電圧となる。直流電圧は抵抗３４、ｎｐ
ｎ形トランジスタ３５、ツェナーダイオード３６で構成
される降圧電源回路で降圧かつ安定化され、ダイオード
３７を経て制御ＩＣ１０の電圧供給端子１０ａに印加さ
れる。
【００１９】制御ＩＣ１０の起動後、制御ＩＣ１０のリ
ファレンス端子１０ｄに所定の電圧が発生する。この電
圧によりｎｐｎ形トランジスタ２５がオン、ｎｐｎ形ト
ランジスタ２４がオフになり、キャパシタ２２の蓄積電
荷の放電は停止する。そして、キャパシタ２２の端子電
圧が、制御ＩＣ１０のリファレンス端子１０ｄの電圧Ｖ
ｒを抵抗２０、２１で分圧した電圧に達するまで、キャ
パシタ２２は充電される。充電時間は抵抗２０、抵抗２
１及びキャパシタ２２の時定数によって決まる。抵抗２
０と抵抗２１の接続点の電圧がＮチャネルＭＯＳＦＥＴ
１９のスレッショルド電圧Ｖｔｈを超えると、ＭＯＳＦ
ＥＴ１９がオンとなり、ＭＯＳＦＥＴ１４のゲート電位
を０にするので、ＭＯＳＦＥＴ１４はオフとなる。この
ようにして切換回路６１により、制御ＩＣ１０の電圧供
給端子１０ａへの電力供給は起動回路６０を経由せずバ
イアス回路６２を経由するように切り換えられるので起
動回路での電力損失が少なくなる。
ファレンス端子１０ｄに所定の電圧が発生する。この電
圧によりｎｐｎ形トランジスタ２５がオン、ｎｐｎ形ト
ランジスタ２４がオフになり、キャパシタ２２の蓄積電
荷の放電は停止する。そして、キャパシタ２２の端子電
圧が、制御ＩＣ１０のリファレンス端子１０ｄの電圧Ｖ
ｒを抵抗２０、２１で分圧した電圧に達するまで、キャ
パシタ２２は充電される。充電時間は抵抗２０、抵抗２
１及びキャパシタ２２の時定数によって決まる。抵抗２
０と抵抗２１の接続点の電圧がＮチャネルＭＯＳＦＥＴ
１９のスレッショルド電圧Ｖｔｈを超えると、ＭＯＳＦ
ＥＴ１９がオンとなり、ＭＯＳＦＥＴ１４のゲート電位
を０にするので、ＭＯＳＦＥＴ１４はオフとなる。この
ようにして切換回路６１により、制御ＩＣ１０の電圧供
給端子１０ａへの電力供給は起動回路６０を経由せずバ
イアス回路６２を経由するように切り換えられるので起
動回路での電力損失が少なくなる。
【００２０】時点ｔ２で制御ＩＣ１０が起動してから、
時点ｔ３でＭＯＳＦＥＴ１９がオンになるまでの遅れ時
間（ｔ３−ｔ２）は、抵抗２０、抵抗２１及びキャパシ
タ２２の時定数で決まる。時点ｔ３を、トランス４の２
次巻線４ｃから電力の供給が開始された後になるように
設定すれば、制御ＩＣ１０は安定に起動する。本実施例
によれば、従来技術の図５に示す、起動時に電圧を保持
するための大容量のキャパシタ１３を必要としない。入
力直流電源１に異常が生じて入力電圧Ｖｉｎが低下する
と、トランス４の２次巻線４ｃの出力電圧が低下する。
制御ＩＣ１０の電圧供給端子１０ａの電圧Ｖｃｃが制御
ＩＣ１０の起動停止電圧を下回った時点で制御ＩＣ１０
は動作を停止する。停止後、制御ＩＣ１０が不用意に再
起動しないようにするためには、ツェナーダイオード１
８がオフを保つように、ツェナーダイオード１２のツェ
ナー電圧と抵抗１１、抵抗１７の値を設定すればよい。
時点ｔ３でＭＯＳＦＥＴ１９がオンになるまでの遅れ時
間（ｔ３−ｔ２）は、抵抗２０、抵抗２１及びキャパシ
タ２２の時定数で決まる。時点ｔ３を、トランス４の２
次巻線４ｃから電力の供給が開始された後になるように
設定すれば、制御ＩＣ１０は安定に起動する。本実施例
によれば、従来技術の図５に示す、起動時に電圧を保持
するための大容量のキャパシタ１３を必要としない。入
力直流電源１に異常が生じて入力電圧Ｖｉｎが低下する
と、トランス４の２次巻線４ｃの出力電圧が低下する。
制御ＩＣ１０の電圧供給端子１０ａの電圧Ｖｃｃが制御
ＩＣ１０の起動停止電圧を下回った時点で制御ＩＣ１０
は動作を停止する。停止後、制御ＩＣ１０が不用意に再
起動しないようにするためには、ツェナーダイオード１
８がオフを保つように、ツェナーダイオード１２のツェ
ナー電圧と抵抗１１、抵抗１７の値を設定すればよい。
【００２１】《第２実施例》図３は本発明の第２実施例
におけるスイッチング電源装置の回路図である。図３に
おいて、図１と同じものには同一の符号を付し重複する
説明は省略する。図３において、オフ期間調整回路６５
は以下の構成を有する。第４のキャパシタ３８が、抵抗
１７に並列に接続されている。第４のｎｐｎ形トランジ
スタ３９のコレクタはツェナーダイオード１８のカソー
ドに接続されている。ｎｐｎ形トランジスタ３９のエミ
ッタと第５のｎｐｎ形トランジスタ４０のエミッタは、
制御ＩＣ１０の接地端子１０ｃに接続されている。ｎｐ
ｎ形トランジスタ３９のベースは、ｎｐｎ形トランジス
タ４０のコレクタに接続され、その接続点に第１０の抵
抗４１の一端が接続されている。ｎｐｎ形トランジスタ
４０のベースは第１１の抵抗４２を経て、制御ＩＣ１０
のリファレンス端子１０ｄに接続されている。
におけるスイッチング電源装置の回路図である。図３に
おいて、図１と同じものには同一の符号を付し重複する
説明は省略する。図３において、オフ期間調整回路６５
は以下の構成を有する。第４のキャパシタ３８が、抵抗
１７に並列に接続されている。第４のｎｐｎ形トランジ
スタ３９のコレクタはツェナーダイオード１８のカソー
ドに接続されている。ｎｐｎ形トランジスタ３９のエミ
ッタと第５のｎｐｎ形トランジスタ４０のエミッタは、
制御ＩＣ１０の接地端子１０ｃに接続されている。ｎｐ
ｎ形トランジスタ３９のベースは、ｎｐｎ形トランジス
タ４０のコレクタに接続され、その接続点に第１０の抵
抗４１の一端が接続されている。ｎｐｎ形トランジスタ
４０のベースは第１１の抵抗４２を経て、制御ＩＣ１０
のリファレンス端子１０ｄに接続されている。
【００２２】オフ期間調整回路６６は以下の構成を有す
る。第８のダイオード４３のアノードは制御ＩＣ１０の
信号出力端子１０ｂに接続されている。ダイオード４３
のカソードは、直列に接続された第１２の抵抗４４と第
５のキャパシタ４５を経て接地端子１０Ｃに接続されて
いる。抵抗４４とキャパシタ４５との接続点は抵抗４１
を経てｎｐｎ形トランジスタ４０のコレクタに接続され
ている。その他の構成は図１のものと同じである。以上
のように構成された第２実施例のスイッチング電源装置
の動作を説明する。入力電圧Ｖｉｎが印加されると、前
記の第１実施例に説明した動作と同じ動作をして起動回
路６０を経て電圧Ｖｃｃが電圧供給端子１０ａに印加さ
れ制御ＩＣ１０が起動する。次に切換回路６１が動作し
て制御ＩＣ１０への電力供給の経路が起動回路６０から
バイアス回路６０に切り換わる。
る。第８のダイオード４３のアノードは制御ＩＣ１０の
信号出力端子１０ｂに接続されている。ダイオード４３
のカソードは、直列に接続された第１２の抵抗４４と第
５のキャパシタ４５を経て接地端子１０Ｃに接続されて
いる。抵抗４４とキャパシタ４５との接続点は抵抗４１
を経てｎｐｎ形トランジスタ４０のコレクタに接続され
ている。その他の構成は図１のものと同じである。以上
のように構成された第２実施例のスイッチング電源装置
の動作を説明する。入力電圧Ｖｉｎが印加されると、前
記の第１実施例に説明した動作と同じ動作をして起動回
路６０を経て電圧Ｖｃｃが電圧供給端子１０ａに印加さ
れ制御ＩＣ１０が起動する。次に切換回路６１が動作し
て制御ＩＣ１０への電力供給の経路が起動回路６０から
バイアス回路６０に切り換わる。
【００２３】制御ＩＣ１０が起動して信号出力端子１０
ｂから出力されるＰＷＭ信号は、ダイオード４３で整流
され、抵抗４４とキャパシタ４５で定まる時定数をもっ
て、キャパシタ４５に電荷が蓄積される。次に正常に動
作中のスイッチング電源装置に、過負荷など異常が発生
したときの動作を図４を参照して説明する。過負荷状態
などで出力電圧が低下し、トランス４の２次巻線４ｃの
電圧が減少すると、制御ＩＣ１０の電圧供給端子１０ａ
の電圧Ｖｃｃが制御ＩＣ１０の起動停止電圧を下回った
時点で、制御ＩＣ１０の動作が停止する。その結果制御
ＩＣ１０のリファレンス端子１０ｄの電圧が０になり、
ｎｐｎ形トランジスタ４０はオフとなる。その結果キャ
パシタ４５に蓄積されていた電荷は抵抗４１とキャパシ
タ４５で決まる時定数で放電する。キャパシタ４５の両
端子間に電圧が存在する間はｎｐｎ形トランジスタ３９
はオン状態を保つので、ＮチャネルＭＯＳＦＥＴ１４の
ゲート電圧は０でありオフ状態を保つ。キャパシタ４５
の両端子間の電圧が、ｎｐｎ形トランジスタ３９のベー
ス・エミッタ飽和電圧ＶＢＥ（ＳＡＴ）に等しくなった
時点でｎｐｎ形トランジスタ３９はオフとなる。その結
果、電圧Ｖ２は、抵抗１１と抵抗１７とキャパシタ３８
で決まる時定数で上昇する。すなわち、ＮチャネルＭＯ
ＳＦＥＴ１４のゲート電位が上昇していき、制御ＩＣ１
０は再起動する。
ｂから出力されるＰＷＭ信号は、ダイオード４３で整流
され、抵抗４４とキャパシタ４５で定まる時定数をもっ
て、キャパシタ４５に電荷が蓄積される。次に正常に動
作中のスイッチング電源装置に、過負荷など異常が発生
したときの動作を図４を参照して説明する。過負荷状態
などで出力電圧が低下し、トランス４の２次巻線４ｃの
電圧が減少すると、制御ＩＣ１０の電圧供給端子１０ａ
の電圧Ｖｃｃが制御ＩＣ１０の起動停止電圧を下回った
時点で、制御ＩＣ１０の動作が停止する。その結果制御
ＩＣ１０のリファレンス端子１０ｄの電圧が０になり、
ｎｐｎ形トランジスタ４０はオフとなる。その結果キャ
パシタ４５に蓄積されていた電荷は抵抗４１とキャパシ
タ４５で決まる時定数で放電する。キャパシタ４５の両
端子間に電圧が存在する間はｎｐｎ形トランジスタ３９
はオン状態を保つので、ＮチャネルＭＯＳＦＥＴ１４の
ゲート電圧は０でありオフ状態を保つ。キャパシタ４５
の両端子間の電圧が、ｎｐｎ形トランジスタ３９のベー
ス・エミッタ飽和電圧ＶＢＥ（ＳＡＴ）に等しくなった
時点でｎｐｎ形トランジスタ３９はオフとなる。その結
果、電圧Ｖ２は、抵抗１１と抵抗１７とキャパシタ３８
で決まる時定数で上昇する。すなわち、ＮチャネルＭＯ
ＳＦＥＴ１４のゲート電位が上昇していき、制御ＩＣ１
０は再起動する。
【００２４】本実施例によれば、過負荷などで出力電圧
が低下してトランス４の２次巻線４ｃに発生する電圧が
低下したとき、制御ＩＣ１０の電圧供給端子１０ａの電
圧が制御ＩＣ１０の起動電圧を下回ると制御ＩＣ１０の
動作が停止する。そして抵抗４１とキャパシタ４５で決
まる時定数と、抵抗１１、抵抗１７及びキャパシタ３８
で決まる時定数との和によって定まる期間（オフ期間と
いう）を経過した後、制御ＩＣ１０は再起動する。これ
により制御ＩＣの再起動が安定して行える。制御ＩＣ１
０の停止から再起動までのオフ期間は、前記時定数を長
くすれば長くなる。抵抗４１とキャパシタ４５で決まる
時定数による遅延時間と、抵抗１１と抵抗１７とキャパ
シタ３８で決まる時定数による遅延時間の和によってオ
フ期間を決める代わりにどちらか一方のみを用いてオフ
期間を決めても同様の効果が得られる。
が低下してトランス４の２次巻線４ｃに発生する電圧が
低下したとき、制御ＩＣ１０の電圧供給端子１０ａの電
圧が制御ＩＣ１０の起動電圧を下回ると制御ＩＣ１０の
動作が停止する。そして抵抗４１とキャパシタ４５で決
まる時定数と、抵抗１１、抵抗１７及びキャパシタ３８
で決まる時定数との和によって定まる期間（オフ期間と
いう）を経過した後、制御ＩＣ１０は再起動する。これ
により制御ＩＣの再起動が安定して行える。制御ＩＣ１
０の停止から再起動までのオフ期間は、前記時定数を長
くすれば長くなる。抵抗４１とキャパシタ４５で決まる
時定数による遅延時間と、抵抗１１と抵抗１７とキャパ
シタ３８で決まる時定数による遅延時間の和によってオ
フ期間を決める代わりにどちらか一方のみを用いてオフ
期間を決めても同様の効果が得られる。
【００２５】
【発明の効果】以上の各実施例で詳細に説明したように
本発明によれば、スイッチング電源装置の起動時には起
動回路を経て制御ＩＣに電力を供給し、起動後はバイア
ス回路を経て制御ＩＣに電力を供給する。これによりス
イッチング電源回路の確実かつ安定な起動が実現され、
通常の動作時には起動回路で発生する電力損失を最小に
することが可能になる。また、従来の方式に比べて起動
時の入力電圧Ｖｉｎを高精度に設定することができる。
過負荷状態などのとき、出力電圧の低下に伴いトランス
の２次巻線に発生する電圧が低下し、制御ＩＣの電圧供
給端子の電圧が制御ＩＣの起動電圧を下回ったとき、制
御ＩＣは停止するが、オフ期間調整回路を設けたことに
より、制御ＩＣが再起動するまでの時間を任意に調整す
ることができる。
本発明によれば、スイッチング電源装置の起動時には起
動回路を経て制御ＩＣに電力を供給し、起動後はバイア
ス回路を経て制御ＩＣに電力を供給する。これによりス
イッチング電源回路の確実かつ安定な起動が実現され、
通常の動作時には起動回路で発生する電力損失を最小に
することが可能になる。また、従来の方式に比べて起動
時の入力電圧Ｖｉｎを高精度に設定することができる。
過負荷状態などのとき、出力電圧の低下に伴いトランス
の２次巻線に発生する電圧が低下し、制御ＩＣの電圧供
給端子の電圧が制御ＩＣの起動電圧を下回ったとき、制
御ＩＣは停止するが、オフ期間調整回路を設けたことに
より、制御ＩＣが再起動するまでの時間を任意に調整す
ることができる。
【図１】本発明の第１実施例におけるスイッチング電源
装置の回路図
装置の回路図
【図２】本発明の第１実施例におけるスイッチング電源
装置の動作時の各部の波形図
装置の動作時の各部の波形図
【図３】本発明の第２実施例におけるスイッチング電源
装置の回路図
装置の回路図
【図４】本発明の第２実施例におけるスイッチング電源
装置の動作時の各部の波形図
装置の動作時の各部の波形図
【図５】従来のスイッチング電源装置の回路図
【図６】従来のスイッチング電源装置の動作時の各部の
波形図
波形図
１ 入力直流電源 ２ａ、２ｂ 入力端子 ３ 入力平滑キャパシタ ４ トランス ５ 第１のＮチャネルＭＯＳＦＥＴ ６ 第１のダイオード ７ 平滑キャパシタ ８ａ、８ｂ 出力端子 ９ 負荷 １０ 制御ＩＣ １１ 第１の抵抗 １２ 第１のツェナーダイオード １３ 第２の抵抗 １４ 第２のＮチャネルＭＯＳＦＥＴ １５ 第２のダイオード １６ 第１のキャパシタ １７ 第３の抵抗 １８ 第２のツェナーダイオード １９ 第３のＮチャネルＭＯＳＦＥＴ ２０ 第４の抵抗 ２１ 第５の抵抗 ２２ 第２のキャパシタ ２３ 第６の抵抗 ２４ 第１のｎｐｎ形トランジスタ ２５ 第２のｎｐｎ形トランジスタ ２６ 第７の抵抗 ２７ 第８の抵抗 ２８ 第３のダイオード ２９ 第４のダイオード ３０ 第５のダイオード ３１ 第６のダイオード ３２ インダクタ ３３ 第３のキャパシタ ３４ 第９の抵抗 ３５ 第３のｎｐｎ形トランジスタ ３６ 第３のツェナーダイオード ３７ 第７のダイオード ３８ 第４のキャパシタ
Claims (8)
- 【請求項１】 入力電圧をスイッチング素子でオンオフ
して生成した矩形波電圧を、１次巻線、第１の２次巻線
及び第２の２次巻線を有するトランスの１次巻線に印加
し、前記トランスの第１の２次巻線に誘起する交流電圧
を整流平滑して直流出力を得るスイッチング電源、 前記スイッチング電源の入力電源の両極間に接続され
た、第１の抵抗、第１の定電圧素子及び第２の定電圧素
子の直列接続体、前記第２の定電圧素子に並列接続され
た第３の抵抗及び一方の端部が前記入力電源の高電圧側
端子に接続され、他方の端部が出力端に接続され、制御
端部に前記第２の定電圧素子の電圧が基準電圧として印
加され前記出力端の出力電圧を制御する半導体素子を有
する起動回路、 前記起動回路の半導体素子の他方の端部に接続され、起
動時に電力が供給されてＰＷＭ信号を発生する制御回
路、 前記制御回路の起動後に所定の遅れ時間をもって前記第
２の定電圧素子の基準電圧を低下させる切換回路及び、
前記制御回路の起動後には前記トランスの第２の２次巻
線に誘起する電圧を安定化し前記制御回路に印加するバ
イアス回路を有するスイッチング電源装置。 - 【請求項２】 前記第１及び第２の定電圧素子がツェナ
ーダイオードである請求項１記載のスイッチング電源装
置。 - 【請求項３】 前記起動回路の半導体素子がＮチャネル
電界効果トランジスタであることを特徴とする請求項１
記載のスイッチング電源装置。 - 【請求項４】 前記切換回路は、 前記制御回路が起動後に発生するリファレンス電圧によ
り前記第２の定電圧素子の基準電圧を所定値以下に低下
させるＮチャネル電界効果トランジスタ、及び前記リフ
ァレンス電圧の発生から所定時間後に前記Ｎチャネル電
界効果トランジスタをオンにする遅延回路を有すること
を特徴とする請求項１記載のスイッチング電源装置。 - 【請求項５】 入力電圧をスイッチング素子でオンオフ
して生成した矩形波電圧を、１次巻線、第１の２次巻線
及び第２の２次巻線を有するトランスの１次巻線に印加
し、前記トランスの第１の２次巻線に誘起する交流電圧
を整流平滑して直流出力を得るスイッチング電源、 前記スイッチング電源の入力電源の両極間に接続され
た、第１の抵抗、第１の定電圧素子及び第２の定電圧素
子の直列接続体、前記第２の定電圧素子に並列接続され
た第３の抵抗、及び一方の端部が前記入力電源の高電圧
側端子に接続され、他方の端部が出力端に接続され、制
御端部に前記第２の定電圧素子の電圧が基準電圧として
印加され前記出力端の出力電圧を制御する半導体素子を
有する起動回路、 前記起動回路の半導体素子の他方の端部に接続され、起
動時に電力が供給されＰＷＭ信号を発生する制御回路、 前記制御回路の起動後に所定の遅れ時間をもって前記第
２の定電圧素子の基準電圧を低下させる切換回路、 前記制御回路の起動後に前記トランスの第２の２次巻線
に誘起する電圧を安定化し前記制御回路に印加するバイ
アス回路、及び前記バイアス回路から前記制御回路に印
加される電圧の異常な低下により前記制御回路の動作が
停止したとき、所定の時間中前記第２の定電圧素子の基
準電圧を低い値に保つ遅延回路を有するスイッチング電
源装置。 - 【請求項６】 前記遅延回路は、 前記制御回路の起動後に前記ＰＷＭ信号の整流出力の電
荷を蓄積するキャパシタ、 前記バイアス回路から前記制御回路に印加される電圧の
異常な低下により前記制御回路の動作が停止したとき、
前記キャパシタに蓄積された電荷を徐々に放電し前記キ
ャパシタの電位を低下させる放電回路、及び前記キャパ
シタの電圧が所定値以下になるまで前記第２の定電圧素
子の基準電圧を十分に小さくするスイッチを有すること
を特徴とする前記請求項５記載のスイッチング電源装
置。 - 【請求項７】 入力電圧をスイッチング素子でオンオフ
して生成した矩形波電圧を、１次巻線、第１の２次巻線
及び第２の２次巻線を有するトランスの１次巻線に印加
し、前記トランスの第１の２次巻線に誘起する交流電圧
を整流平滑して直流出力を得るスイッチング電源、 前記スイッチング電源の入力電源の両端子間に接続され
た、第１の抵抗、第１の定電圧素子及び第２の定電圧素
子の直列接続体、前記第２の定電圧素子に並列接続され
た第３の抵抗及び一方の端部が前記入力電源の高電圧側
端子に接続され、他方の端部が出力端に接続され、制御
端部に前記第２の定電圧素子の電圧が基準電圧として印
加され前記出力端の出力電圧を制御する半導体素子を有
する起動回路、 前記起動回路の半導体素子の他方の端部に接続され、起
動時に電力が供給されてＰＷＭ信号を発生する制御回
路、 前記制御回路の起動後に所定の遅れ時間をもって前記第
２の定電圧素子の基準電圧を低下させる切換回路、 前記制御回路の起動後に前記トランスの第２の２次巻線
に誘起する電圧を安定化し制御回路に印加されるバイア
ス回路、及び前記起動回路の第２の定電圧素子の基準電
圧を緩やかに上昇させる遅延回路を有するスイッチング
電源装置。 - 【請求項８】 前記第２の定電圧素子に並列にキャパシ
タを接続し、前記第１の抵抗と前記第３の抵抗と前記キ
ャパシタで決まる時定数で、前記第２の定電圧素子の電
圧が基準電圧まで緩やかに上昇するように構成したこと
を特徴とする請求項７記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141523A JP2002345235A (ja) | 2001-05-11 | 2001-05-11 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141523A JP2002345235A (ja) | 2001-05-11 | 2001-05-11 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002345235A true JP2002345235A (ja) | 2002-11-29 |
Family
ID=18987969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141523A Pending JP2002345235A (ja) | 2001-05-11 | 2001-05-11 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002345235A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008098424A1 (fr) * | 2007-02-08 | 2008-08-21 | Chihchan Wang | Circuit d'alimentation à découpage sans danger à haute efficacité et à faible consommation d'énergie |
| JP2016010222A (ja) * | 2014-06-24 | 2016-01-18 | 三菱電機株式会社 | 電源起動回路 |
| JP2016163520A (ja) * | 2015-03-05 | 2016-09-05 | サンケン電気株式会社 | パワーコンディショナ |
| CN109728715A (zh) * | 2019-01-09 | 2019-05-07 | 全球能源互联网研究院有限公司 | 一种取能电源的启动电路及取能电源 |
-
2001
- 2001-05-11 JP JP2001141523A patent/JP2002345235A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008098424A1 (fr) * | 2007-02-08 | 2008-08-21 | Chihchan Wang | Circuit d'alimentation à découpage sans danger à haute efficacité et à faible consommation d'énergie |
| JP2016010222A (ja) * | 2014-06-24 | 2016-01-18 | 三菱電機株式会社 | 電源起動回路 |
| JP2016163520A (ja) * | 2015-03-05 | 2016-09-05 | サンケン電気株式会社 | パワーコンディショナ |
| CN109728715A (zh) * | 2019-01-09 | 2019-05-07 | 全球能源互联网研究院有限公司 | 一种取能电源的启动电路及取能电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545657B2 (en) | Switching power source apparatus | |
| US7492615B2 (en) | Switching power supply | |
| JP3973652B2 (ja) | スイッチング電源装置 | |
| KR20040077760A (ko) | 전원장치기동방법, 전원장치의 기동회로 및 전원장치 | |
| JP2000324807A (ja) | スイッチングレギュレータ | |
| CN107404220B (zh) | 具有有源缓冲器的控制模块及相关的返驰式电源转换装置 | |
| JP2006149098A (ja) | スイッチング電源装置 | |
| JP3492882B2 (ja) | スイッチング電源装置 | |
| JP2000350449A (ja) | スイッチング電源回路 | |
| US8582320B2 (en) | Self-excited switching power supply circuit | |
| KR101069795B1 (ko) | 전력 변환 장치 | |
| US6912140B2 (en) | Switching power supply | |
| JPH11275857A (ja) | スイッチング電源回路 | |
| CN108306496B (zh) | 故障模式中的主动启动定时控制 | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JPH11168883A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2012191794A (ja) | 自励式スイッチング電源回路 | |
| US8179172B2 (en) | Auto-restart circuit and auto-restart method | |
| JP2002345235A (ja) | スイッチング電源装置 | |
| JP2005006477A (ja) | 自励式スイッチング電源回路 | |
| JPH11352552A (ja) | 電源装置、閃光装置およびカメラ | |
| JP3289680B2 (ja) | 電源装置の突入電流防止回路 | |
| JP2002315333A (ja) | スイッチング電源装置 | |
| JP2001309653A (ja) | スイッチング電源回路 | |
| US20220271670A1 (en) | Converter with hold-up circuit and inrush-control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |