JP2007006670A - 突入電流防止回路 - Google Patents
突入電流防止回路 Download PDFInfo
- Publication number
- JP2007006670A JP2007006670A JP2005186625A JP2005186625A JP2007006670A JP 2007006670 A JP2007006670 A JP 2007006670A JP 2005186625 A JP2005186625 A JP 2005186625A JP 2005186625 A JP2005186625 A JP 2005186625A JP 2007006670 A JP2007006670 A JP 2007006670A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- inrush current
- terminal
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/908—Inrush current limiters
Abstract
【課題】
直流電源の即時再起動の際においても突入電流防止回路に接続された負荷抵抗に突入電流が流れるのを防止することが可能となる突入電流防止回路を提供すること。
【解決手段】
本発明の突入電流防止回路1は、電流の入力端子2aおよび出力端子2bと、入力端子2aと出力端子2bとの間の電流を印加電圧によって制御するための制御端子2cとを有する電圧制御型のスイッチング素子と、入力端子2aと制御端子2cとの間に並列に接続される第1の抵抗3と、制御端子2cに直列に接続されているとともに制御端子2cに印加される電圧を制御する電圧制御手段4とを備えている。
【選択図】 図1
直流電源の即時再起動の際においても突入電流防止回路に接続された負荷抵抗に突入電流が流れるのを防止することが可能となる突入電流防止回路を提供すること。
【解決手段】
本発明の突入電流防止回路1は、電流の入力端子2aおよび出力端子2bと、入力端子2aと出力端子2bとの間の電流を印加電圧によって制御するための制御端子2cとを有する電圧制御型のスイッチング素子と、入力端子2aと制御端子2cとの間に並列に接続される第1の抵抗3と、制御端子2cに直列に接続されているとともに制御端子2cに印加される電圧を制御する電圧制御手段4とを備えている。
【選択図】 図1
Description
本発明は、突入電流防止回路に係り、特に、直流電源から供給される電圧を異なる電圧に変換して出力するスイッチング電源装置に好適に用いられる突入電流防止回路に関する。
一般的に、スイッチング電源装置は、スイッチング電源装置に接続された電子機器の起動時に瞬間的に発生する大きな電流(突入電流)が当該電子機器にそのまま流れてしまうことを防止するため、突入電流防止回路を備えている。これによって、スイッチング電源装置に接続された電子機器は、電子機器のヒューズやサーキットブレーカを不必要に作動させることによって当該電子機器の電気系統に影響を及ぼす危険性を回避することが可能となっている。
図4に示すように、従来のスイッチング電源装置100は、その一例として、直流電流を供給する直流電源110と、突入電流の流入を防止する突入電流防止回路101と、直流電源110の電圧を変換するDC−DCコンバータ回路113とを直列に接続させて形成されている(特許文献1を参照)。ここで、この突入電流防止回路101について以下に具体的に説明する。
突入電流防止回路101は、MOS(Metal - Oxide - Semiconductor:金属−酸化膜−半導体)型FET(Feild Effect Transistor:電界効果トランジスタ)などの印加電圧によってスイッチ動作するスイッチング素子102を有している。このスイッチング素子102は、直流電源110からの電流を入力する入力端子102aと、入力された電流をDC−DCコンバータ回路113へ出力する出力端子102bと、入力端子102a−出力端子102b間の電流を制御する電圧を印加するための制御端子102cとを有している。また、この突入電流防止回路101は、スイッチング素子102の入力端子102aと制御端子102cとの間に、コンデンサ104を並列させるとともに、第1の抵抗105を介して、さらに第2の抵抗103を並列させている。そして、この突入電流防止回路101は、制御端子102cに配設された第1の抵抗の下流側に、接地導体107に接続された放電スイッチング素子108を有している。この放電スイッチング素子108としては、スイッチング素子102と同様、MOS型FETなどの電圧制御型のスイッチング素子が用いられており、放電スイッチング素子108の制御端子108cには所定の設定に依存して放電スイッチング素子108に電圧を印加する放電スイッチ制御手段109が接続されている。
前述した従来のスイッチング電源装置100の突入電流防止回路101は、スイッチング素子102にコンデンサ104が並列されているので、直流電源110を起動するとともに、放電スイッチ制御手段109からの印加電圧によって放電スイッチング素子108を導通状態にすると、スイッチング素子102に並列されたコンデンサ104を充電することができる。図5に示すように、コンデンサ104が充電されると、入力端子102a−制御端子102c間に印加された電圧(以下、「スイッチング素子の電圧」という。)Vは、初期電圧V0から所定の電圧V1へ緩やかに上昇していく。この上昇は、第1の抵抗105の抵抗値Rとコンデンサ104の電荷容量Cとの積によって得た時定数τに依存している。そのため、直流電源110からのステップ状の電圧Vinが印加されても、スイッチング電源装置100が起動したときt0から遅延時間tdだけ経た所定時間の経過時t1になるまで、スイッチング素子102の電圧Vは所定の電圧V1に上昇しない。そして、スイッチング素子102の電圧Vが所定の電圧V1になったとき(所定時間の経過時t1)に、スイッチング素子102は所望の導通状態になる。
すなわち、図5に示すように、従来のスイッチング電源装置100の突入電流防止回路101は、スイッチング電源装置100が起動したときt0から遅延時間tdが経過した所定時間の経過時t1まで非導通状態を維持しているので、直流電源110の起動時に発生しやすい突入電流を負荷抵抗112に流入することを防止している。
また、図4に示すように、従来のスイッチング電源装置100の突入電流防止回路101は、放電スイッチング素子108の一端に接地導体107が接続されているので、図5に示すように、直流電源110を停止したときt2から遅延時間tdが経過した完全放電時t3にコンデンサ104を完全に放電することができるようになっている。これによって、直流電源110を放電時t3以降に再起動しても、突入電流を確実に防止できるようになっている。
しかしながら、前述した従来のスイッチング電源装置100の突入電流防止回路101は、コンデンサ104を完全に放電させる所定の時間(遅延時間)tdが必要なので、直流電源110の停止後に即時に再起動すると、コンデンサ104の完全放電時t0の電圧V0よりも大きな電圧がスイッチング素子102に印加されてしまうしまうという問題があった。
図6に示すように、直流電源110の停止後t2から遅延時間tdを経過する前に直流電源110を再起動したときt4の電圧V3は、コンデンサが完全放電していないので、完全放電時t0の電圧V0から完全充電時t2の電圧V1の間の値となる。この再起動時t4の電圧V3は、直流電源110の停止後t2に近づくほど完全充電時t2の電圧V1に近い値となる。このことから、直流電源110から供給される直流電流がデューティ比の高いクロック信号であると、再起動時t4のスイッチング素子102の電圧V3は高くなってしまう。
また、電圧制御型のスイッチング素子102は、所定の電圧V1が印加されてから電流を流すのではなく、印加された電圧に応じて電流を流すようになっている。そのため、直流電源110の再起動時t4に電圧V3がスイッチング素子102に印加されていると、スイッチング素子102は電流の通過を回避することができないことになる。そして、直流電源110の再起動時t4に印加される電圧V3が高い値であるほど、スイッチング素子102を通過する電流は、負荷抵抗112に悪影響を及ぼすおそれのある突入電流となって負荷抵抗112に流れてしまう。
すなわち、従来の突入電流防止回路101は、直流電源110の再起動時t4の電圧V3に応じた突入電流がスイッチング素子102に流れてしまうので、スイッチング素子102を通過した突入電流が負荷抵抗112に悪影響を及ぼすおそれがあった。
そこで、本発明はこれらの点に鑑みてなされたものであり、直流電源の即時再起動の際においても突入電流防止回路に接続された負荷抵抗に突入電流が流れるのを防止することが可能となる突入電流防止回路を提供することを本発明の目的としている。
前述した目的を達成するため、本発明の突入電流防止回路は、第1の態様として、電流の入力端子および出力端子と、入力端子と出力端子との間の電流を印加電圧によって制御するための制御端子とを有する電圧制御型のスイッチング素子と、入力端子と制御端子との間に並列に接続される第1の抵抗と、制御端子に直列に接続されているとともに制御端子に印加される電圧を制御する電圧制御手段とを備えていることを特徴としている。
これによって、従来の突入電流防止回路においては必要であったコンデンサの放電時間に依存することなく、突入電流が流れることを確実に防止する所望の電圧をスイッチング素子に印加することができる。
また、本発明の第2の態様の突入電流防止回路は、第1の態様において、電圧制御手段が、スイッチング素子の制御端子に直列に接続される第2の抵抗と、第2の抵抗と接地導体との間に直列に接続される第3の抵抗と、第3の抵抗に並列に接続されている放電スイッチング素子と、放電スイッチング素子のスイッチ動作を行なうための制御信号を放電スイッチング素子に送信する放電スイッチ制御手段とを有していることを特徴としている。
これによって、電圧制御手段を簡易な構造にして形成しつつ、スイッチング素子に印加される電圧を選択的に決定して制御することができる。
また、本発明の第3の態様の突入電流防止回路は、第1または第2の態様の突入電流防止回路において、放電スイッチ制御手段が、所望の設定によって決定された所定時間の経過後に放電スイッチング素子を導通状態にする制御信号を送信するように形成されていることを特徴としている。
これによって、放電スイッチ制御手段は、突入電流が発生する起動の際の所定の時間のみスイッチング素子の電流を制限することができる。
また、本発明の第4の態様の突入電流防止回路は、第1または第2の態様の突入電流防止回路において、放電スイッチ制御手段が、スイッチング素子の出力端子に接続された電子機器を制御する制御手段から送信される所定の信号に基づいて、放電スイッチング素子を導通状態にする制御信号を送信するように形成されていることを特徴としている。
これによって、放電スイッチ制御手段は、電子機器に流れた電流の値などの突入電流に係る情報に基づいて、放電スイッチング素子を制御することができる。
本発明の突入電流防止回路は、前述のように形成されているので、突入電流防止回路に接続された直流電源を即時に再起動させても、電子機器に悪影響を及ぼすおそれのある突入電流の通過を確実に防止するという効果を奏する。
また、本発明の突入電流防止回路は、全体的に簡易な構造に形成されているので、省スペース化とコストパフォーマンスの向上を図ることができるという効果を奏する。
以下、図1および図2を用いて、本発明の突入電流防止回路の一実施形態を説明する。
ここで、図1は、本実施形態の突入電流防止回路の回路図を示している。図2は、本実施形態の突入電流防止回路の回路図に放電スイッチ制御手段に負荷抵抗からのフィードバック信号線を配設した回路図を示している。
本実施形態の突入電流防止回路1は、図1に示すように、入力端子2aと出力端子2bと制御端子2cとを有する電圧制御型のスイッチング素子2と、入力端子2aと制御端子2cとの間に並列に接続される第1の抵抗3と、制御端子2cに直列に接続されている電圧制御手段4とを備えている。
ここで、スイッチング素子2は、直流電源10に接続された入力端子2aから電子機器に配設された負荷抵抗12および内部コンデンサ11に接続された出力端子2bへ電流を流すように形成されている。また、このスイッチング素子2は、入力端子2a−制御端子2c間の印加電圧Vによって入力端子2aから出力端子2bへ流れる電流を制御するように形成されている。このスイッチング素子2としては、Pチャネル型のMOS型FET(MOS:Metal - Oxide - Semiconductor=金属−酸化膜−半導体、FET:Feild Effect Transistor=電界効果トランジスタ)が用いられている。この場合、スイッチング素子2の入力端子2aがFETのソースとなり、出力端子2bがドレインとなり、制御端子2cがゲートとなる。また、入力端子2a−制御端子2c間に印加される電圧(以下、「スイッチング素子2の電圧」という。)Vは、FETのゲート電圧に対応している。
また、スイッチング素子2の電圧Vを制御する電圧制御手段4としては、スイッチング素子2に直列に接続される第2の抵抗5と、第2の抵抗5と接地導体7との間に直列に接続される第3の抵抗6と、第3の抵抗6に並列に接続されている放電スイッチング素子8と、放電スイッチング素子8のスイッチ動作を行なうための制御信号を放電スイッチング素子8に送信する放電スイッチ制御手段9とを有して形成された回路が用いられている。
ここで、放電スイッチング素子8としては、NPN型トランジスタが用いられている。この場合、コレクタを第2の抵抗5に接続し、エミッタを接地導体7に接続し、ベースを放電スイッチ制御手段9に接続する。なお、放電スイッチング素子8は、制御信号を分圧するための抵抗8a、8bが接続されている。
また、放電スイッチ制御手段9は、直流電源10の起動時(再起動時も含む)から所望の設定によって決定された所定時間の経過後に制御信号を送信するように形成されている。たとえば、一般的に、突入電流は直流電源10の起動時(再起動時も含む)から約0.1秒後に生じなくなることを利用して、約0.1秒後に放電スイッチ制御手段9から放電スイッチング素子8へ制御信号を送信するように形成されていることが好ましい。
なお、図2に示すように、放電スイッチ制御手段9は、CPU(中央制御装置)などの電子機器を制御する制御手段13から送信された所定の信号に基づいて制御信号を送信するように形成されていても良い。たとえば、制御手段13と放電スイッチ制御手段9との間にフィードバック信号線14を設けることにより、制御手段13が測定した電流に応じてフィードバック信号を送信し、そのフィードバック信号に基づいて放電スイッチ制御手段9が放電スイッチング素子8を導通状態にする制御信号を当該放電スイッチング素子8に送信するように形成されていることが好ましい。
つぎに、図1から図3を用いて、本実施形態の突入電流防止回路1の作用を説明する。
ここで、図3は、本実施形態の突入電流防止回路1に印加される各電圧を示している。具体的には、図3(a)は直流電源10からの印加電圧の波形を示しており、図3(b)はスイッチング素子2に印加される電圧の波形を示している。
直流電源10が起動すると、放電スイッチ制御手段9は、放電スイッチング素子8が非導通状態となる制御信号を放電スイッチング素子8に送信するので、直流電源10から印加された電圧Vinは、放電スイッチング素子8が非導通状態であることから、第1の抵抗3、第2の抵抗5および第3の抵抗6によって分圧される。そのため、図3に示すように、起動時t0のスイッチング素子2の電圧Vは、通常時に印加される電圧V1よりも低い電圧V2となる。スイッチング素子2の電圧Vが通常時の電圧V1よりも小さい電圧V2となると、スイッチング素子2を通過する電流が制限されるので、本実施形態の突入電流防止回路1は、起動時t0から所定の時間trの経過後まで、負荷抵抗12に悪影響を及ぼす突入電流が負荷抵抗12に流れるのを防止することができる。
起動時t0から所定の時間trが経過した時(以下、「所定時間の経過時」という。)t1になると、放電スイッチ制御手段9は、放電スイッチング素子8が導通状態となる制御信号を放電スイッチング素子8に送信するので、放電スイッチング素子8が導通状態となるとともに、直流電源10から印加された電圧Vinが、第1の抵抗3および第2の抵抗5によって分圧される。つまり、起動時t0と所定時間の経過時t1において、スイッチング素子2に印加される電圧Vを選択的に決定して制御することができるようになっている。そのため、図3に示すように、所定時間の経過時t1のスイッチング素子2の電圧Vは、通常時に印加される電圧V1と同一の値となる。スイッチング素子2の電圧Vが通常時の電圧V1となると、スイッチング素子2を通過する電流は制限されずに通過することができるので、本実施形態の突入電流防止回路1は、所定時間の経過時t1から直流電源10の停止時t2まで、所望の電流を負荷抵抗12に流すことができる。
そして、直流電源10の停止時t2から即時に再起動した時(以下、「即時の再起動時」という。)t3になると、放電スイッチ制御手段9は、起動時t0と同様、放電スイッチング素子8が非導通状態となる制御信号を放電スイッチング素子8に送信するので、直流電源10から印加された電圧Vinは、第1の抵抗3、第2の抵抗5および第3の抵抗6によって分圧される。そして、図3に示すように、即時の再起動時t3のスイッチング素子2の電圧Vは、起動時t0の電圧V2と同様の電圧V2となる。つまり、図4に示すような従来のコンデンサ104を有する突入電流防止回路101とは異なり、本実施形態の突入電流防止回路1は、即時の再起動時t3においても、スイッチング素子2の電圧Vは通常時の電圧V1よりも小さい値に設定された電圧V2となるので、従来の突入電流防止回路101において必要だったコンデンサ104の放電時間に依存することなく、負荷抵抗12に悪影響を及ぼす突入電流が負荷抵抗12に流れるのを防止することができる。
さらに、放電スイッチ制御手段9は、所定の時間trを自由に調整することができるので、突入電流が発生するであろうと思われる所定の時間trのみスイッチング素子2の電流を制限することができる。また、電子機器の制御手段13から放電スイッチ制御手段9へフィードバック信号線14が配設されている場合は、放電スイッチ制御手段9が電子機器に流れた電流の値などの突入電流に係る情報に基づいて放電スイッチング素子8を制御することができる。
すなわち、本実施形態の突入電流防止回路1は、前述のように形成されているので、直流電源10の即時再起動の際においても、電子機器に悪影響を及ぼすおそれのある突入電流の通過を確実に防止するという効果を奏する。
また、本実施形態の突入電流防止回路1は、全体的に簡易な構造に形成されているので、省スペース化とコストパフォーマンスの向上を図ることができるという効果を奏する。
なお、本発明は、前述した実施形態に限定されるものではなく、必要に応じて種々の変更が可能である。たとえば、本発明の突入電流防止回路と負荷抵抗との間に、図4に示すようなDC−DCコンバータ回路などを接続して形成することも可能である。
1 突入電流防止回路
2 スイッチング素子
2a 入力端子
2b 出力端子
2c 制御端子
3 第1の抵抗
4 電圧制御手段
5 第2の抵抗
6 第3の抵抗
7 接地導体
8 放電スイッチング素子
9 放電スイッチ制御手段
10 直流電源
11 内部コンデンサ
12 負荷抵抗
13 制御手段
14 フィードバック信号線
2 スイッチング素子
2a 入力端子
2b 出力端子
2c 制御端子
3 第1の抵抗
4 電圧制御手段
5 第2の抵抗
6 第3の抵抗
7 接地導体
8 放電スイッチング素子
9 放電スイッチ制御手段
10 直流電源
11 内部コンデンサ
12 負荷抵抗
13 制御手段
14 フィードバック信号線
Claims (4)
- 電流の入力端子および出力端子と、前記入力端子と前記出力端子との間の電流を印加電圧によって制御するための制御端子とを有する電圧制御型のスイッチング素子と、
前記入力端子と前記制御端子との間に並列に接続される第1の抵抗と、
前記制御端子に直列に接続されているとともに前記制御端子に印加される電圧を制御する電圧制御手段と
を備えていることを特徴とする突入電流防止回路。 - 前記電圧制御手段は、前記制御端子に直列に接続される第2の抵抗と、前記第2の抵抗と接地導体との間に直列に接続される第3の抵抗と、前記第3の抵抗に並列に接続されている放電スイッチング素子と、前記放電スイッチング素子のスイッチ動作を行なうための制御信号を前記放電スイッチング素子に送信する放電スイッチ制御手段とを有している
ことを特徴とする請求項1に記載の突入電流防止回路。 - 前記放電スイッチ制御手段は、所望の設定によって決定された所定時間の経過後に前記放電スイッチング素子を導通状態にする制御信号を送信するように形成されている
ことを特徴とする請求項1または請求項2に記載の突入電流防止回路。 - 前記放電スイッチ制御手段は、前記出力端子に接続された電子機器を制御する制御手段から送信される所定の信号に基づいて、前記放電スイッチング素子を導通状態にする制御信号を送信するように形成されている
ことを特徴とする請求項1または請求項2に記載の突入電流防止回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186625A JP2007006670A (ja) | 2005-06-27 | 2005-06-27 | 突入電流防止回路 |
US11/474,680 US7274179B2 (en) | 2005-06-27 | 2006-06-26 | Inrush current preventing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186625A JP2007006670A (ja) | 2005-06-27 | 2005-06-27 | 突入電流防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007006670A true JP2007006670A (ja) | 2007-01-11 |
Family
ID=37566550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005186625A Withdrawn JP2007006670A (ja) | 2005-06-27 | 2005-06-27 | 突入電流防止回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7274179B2 (ja) |
JP (1) | JP2007006670A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074874A (ja) * | 2008-09-16 | 2010-04-02 | Fujitsu Telecom Networks Ltd | 突入電流抑制回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM341253U (en) * | 2008-03-04 | 2008-09-21 | Wistron Corp | Electronic device and related power control device for enhancing power stability for power on and off processes |
US8907630B2 (en) * | 2011-01-14 | 2014-12-09 | Himax Analogic, Inc. | Inrush current protection circuit |
JP6004483B2 (ja) * | 2013-03-04 | 2016-10-12 | アルプス電気株式会社 | アンテナ装置接続回路 |
DE102018127621A1 (de) * | 2018-11-06 | 2020-05-07 | HELLA GmbH & Co. KGaA | Schaltungsanordnung zur Begrenzung eines Einschaltstroms |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3932776A1 (de) * | 1989-09-30 | 1991-04-11 | Philips Patentverwaltung | Stromversorgungseinrichtung mit spannungsregelung und strombegrenzung |
US5283707A (en) * | 1992-11-27 | 1994-02-01 | Northern Telecom Limited | Inrush current limiting circuit |
FR2746979B1 (fr) * | 1996-03-29 | 1998-06-19 | Sgs Thomson Microelectronics | Dispositif de commutation entre une tension alternative et une tension continue |
JP3289680B2 (ja) | 1998-06-05 | 2002-06-10 | 日本電気株式会社 | 電源装置の突入電流防止回路 |
JP2000324807A (ja) * | 1999-05-10 | 2000-11-24 | Seiko Instruments Inc | スイッチングレギュレータ |
US6438002B2 (en) * | 2000-02-02 | 2002-08-20 | General Electric Co. | Active snubber circuit with controllable DV/DT |
JP3644409B2 (ja) * | 2001-06-06 | 2005-04-27 | 松下電器産業株式会社 | 自動車用空調装置 |
JP3745723B2 (ja) | 2002-10-03 | 2006-02-15 | 島田理化工業株式会社 | 突入電流防止回路の動作方法および突入電流防止回路 |
US6831447B1 (en) * | 2003-05-20 | 2004-12-14 | Itt Manufacturing Enterprises, Inc. | Surge limiting circuit with optional short circuit detection |
-
2005
- 2005-06-27 JP JP2005186625A patent/JP2007006670A/ja not_active Withdrawn
-
2006
- 2006-06-26 US US11/474,680 patent/US7274179B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074874A (ja) * | 2008-09-16 | 2010-04-02 | Fujitsu Telecom Networks Ltd | 突入電流抑制回路 |
Also Published As
Publication number | Publication date |
---|---|
US7274179B2 (en) | 2007-09-25 |
US20060290335A1 (en) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728655B2 (en) | Current limiting load switch with dynamically generated tracking reference voltage | |
TW201035712A (en) | Voltage regulator | |
KR101714099B1 (ko) | 볼티지 레귤레이터 | |
JP2006054997A (ja) | 応用回路に始動電圧を印加するための始動回路 | |
US20080074820A1 (en) | Current protection circuit for intelligent power switch | |
JP2003264455A (ja) | 出力回路装置 | |
JP2007006670A (ja) | 突入電流防止回路 | |
US9343901B2 (en) | Power system and short-circuit protection circuit thereof | |
JP5123679B2 (ja) | 基準電圧生成回路及びその起動制御方法 | |
JP2004336972A (ja) | 電源装置及び電源制御デバイス | |
US20160187900A1 (en) | Voltage regulator circuit and method for limiting inrush current | |
JP4948846B2 (ja) | 突入電流抑制回路を備えた電源装置 | |
JP2007236126A (ja) | 電源装置およびこれを用いた電子機器 | |
CN109196764B (zh) | 开关调节器、半导体集成电路和电子设备 | |
JP2005291865A (ja) | 電源電圧監視回路 | |
CN110855130B (zh) | 一种供电输入箝位电路及芯片 | |
JP6543133B2 (ja) | 電力供給装置及びその制御方法 | |
JP2006209328A (ja) | 定電圧装置 | |
JP3289680B2 (ja) | 電源装置の突入電流防止回路 | |
JP2004180472A (ja) | 電源切替回路 | |
CN111464029A (zh) | 用于dc-dc转换器的电流感测控制器 | |
WO2013052203A1 (en) | A reset generator | |
JP2005137060A (ja) | 突入電流防止装置およびそれを用いる画像形成装置 | |
JP6647007B2 (ja) | 電源装置 | |
JP6647006B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080527 |