JP2005291865A

JP2005291865A - 電源電圧監視回路

Info

Publication number: JP2005291865A
Application number: JP2004106184A
Authority: JP
Inventors: Takeshi Yoshizawa; 健吉澤
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2005-10-20
Anticipated expiration: 2024-03-31
Also published as: US20050218969A1; JP4439974B2; US7274226B2

Abstract

【課題】
比較誤動作を抑制することが可能な電源電圧監視回路を提供すること。
【解決手段】
本発明にかかる電源電圧監視回路では、Ｐ型ＭＯＳトランジスタＰ１のドレインが電源電圧Ｖｃｃと接続され、ソースがコンパレータ２の入力端子と分圧回路Ｒ１、Ｒ２を介して接続されている。またＮ型ＭＯＳトランジスタＮ１のゲートには、基準電圧回路１より出力された出力電圧が入力され、ドレインはＰ型ＭＯＳトランジスタＰ１のゲートに接続されている。Ｎ型ＭＯＳトランジスタＮ１は、ゲートに入力された電圧が基準電圧に到達した場合にオン状態になる。これに応じてＰ型ＭＯＳトランジスタＰ１もオン状態になり、コンパレータ２に電源電圧Ｖｃｃに応じた電圧が供給され、比較動作が行われる。
【選択図】図１

Description

本発明は、自己電源電圧を監視するコンパレータを有する電源電圧監視回路に関する。

従来の電源電圧監視回路の構成について、図５を用いて説明する。この電源電圧監視回路２００は、電源電圧の電位、即ち電源電位Ｖｃｃを監視し、当該電源電位Ｖｃｃが所定値を下回ったか否かを検出し、検出結果を出力する回路である。電源電圧監視回路２００は、基準電圧回路１を有する。この基準電圧回路１は、基準電圧を生成し、コンパレータ２の一方の入力端子に出力する。また、電源電位Ｖｃｃは、検出抵抗Ｒ１及び検出抵抗Ｒ２によって分圧される。分圧された電圧は、コンパレータ２の他方の入力端子に出力される。

電源電位Ｖｃｃを０Ｖから上昇させた場合における、図５のａ、ｂ、ｃの各点における電圧の変化について、図６を用いて説明する。時刻ｔ０において、０Ｖにあった電源電位Ｖｃｃが上昇を開始する。電源電位Ｖｃｃは、時間に略正比例して上昇していく。電源電位Ｖｃｃの上昇に伴って、基準電圧回路１も起動を開始し、その出力を示すａ点における電圧Ｖａも時間に略正比例して上昇していく。時刻ｔ１において電源電位Ｖｃｃが基準電圧回路１の動作開始電圧に達するに伴って、電圧Ｖａは、急激に上昇した後、一定の基準電圧値となる。

電源電位Ｖｃｃを分圧する検出抵抗Ｒ１と検出抵抗Ｒ２間のｂ点における電圧Ｖｂは、電源電位Ｖｃｃの上昇に伴って略正比例して上昇していく。電圧Ｖｂの上昇の傾きは、基準電圧回路１から出力電圧Vａの初期傾きよりも大きい。

コンパレータ２の出力電圧である、ｃ点の電圧Ｖｃは、初期の段階では、電圧Ｖｂの方が電圧Ｖａよりも高いため、電圧Ｖｂが基準電圧よりも低いにも拘らず、電源電位Ｖｃｃと同じ値を示す。

時刻ｔ１の後における、当該出力電圧Ｖａの傾きは、電圧Ｖｂの傾きよりも大きくなるため、時刻ｔ２において出力電圧Ｖａが電圧Ｖｂを超える。出力電圧Vａが電圧Ｖｂを超えると、両電圧はコンパレータ２に入力されているため、コンパレータ２の出力電圧Ｖｃは、０Ｖを出力することになる。

時刻ｔ２の後、基準電圧回路１からの出力電圧Ｖａが基準電圧に到達し、略一定の値となる。ｂ点における電圧Ｖｂは、継続的に電源電圧Ｖｃの上昇に伴って略正比例して上昇していくため、時刻ｔ３には、再び電圧Ｖｂが電圧Ｖａを超えることになる。電圧Ｖｂが電圧Ｖａを超えると、コンパレータ２の出力電圧Ｖｃは、０ＶからＶｃｃと同じ電圧値に戻る。

その後、電圧Ｖｂは、電源電位Ｖｃｃが所望の電圧値に達する時刻ｔ４まで、電源電位Ｖｃｃと同様にして略正比例する。また、電圧Ｖａは依然として基準電圧値を保っている。時刻ｔ４後は、電源電位Ｖｃｃが所望の電圧値に達して一定値をとり、同様にして電源電位Ｖｃｃを分圧したｂ点における電圧Ｖｂも一定値をとる。コンパレータ２の出力電圧Ｖｃは、時刻ｔ４後は、電源電位Ｖｃｃと同じ電圧値をとる。

仮に時刻ｔ５において、電源電位Ｖｃｃの電圧低下が生じたものとする。そうすると、分圧された電圧Ｖｂも同様にして電圧低下が発生し、基準電圧Ｖaを下回る場合もある。このような場合に比較結果を示すＶｃは、時刻ｔ６以降に電圧Ｖｂが基準電圧Ｖａを下回った状態になると０Ｖを出力する。この例では、時刻ｔ６から時刻ｔ７まで０Ｖを出力し、時刻ｔ７において電圧Ｖｂが基準電圧Ｖａ以上となると、再び電圧ＶｃはＶｃｃを追従することになる。このような時刻ｔ６から時刻ｔ７までの間、コンパレータ２の出力が０Ｖになるのは正常な動作であり、このような構成により電源電圧を監視することができる。

尚、いわゆるパワーオンリセット回路（例えば特許文献１）において、電源電位を検出する回路が用いられているが、電源電位が所定値に達したことを検出し、回路をリセットするための回路であり、電源電圧の低下を検出する電源電圧監視回路を構成するものではない。
特開平９−１３５１５７号公報

従来の電源電圧監視回路は、時刻ｔ０から時刻ｔ２までの間は、電圧Ｖｂが基準電圧よりも低いにも拘らず、コンパレータ２の出力電圧Ｖｃが電源電位Ｖｃｃと同じ電位、即ちハイ電位となり、誤動作する。コンパレータ２の誤動作は、コンパレータ２の出力に応じて動作する他の回路の誤動作に繋がる。

本発明の目的は、かかる問題を解消し、比較誤動作を抑制することが可能な電源電圧監視回路を提供することである。

本発明にかかる電源電圧監視回路は、自己電源電圧を監視する電源電圧監視回路であって、電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、前記基準電圧回路から出力された出力電圧と、前記電源電圧に応じて変化する電圧を入力し、両者を比較して、その比較結果を出力するコンパレータと、前記基準電圧回路から出力された出力電圧が基準電圧に到達する前に、前記電源電圧に応じた電圧が前記コンパレータに入力されないように制御する制御手段とを備えたものである。

また、本発明にかかる他の電源電圧監視回路は、自己電源電圧を監視する電源電圧監視回路であって、電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、前記基準電圧回路から出力された出力電圧と、前記電源電圧に応じて変化する電圧を入力し、両者を比較して、その比較結果を出力するコンパレータと、前記電源電圧と前記コンパレータ間の導通を制御する第１のスイッチ手段と、前記基準電圧回路より出力された出力電圧を入力し、当該出力電圧に応じて前記第１のスイッチ手段を制御する第２のスイッチ手段とを備え、前記第２のスイッチ手段は、前記基準電圧回路から出力された出力電圧が基準電圧に到達する前には、前記電源電圧に応じた電圧が前記コンパレータに入力されないように前記第１のスイッチ手段を制御するものである。

さらに、本発明にかかる他の電源電圧監視回路は、自己電源電圧を監視する電源電圧監視回路であって、電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、第１の入力端子より入力された電圧と、第２の入力端子より入力された電圧を比較して、その比較結果を出力するコンパレータと、前記電源電圧と前記コンパレータ間の導通を制御する第１のトランジスタと、前記基準電圧回路より出力された出力電圧をゲートに入力し、ドレインが前記第１のトランジスタのゲートに接続された第２のトランジスタとを備え、前記コンパレータの第１の入力端子には前記第１のトランジスタによって導通が制御された電圧が入力され、前記第２の入力端子には、前記基準電圧回路より出力された出力電圧が入力され、前記第２のトランジスタは、前記基準電圧回路から出力された出力電圧が基準電圧に到達する前には、前記電源電圧に応じた電圧が前記コンパレータに入力されないように前記第１のトランジスタのゲートに電圧を供給するものである。

ここで、前記第１のトランジスタのゲートと、前記第２のトランジスタのドレインとの間に、基準電圧回路より生成される電流源からの電流を供給するとよい。

また、前記第１のトランジスタのゲートと、前記第２のトランジスタのドレインとの接続点を、前記電源電圧と接続された抵抗と接続するようにしてもよい。

そして、前記第１のトランジスタのゲートと、前記第２のトランジスタのドレインとの接続点を、前記電源電圧と接続された容量素子と接続するようにしてもよい。

本発明にかかる他の電源電圧監視回路は、自己電源電圧を監視する電源電圧監視回路であって、電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、第１の入力端子より入力された電圧と、第２の入力端子に前記基準電圧回路から入力された電圧を比較して、その比較結果を出力するコンパレータと、ドレインが前記電源電圧と接続され、ソースが前記コンパレータの第１の入力端子と分圧回路を介して接続されたＰ型ＭＯＳトランジスタと、前記基準電圧回路より出力された出力電圧をゲートに入力し、ドレインが前記Ｐ型ＭＯＳトランジスタのゲートに接続され、ソースが接地され、前記ゲートに入力された電圧が基準電圧に到達した場合にオン状態になるＮ型ＭＯＳトランジスタとを備えたものである。

ここで、前記Ｐ型ＭＯＳトランジスタのゲートと、前記Ｎ型ＭＯＳトランジスタのドレインとの間に、基準電圧回路より生成される電流源からの電流を供給することが望ましい。

また、前記Ｐ型ＭＯＳトランジスタのゲートと、前記Ｎ型ＭＯＳトランジスタのドレインとの接続点を、前記電源電圧と接続された抵抗と接続するようにしてもよい。

そして、前記Ｐ型ＭＯＳトランジスタのゲートと、前記Ｎ型ＭＯＳトランジスタのドレインとの接続点を、前記電源電圧と接続された容量素子と接続してもよい。

本発明によれば、比較誤動作を抑制することが可能な電源電圧監視回路を提供することができる。

本発明の実施の形態にかかる電源電圧監視回路の構成について、図１を用いて説明する。この電源電圧監視回路１００は、電源電位Ｖｃｃ、即ち電源電圧を監視し、当該電源電位Ｖｃｃが所定値を下回ったか否かを検出し、検出結果を出力する回路である。

電源電圧監視回路１００は、基準電圧回路１を有する。この基準電圧回路１は、電源電位Ｖｃｃと接続され、当該電源電位Ｖｃｃに基づいて基準電圧を生成する。この基準電圧回路１の出力端子は、コンパレータ２の一方の入力端子に接続され、基準電圧が供給されている。また、基準電圧回路１の出力は、Ｎ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタＮ１のゲートに接続され、基準電圧が供給されている。

電源電位Ｖｃｃと接地電位の間には、電流源３とＮ型ＭＯＳトランジスタＮ１が接続されている。電流源３は、基準電圧回路１において生成されるものである。具体的には、電流源３は、基準電圧回路１にあるカレントミラー回路等によって構成される。電流源３は、Ｐ型ＭＯＳトランジスタＰ１のゲート及びＮ型ＭＯＳトランジスタＮ１のドレインに接続されている。かかる電流源３によって、Ｐ型ＭＯＳトランジスタＰ１のスイッチング動作を確実にすることができる。

また、電源電位Ｖｃｃと接地電位の間には、Ｐ型ＭＯＳトランジスタＰ１、検出抵抗Ｒ１及び検出抵抗Ｒ２が直列に接続されている。Ｐ型ＭＯＳトランジスタＰ１のソースが当該電源電位Ｖｃｃと接続され、かつドレインが検出抵抗Ｒ１と接続されている。また、Ｐ型ＭＯＳトランジスタＰ１のゲートは、容量素子Ｃ１を介して電源電位Ｖｃｃと接続されている。これにより、Ｐ型ＭＯＳトランジスタＰ１のゲートがフローティング状態となるのを防止できる。Ｐ型ＭＯＳトランジスタＰ１のゲートは、電流源３の出力端子及びＮ型トランジスタＮ１のドレインとも接続されている。Ｎ型トランジスタＮ１のソースは接地電位と接続されている。

検出抵抗Ｒ１と検出抵抗Ｒ２の接続点ｂは、コンパレータ２の他方の入力端子に接続されている。そして、検出抵抗Ｒ１と検出抵抗Ｒ２によって分圧された電圧は、コンパレータ２の他方の入力端子に出力される。

コンパレータ２は、電源電位Ｖｃｃと接続され、電源電圧が供給されるとともに、その出力端子は、出力プルダウン抵抗Ｒ３と接続され、これによりプルダウンされている。

ここで、図２を用いて、基準電圧回路１の構成例を説明する。図２に示されるように、電源電位Ｖｃｃと接地電位ＧＮＤとの間にＰ型ＭＯＳトランジスタＰ１３およびＮ型ＭＯＳトランジスタＮ１１が直列接続で挿入された直列接続回路が構成されている。さらに、Ｐ型ＭＯＳトランジスタＰ１４とＮ型ＭＯＳトランジスタＮ１２と抵抗Ｒ１２とが直列接続で挿入された直列接続回路が構成されている。
Ｐ型ＭＯＳトランジスタＰ１３およびＰ１４のゲートとドレインとが互に接続されている。Ｎ型ＭＯＳトランジスタＮ１１のゲートとドレインとＮ型ＭＯＳトランジスタＮ１２のゲートとが互いに接続される。Ｐ型ＭＯＳトランジスタＰ１３およびＰ１４のゲートとＰ型ＭＯＳトランジスタＰ１４のドレインの接続点は、図１に示す電流源３に接続されているとともに、Ｐ型ＭＯＳトランジスタＰ１５のゲートに接続されている。このＰ型ＭＯＳトランジスタＰ１５と抵抗Ｒ１３と、この抵抗Ｒ１３側をアノードとするダイオードＤ１１とが電源電位Ｖｃｃおよび接地電位ＧＮＤ間に直列接続で挿入され、この直列接続点の電圧が図１に示すＮ型ＭＯＳトランジスタＮ１に接続されている。
さらにＰ型ＭＯＳトランジスタＰ１３と並列にＰ型ＭＯＳトランジスタＰ１２が接続され、そのゲートはＰ型ＭＯＳトランジスタＰ１１のドレインと接続されている。また、電源電位Ｖｃｃと接地電位ＧＮＤとの間にＰ型ＭＯＳトランジスタＰ１１と抵抗Ｒ１１が直列接続で挿入され、Ｐ型ＭＯＳトランジスタＰ１１のドレインは容量素子Ｃ１１を介して接地電位に接続される。

基準電圧回路１は、このような構成によって基準電圧を発生させる。

続いて、電源電位Ｖｃｃを０Ｖから上昇させた場合における、図１のａ、ｂ、ｃの各点における電圧の変化について、図３を用いて説明する。時刻ｔ０において、０Ｖにあった電源電位Ｖｃｃが上昇を開始する。電源電位Ｖｃｃは、時間に略正比例して上昇していく。

電源電位Ｖｃｃの上昇に伴って、基準電圧回路１も起動を開始し、その出力を示すａ点における電圧Ｖａも時間に略正比例して上昇していく。時刻ｔ１において電源電位Ｖｃｃが基準電圧回路１の動作開始電圧に達するに伴って、電圧Ｖａは、急激に上昇した後、一定の基準電圧値となる。

ここで、基準電圧回路１から出力される電圧Ｖａが基準電圧に達する前は、Ｎ型トランジスタＮ１はオフ状態にある。従って、Ｎ型トランジスタＮ１のドレインが接続されたＰ型トランジスタＰ１のゲートは電流源３によって電流が供給されてハイ電位にあるため、オフ状態にある。従って、電源電位Ｖｃｃとｂ点間は遮断状態にあるため、コンパレータ２の他方の入力電圧は０Ｖとなる。

電圧Ｖａが上昇し、基準電圧に達すると、Ｎ型トランジスタＮ１がオン状態となる。Ｎ型トランジスタＮ１がオン状態となると、Ｐ型トランジスタＰ１のゲート電位が低下し、オン状態になる。そうすると、Ｐ型トランジスタＰ１を介して電源電圧Ｖｃｃが検出抵抗Ｒ１と検出抵抗Ｒ２によって分圧される。時刻ｔ３において、分圧された電圧Ｖｂが基準電圧Ｖａを超えると、コンパレータ２から出力される電圧Ｖｃは、電源電位Ｖｃｃと等しくなる。

そして、時刻ｔ４において、電源電位Ｖｃｃが所望の電位まで達し一定になると、コンパレータ２の出力電圧Ｖｃも同様に一定となる。その後の動作については、従来と同様であるため説明を省略する。

このように、本発明の実施の形態にかかる電源電圧監視回路１００では、基準電圧回路１から出力された電圧が所定値を超えるまでは、コンパレータ２への入力を０Ｖとし、基準電圧回路１から出力された電圧が基準電圧に達した後に、コンパレータ２へ電源電位Ｖｃｃに応じた電圧を入力し、比較動作を行うよう制御したため、電源電圧の上昇過程で生じるコンパレータ２の誤動作を防止できる。

その他の実施の形態．
図１に示す例では、電流源３を用いたが、電流源３の代りに図４に示すように抵抗Ｒ４を設けるようにしてもよい。尚、抵抗Ｒ４は、消費電力の増大を抑制するために高抵抗であることが望ましい。

また、図１、図４に示す例においては、容量素子Ｃ１を設けているが、必ずしもこの容量素子Ｃ１は必須ではなく、例えば図４に示す回路のように時刻ｔ０からｔ１までの間にＰ型トランジスタＰ１のゲート電位がフローティング状態になる恐れがない場合には、当該容量素子Ｃ１はなくてもよい。

本発明にかかる電源電圧監視回路の回路ブロック図である。本発明にかかる電源電圧監視回路の基準電圧回路の一構成例を示す回路図である。本発明にかかる電源電圧監視回路の各点における電位の変化を示す波形図である。本発明にかかる他の電源電圧監視回路の回路ブロック図である。従来の電源電圧監視回路の回路ブロック図である。従来の電源電圧監視回路の各点における電位の変化を示す波形図である。

符号の説明

１基準電圧回路
２コンパレータ
３電流源

Claims

自己電源電圧を監視する電源電圧監視回路であって、
電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、
前記基準電圧回路から出力された出力電圧と、前記電源電圧に応じて変化する電圧を入力し、両者を比較して、その比較結果を出力するコンパレータと、
前記基準電圧回路から出力された出力電圧が基準電圧に到達する前に、前記電源電圧に応じた電圧が前記コンパレータに入力されないように制御する制御手段とを備えた電源電圧監視回路。
自己電源電圧を監視する電源電圧監視回路であって、
電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、
前記基準電圧回路から出力された出力電圧と、前記電源電圧に応じて変化する電圧を入力し、両者を比較して、その比較結果を出力するコンパレータと、
前記電源電圧と前記コンパレータ間の導通を制御する第１のスイッチ手段と、
前記基準電圧回路より出力された出力電圧を入力し、当該出力電圧に応じて前記第１のスイッチ手段を制御する第２のスイッチ手段とを備え、
前記第２のスイッチ手段は、前記基準電圧回路から出力された出力電圧が基準電圧に到達する前には、前記電源電圧に応じた電圧が前記コンパレータに入力されないように前記第１のスイッチ手段を制御する電源電圧監視回路。
自己電源電圧を監視する電源電圧監視回路であって、
電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、
第１の入力端子より入力された電圧と、第２の入力端子より入力された電圧を比較して、その比較結果を出力するコンパレータと、
前記電源電圧と前記コンパレータ間の導通を制御する第１のトランジスタと、
前記基準電圧回路より出力された出力電圧をゲートに入力し、ドレインが前記第１のトランジスタのゲートに接続された第２のトランジスタとを備え、
前記コンパレータの第１の入力端子には前記第１のトランジスタによって導通が制御された電圧が入力され、前記第２の入力端子には、前記基準電圧回路より出力された出力電圧が入力され、
前記第２のトランジスタは、前記基準電圧回路から出力された出力電圧が基準電圧に到達する前には、前記電源電圧に応じた電圧が前記コンパレータに入力されないように前記第１のトランジスタのゲートに電圧を供給する電源電圧監視回路。
前記第１のトランジスタのゲートと、前記第２のトランジスタのドレインとの間に、基準電圧回路より生成される電流源からの電流を供給したことを特徴とする請求項３記載の電源電圧監視回路。
前記第１のトランジスタのゲートと、前記第２のトランジスタのドレインとの接続点を、前記電源電圧と接続された抵抗と接続したことを特徴とする請求項３記載の電源電圧監視回路。
前記第１のトランジスタのゲートと、前記第２のトランジスタのドレインとの接続点を、前記電源電圧と接続された容量素子と接続したことを特徴とする請求項４又は５記載の電源電圧監視回路。
自己電源電圧を監視する電源電圧監視回路であって、
電源電圧が入力され、当該電源電圧に応じて基準電圧を生成し出力する基準電圧回路と、
第１の入力端子より入力された電圧と、第２の入力端子に前記基準電圧回路から入力された電圧を比較して、その比較結果を出力するコンパレータと、
ドレインが前記電源電圧と接続され、ソースが前記コンパレータの第１の入力端子と分圧回路を介して接続されたＰ型ＭＯＳトランジスタと、
前記基準電圧回路より出力された出力電圧をゲートに入力し、ドレインが前記Ｐ型ＭＯＳトランジスタのゲートに接続され、ソースが接地され、前記ゲートに入力された電圧が基準電圧に到達した場合にオン状態になるＮ型ＭＯＳトランジスタとを備えた電源電圧監視回路。
前記Ｐ型ＭＯＳトランジスタのゲートと、前記Ｎ型ＭＯＳトランジスタのドレインとの間に、基準電圧回路より生成される電流源からの電流を供給したことを特徴とする請求項７記載の電源電圧監視回路。
前記Ｐ型ＭＯＳトランジスタのゲートと、前記Ｎ型ＭＯＳトランジスタのドレインとの接続点を、前記電源電圧と接続された抵抗と接続したことを特徴とする請求項７記載の電源電圧監視回路。
前記Ｐ型ＭＯＳトランジスタのゲートと、前記Ｎ型ＭＯＳトランジスタのドレインとの接続点を、前記電源電圧と接続された容量素子と接続したことを特徴とする請求項８又は９記載の電源電圧監視回路。