CN102854908B - 调节器用半导体集成电路 - Google Patents

Abstract

提供一种不流通无用的电流而能够实现输出电压校正功能的调节器用半导体集成电路。调节器用半导体集成电路具备：电压控制用晶体管(M1)，连接在输入端子和输出端子之间；控制电路(11)，根据由分压电路生成的反馈电压与规定的基准电压之间的电位差控制控制用晶体管使得输出电压固定，其中，根据输出电压切换控制信号改变分压电路的分压比，由此切换上述输出电压，构成为设置有：放电用晶体管(M4)，连接在输出端子与电路的基准电位点(GND)之间；切换时输出下降控制电路(16)，其将反馈电压与规定的基准电压进行比较，在上述控制信号变化后、输出电压下降至期望的电位之前的期间内，输出使上述放电用晶体管成为导通状态的信号。

Description

调节器用半导体集成电路

技术领域

本发明涉及一种直流电源装置，进一步说，涉及一种转换直流电压的电压调节器，涉及一种有效使用于构成例如具备输出电压切换功能的串联调节器(包括LDO：低饱和型调节器)的半导体集成电路(调节器用IC)的技术。

背景技术

在直流电源装置中，期望对输出电压水平进行切换，以抑制作为接受电源供给的负载的设备的特性劣化。因此，在以往的构成串联调节器(series regulator)的控制用半导体集成电路中，存在如下的结构：如图4所示，具备用于输入输出电压切换控制信号CV的端子，根据该控制端子的输入信号即输出电压切换控制信号CV的状态(高或者低)来切换输出电压水平。

图4所示的具备切换功能的串联调节器将串联形态的电阻R3和晶体管M2与用于将输出电压Vout进行分压以作为反馈电压VFB供给至误差放大器AMP的泄放电阻(bleederresistance)R1、R2中的R2并联连接，根据输出电压切换控制信号CV来使晶体管M2导通或截止，由此改变通过泄放电阻得到的分压比，从而切换输出电压水平。

专利文献1：日本特开2010-191885号公报

发明内容

发明要解决的问题

然而，在图4的具备切换功能的调节器中，放出被充入输出电容器Co的电荷的路径仅为负载，因此存在以下的问题：将输出电压Vout从高电压切换为低电压时的响应特性差，达到期望的水平需要时间。因此，考虑以下方法：如图5所示，通过与输出电容器Co并联地设置电阻Ro来提高切换响应特性。

然而，在图5所示的调节器中，如图2的(c)所示，输出电压达到切换后的水平所需要的时间会依赖于与输出电容器Co并联连接的电阻Ro的值、作为负载的设备的状态而发生变化。另外，在通常动作状态下，电流始终流过电阻Ro，因此存在无用的电流变多的问题。

此外，为了使串联调节器的瞬态响应特性变得良好，提出了一种在串联调节器中与泄放电阻并联地设置用于使电流分流的开关用晶体管的发明(专利文献1)。

然而，专利文献1所公开的在先申请的发明并不是与泄放电阻中的其中一个电阻并联地设置开关用晶体管，而是与泄放电阻整体并联地设置开关用晶体管。另外，该在先申请的发明是用于改善输出电压突然变化时的瞬态响应特性的发明，其目的与用于改善切换输出电压时的瞬态响应特性的本发明的目的不同。

本发明是在上述背景下完成的，其目的在于提供一种不增加无用的电流而能够改善切换输出电压时的瞬态响应特性的调节器用半导体集成电路。

用于解决问题的方案

为了达到上述目的，本发明的调节器用半导体集成电路具备：控制用晶体管，其连接在输入端子与输出端子之间；分压电路，其生成与输出电压成比例的反馈电压；以及控制电路，其根据由上述分压电路生成的上述反馈电压与规定的基准电压之间的电位差来控制上述控制用晶体管，使得输出电压固定，其中，根据输出电压切换控制信号来改变上述分压电路的分压比，由此切换上述输出电压，该调节器用半导体集成电路中还设置有：第一放电用晶体管，其连接在上述输出端子与电路的基准电位点之间；以及切换时输出下降控制电路，其将上述反馈电压与上述规定的基准电压进行比较，在上述输出电压切换控制信号变化后、上述输出电压下降至期望的电位之前的期间内，输出使上述第一放电用晶体管成为导通状态的信号。

根据上述方案，在通常动作状态下电流不流过放电用晶体管，在输出电压切换控制信号发生变化而将输出电压从高电位状态切换为低电位状态时，放电用晶体管暂时被导通来进行动作使得输出电压迅速下降，因此不增加稳定状态下的无用的电流而能够改善切换输出电压时的瞬态响应特性。

另外，优选使用有目的地带有偏移的差动放大电路来作为上述切换时输出下降控制电路。

由此，能够利用比较简单的电路生成在切换输出电压时使放电用晶体管暂时成为导通状态的信号，从而不那么增大电路规模就能够改善切换输出电压时的瞬态响应特性。

并且，优选还具备脉冲生成电路，该脉冲生成电路在上述输出电压切换控制信号发生了变化的情况下，生成具有规定的脉宽的单触发脉冲(one shot pulse)，该调节器用半导体集成电路构成为利用上述单触发脉冲在上述差动放大电路中暂时流通动作电流。

由此，能够限制在切换时输出下降控制电路中流通电流的时间，从而能够进一步降低电路的消耗电流。

另外，优选还具备：第二放电用晶体管，其连接在上述输出端子与电路的基准电位点之间；以及外部端子，从外部对该外部端子输入表示使调节器用半导体集成电路动作或不动作的控制信号，其中，该调节器用半导体集成电路构成为在输入到上述外部端子的上述控制信号变为表示使调节器用半导体集成电路不动作的状态时上述第二放电用晶体管被导通。

由此，在来自外部的表示调节器用半导体集成电路的动作或非动作的控制信号发生变化而调节器用半导体集成电路关闭时，也能够使输出电压迅速地下降。

并且，优选构成为上述第一放电用晶体管兼用作上述第二放电用晶体管。

由此，能够使在输出电压从高电位状态切换为低电位状态时使输出电压下降的晶体管兼用作在关闭调节器用半导体集成电路时使输出电压下降的晶体管，从而在使调节器用半导体集成电路具有两方的功能的情况下能够抑制调节器用半导体集成电路面积的增大。

发明的效果

根据本发明，具有能够实现如下的调节器用半导体集成电路的效果：在构成具备输出电压切换功能的串联调节器的情况下，不增加无用的电流而能够改善切换输出电压时的瞬态响应特性。

附图说明

图1是表示应用了本发明的串联调节器的控制用IC的一个实施方式的电路结构图。

图2是表示本发明的实施方式的串联调节器以及以往的串联调节器在切换输出电压时的输出电压响应特性的特性图。

图3是表示图1的实施例的串联调节器的控制用IC的变形例的电路结构图。

图4是表示具备输出电压切换功能的以往的串联调节器的控制用IC的电路结构图。

图5是表示具备输出电压切换功能的以往的串联调节器控制用IC在切换输出电压时的输出电压响应特性的改善对策的一例的电路结构图。

附图标记说明

10：串联调节器用IC；11：误差放大器(控制电路)；12：基准电压电路；13：偏置电路；16：电压比较电路(切换时输出下降控制电路：带偏移的差动放大电路)；M1：电压控制用晶体管；M2：输出电压切换用晶体管；M3：关闭时的放电用晶体管；M4：切换输出电压时的放电用晶体管。

具体实施方式

下面，基于附图来说明本发明的优选实施方式。

图1表示应用了本发明的串联调节器(包括LDO)的一个实施方式。此外，虽未特别限定，但图1中构成被点划线包围的部分的电路的元件形成在一个半导体芯片上，构成为调节器的控制用半导体集成电路(以下，称为调节器用IC)10。

在本实施方式的调节器用IC10中，在用于施加来自未图示的直流电压源的直流电压VDD的电压输入端子IN与输出端子OUT之间连接有由P沟道MO SFET(绝缘栅型场效应晶体管：以下记述为MOS晶体管)构成的电压控制用晶体管M1，在输出端子OUT与被施加接地电位的接地端子GND之间串联连接有将输出电压Vout进行分压的泄放电阻R1、R2。由该泄放电阻R1、R2分压得到的电压VFB被反馈到误差放大器11的非反转输入端子，该误差放大器11控制上述电压控制用晶体管M1的栅极端子。

然后，上述误差放大器11根据反馈电压VFB与基准电压Vref之间的电位差来控制电压控制用晶体管M1，进行控制使得输出电压Vout为期望的电位。输出电压Vout的电位是能够根据泄放电阻R1与泄放电阻R2的电阻比来设定的。本实施方式的串联调节器通过如上所述的反馈控制进行动作使得将输出电压Vout保持为固定。输出端子OUT上连接有使输出电压Vout稳定的外置的输出电容器Co。

另外，在本实施方式的调节器用IC10中，设置有：基准电压电路12，其用于产生基准电压Vref；偏置电路13，其向该基准电压电路12和上述误差放大器11流通偏置电流；以及启动控制电路14，其由反相器(inverter)等构成，根据从外部输入的作为芯片的启动和关闭控制信号的芯片使能信号CE使上述偏置电路13成为动作状态。

基准电压电路12能够包括由齐纳二极管形成的恒压电路、或将作为恒流源进行动作的耗尽型MOS晶体管和增强型MOS晶体管串联连接而成的基准电压产生电路等。

并且，本实施方式的调节器用IC10具备用于输入输出电压切换控制信号CV的端子，并且构成为以下结构：将串联形态的电阻R3和MOS晶体管M2与泄放电阻R1、R2中的泄放电阻R2并联连接，通过使MOS晶体管M2导通或截止来改变通过泄放电阻得到的分压比，由此能够切换输出电压水平。

因此，设置有逻辑电路15，该逻辑电路15由反相器等构成，接收从外部输入的输出电压切换控制信号CV来生成芯片的内部信号，来自该逻辑电路15的控制信号被施加到上述MOS晶体管M2的栅极端子，当输出电压切换控制信号CV为高水平时，M2被截止，由泄放电阻R1和泄放电阻R2来决定上述反馈电压VFB，输出电压Vout维持为低状态。另一方面，当输出电压切换控制信号CV为低水平时，MOS晶体管M2被导通，以根据电阻R1的电阻值以及电阻R2与电阻R3的合成电阻值来决定输出电压的分压比的方式改变该分压比，由此输出电压Vout从低水平变为高水平。

并且，在本实施方式的调节器用IC10中设置有：将反馈电压VFB与基准电压Vref进行比较的电压比较电路16；以及在输出端子OUT与接地点GND之间并联连接的N沟道MOS晶体管M3和M4。

其中，通过将来自上述启动控制电路14的控制信号施加到MOS晶体管M3的栅极端子，在芯片使能信号CE从高水平变为低水平而芯片处于关闭状态时，MOS晶体管M3被导通，从而放出输出电容器Co的电荷，起到使输出电压Vout迅速下降至接地电位(0V)的作用。

另一方面，将上述电压比较电路16的输出信号施加到MOS晶体管M4的栅极端子。而且，在本实施例的电压比较电路16中使用带偏移的差动放大电路，该差动放大电路例如通过对差动晶体管的W/L(栅极宽度和栅极长度之比)的大小设置差来有目的地带有偏移。此外，“有目的地”是指不包含由于制造时所产生的元件偏差而自然产生的偏移。

由此，在输出电压切换控制信号CV从低水平变为高水平而MOS晶体管M2被截止从而将输出电压Vout从高水平V1切换为低水平V2时，反馈电压VFB升高到高于基准电压Vref，由此，电压比较电路16的输出信号变为高水平而MOS晶体管M4被导通，发挥作用以放出输出电容器Co的电荷。

然后，当输出电压Vout下降至V2时，反馈电压VFB下降至基准电压Vref，电压比较电路16的输出信号变为低水平而MOS晶体管M4被截止。

其结果是，在输出电压切换控制信号CV从低水平变为高水平而从启动控制电路15输出的MOS晶体管M2的栅极控制电压如图2的(a)所示那样从高水平变为低水平时，无论负载的状态如何都能够始终如图2的(b)所示那样在一定的短时间内将输出电压Vout迅速地下降至作为目标的电位V2。

另一方面，在输出电压切换控制信号CV从高水平变为低水平时，反馈电压VFB暂时下降至低电位，但是电压比较电路16的输出信号不变化，MOS晶体管M4不会导通。另外，由于使用带偏移的差动放大电路作为电压比较电路16，因此在稳定状态下即使反馈电压VFB随着负载变动而变动，MOS晶体管M4也不会被导通。

此外，使差动放大电路带偏移的方法除了如上所述那样对差动晶体管的W/L的大小设置差的方法之外，也可以是对作为差动晶体管的负载的元件的电阻值设置差或仅在一方连接电阻等的方法。

并且，在本实施方式的调节器用IC10中，虽未特别限定，但是设置有过热关机(thermal shutdown)电路17、电流限制电路18，该过热关机电路17为了在检测出芯片温度变为规定温度以上的情况下使电路的动作停止而具备温度检测电路，该电流限制电路18在输出电流由于负载的短路等而增加并达到规定的电流值时，降低输出电压Vout的同时减少输出电流，从而保护元件免受过电流的影响。

过热关机电路17例如在日本特开2007-318028号公报等中公开，电流限制电路18例如在日本特开2008-052516号公报等中公开，它们都是公知的装置，因此省略对具体电路的说明。

图3中示出了具备输出电压切换功能的图1的实施例的串联调节器用IC的变形例。

在本变形例中，在电压比较电路16的电源电压端子与偏置电路13之间设置作为电源开关的P沟道MOS晶体管M5，并且设置有脉冲生成电路19，该脉冲生成电路19检测出输出电压切换控制信号CV从低水平向高水平的变化，生成具有规定的脉宽的单触发脉冲，利用由该脉冲生成电路19生成的单触发脉冲使作为电源开关的P沟道MOS晶体管M5导通，以在电压比较电路16中暂时流通动作电流来使其进行动作。

通过这样构成为使电压比较电路16暂时进行动作的结构，与图1的调节器用IC相比，具有能够降低消耗电流的优点。也可以构成为利用由脉冲生成电路19生成的单触发脉冲对电压比较电路16的电流源进行接通关闭控制，来代替设置作为电源开关的MOS晶体管M5。

此外，也可以构成为：在脉冲生成电路19中设置用于规定单触发脉冲的脉宽的CR时间常数电路，在调节器用IC10中设置外部端子，该外部端子用于将构成该时间常数电路的电容器作为IC的外置元件进行连接，能够由用户任意地设定脉宽即电压比较电路16的动作时间。

另外，在设置了这种能够调整脉宽的脉冲生成电路的情况下，也可以构成为省略电压比较电路16，而通过脉冲生成电路的输出(与上述实施例相位相反的输出)来对放电用的MOS晶体管M4直接进行导通截止控制。而且，在该情况下，也可以与MOS晶体管M4串联地设置电阻来利用其电阻值调整输出电压Vout的下降速度。

以上基于实施方式具体地说明了本发明人所完成的发明，但本发明并不限定于上述实施方式。例如在上述实施方式中，分别设置有用于在关闭芯片时降低输出电压Vout的MOS晶体管M3以及用于在切换输出电压时降低输出电压Vout的MOS晶体管M4，但也可以构成为以共同的晶体管来设置这些晶体管，并且设置取逻辑电路15的输出与电压比较电路16的输出的逻辑或的OR门，通过该OR门的输出使共同的晶体管导通或截止。

此外，虽然由于设置OR门而构成电路的元件数量变多，但是OR门的负载仅为MOS晶体管的栅极容量，因此与从输出端子取出电流的、需要构成为尺寸比较大的元件的晶体管M3、晶体管M4相比，能够使构成OR门的元件的尺寸为小尺寸。因此，在将共同的晶体管用作MOS晶体管M3和MOS晶体管M4这两者的情况下，能够减少整体的电路占有面积。

另外，在上述实施方式中，使用了MOS晶体管作为用于控制输出电压的控制用晶体管，但本发明也能够应用于将双极性晶体管用作控制用晶体管的调节器。

另外，在上述实施方式中，说明了使用带偏移的差动放大电路作为用于控制放电用的MOS晶体管M4的电压比较电路16，但是也可以构成为：差动放大电路使用没有偏移的普通的差动放大电路，将供给至该差动放大电路的反馈电压偏移与上述偏移相当的规定电位后进行输入。

并且，在以上的说明中，说明了将本发明应用于串联调节器用IC的例子，但本发明并不限定于此，也能够利用于构成对二次电池进行充电的充电装置的充电控制用IC。

Claims (3)

1.一种调节器用半导体集成电路，具备：

控制用晶体管，其连接在输入端子与输出端子之间；

分压电路，其具有在上述输出端子与上述调节器用半导体集成电路的基准电位点之间串联连接的第一泄放电阻R1和第二泄放电阻R2，用于生成与输出电压成比例的反馈电压，其中，上述控制用晶体管的漏极与上述第一泄放电阻R1连接；以及

控制电路，其根据由上述分压电路生成的上述反馈电压与规定的基准电压之间的电位差来控制上述控制用晶体管，使得输出电压固定，

其中，根据输出电压切换控制信号来改变上述分压电路的分压比，由此切换上述输出电压，

该调节器用半导体集成电路的特征在于，还具备：

第一放电用晶体管，其连接在上述输出端子与上述调节器用半导体集成电路的基准电位点之间；

输出电压切换控制电路，其将电阻R3和输出电压切换用晶体管串联后与上述第二泄放电阻R2并联连接，通过使上述输出电压切换用晶体管导通或截止来输出上述输出电压切换控制信号；

切换时输出下降控制电路，其将上述反馈电压与上述规定的基准电压进行比较，在上述输出电压切换控制信号变化后、上述输出电压下降至期望的电位之前的期间内，输出使上述第一放电用晶体管成为导通状态的信号；

脉冲生成电路，其在上述输出电压切换控制信号发生了变化的情况下，生成具有规定的脉宽的单触发脉冲，其中，在上述脉冲生成电路中设置用于规定单触发脉冲的脉宽的CR时间常数电路；以及

外部端子，用于将构成时间常数电路的电容器C作为该调节器用半导体集成电路的外置元件进行连接，

其中，上述切换时输出下降控制电路是有目的地带有偏移的差动放大电路，

该调节器用半导体集成电路构成为利用上述单触发脉冲在上述差动放大电路中暂时流通动作电流。

2.根据权利要求1所述的调节器用半导体集成电路，其特征在于，还具备：

第二放电用晶体管，其连接在上述输出端子与上述调节器用半导体集成电路的基准电位点之间，

其中，从外部对该外部端子输入表示使调节器用半导体集成电路动作或不动作的控制信号，

该调节器用半导体集成电路构成为在输入到上述外部端子的上述控制信号变为表示使调节器用半导体集成电路不动作的状态时上述第二放电用晶体管被导通。

3.根据权利要求2所述的调节器用半导体集成电路，其特征在于，

构成为上述第一放电用晶体管兼用作上述第二放电用晶体管。