JP6663103B2 - レギュレータ用半導体集積回路 - Google Patents

レギュレータ用半導体集積回路 Download PDF

Info

Publication number
JP6663103B2
JP6663103B2 JP2015164596A JP2015164596A JP6663103B2 JP 6663103 B2 JP6663103 B2 JP 6663103B2 JP 2015164596 A JP2015164596 A JP 2015164596A JP 2015164596 A JP2015164596 A JP 2015164596A JP 6663103 B2 JP6663103 B2 JP 6663103B2
Authority
JP
Japan
Prior art keywords
voltage
current
circuit
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015164596A
Other languages
English (en)
Other versions
JP2017045096A (ja
Inventor
陽一 高野
陽一 高野
慎一朗 牧
慎一朗 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2015164596A priority Critical patent/JP6663103B2/ja
Priority to US15/238,809 priority patent/US9996093B2/en
Priority to CN201610711496.2A priority patent/CN106484017B/zh
Priority to CN202110028871.4A priority patent/CN112882525B/zh
Publication of JP2017045096A publication Critical patent/JP2017045096A/ja
Application granted granted Critical
Publication of JP6663103B2 publication Critical patent/JP6663103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、直流電源装置さらには直流電圧を変換する例えばシリーズレギュレータのような電圧レギュレータを構成する半導体集積回路(レギュレータ用IC)に利用して有効な技術に関する。
直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ(以下、レギュレータと略す)がある。かかるレギュレータの用途として、自動車のカーナビゲーション装置やETC装置、オーディオ装置、アンテナ装置など車載用の電子機器に直流電源を供給するための電源装置(車載用レギュレータ)がある。
車載用のレギュレータでは、一般にコネクタによってカーナビなどの車載電子機器がレギュレータに接続される。そのため、車体の振動でコネクタが外れて電源の出力端子がオープンになったり、負荷としての電子機器の内部でショートが発生したりすることがある。そのため、車載用のレギュレータにはこのような異常な状態を検出する機能が求められている。また、GPSやVICS(登録商標)、ラジオ放送等の受信アンテナの接続時に過剰な電流が流れて本体装置が破壊されるのを防止する機能も求められている。
そこで、例えば図5に示すように、レギュレータの入力端子側に電流検出用の抵抗(センス抵抗R1)を設けて、該センス抵抗を介してバッテリからの直流電圧を供給するとともに、制御用のマイコンを設けて、センス抵抗の端子電圧をマイコンへ入力し、マイコンがソフトウェア処理でレギュレータの出力端子のオープンおよびショートを検出できるようにしたものが提案されている(特許文献1)。
また、レギュレータの入力端子にセンス抵抗を介してバッテリからの直流電圧を供給するとともに、センス抵抗の端子間電圧を増幅するアンプと該アンプの出力と基準電圧とを比較するコンパレータを有する過電流保護回路を設けて、出力端子がショートした場合に過電流保護回路を働かせて、出力電圧制御用のトランジスタを制御して電流を制限し、過電流を防止するようにした発明も提案されている(特許文献2)。
特開2012−93296号公報 特開2015−5171号公報
特許文献1に記載されている発明においては、マイコンによってレギュレータの出力端子のオープンおよびショートを判定するようにしているため、マイコンの負担が大きくなるという課題がある。
また、特許文献1と特許文献2に記載されているいずれの発明においても、レギュレータの入力端子にセンス抵抗を設けて、出力端子へ流れる電流を電圧に変換して、出力端子に接続される負荷のオープンおよびショートを検出するものである。そのため、センス抵抗において余分な電力損失が生じる。
また、センス抵抗における電力損失を減らすため、検出抵抗を1Ωのような小さな値に設定することが考えられるが、その場合、オープン検出の電流値を例えば10mA、ショート検出の電流値を例えば200mAのような値に設定したとすると、検出電圧はそれぞれ10mV,200mVとなる。ここで、検出した電圧と参照電圧とを比較するコンパレータの入力オフセット電圧が±1mVであったとすると、ショート異常検出の精度は±0.5%であるのに対し、オープン異常検出の精度は±10%にも達してしまい、検出精度が悪くなるという課題がある。
この発明は上記のような課題に着目してなされたもので、その目的とするところは、シリーズレギュレータのような直流電源装置を構成する半導体集積回路(レギュレータ用IC)において、出力端子に接続される負荷のオープンやショートのような異常を精度よく検出することができるようにすることにある。
本発明の他の目的は、出力端子に接続される負荷のオープンやショートのような異常を検出する電流値を、適用するシステムに応じて任意に設定することができるレギュレータ用半導体集積回路(レギュレータ用IC)を提供することにある。
上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路であって、
前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第1トランジスタおよび第2トランジスタと、
前記第1トランジスタに流れる電流を電圧に変換する電流−電圧変換素子を接続するための第1外部端子と、
前記電流−電圧変換素子により変換された電圧と所定の比較電圧とを比較して大小を判定する第1電圧比較回路と、
前記第2トランジスタに流れる電流を変換した電圧と前記所定の比較電圧とを比較して大小を判定する第2電圧比較回路と、
前記第1電圧比較回路による比較結果を外部へ出力するための第1出力端子と、
前記第2電圧比較回路による比較結果を外部へ出力するための第2出力端子と、
を備え、予め設定されたオープン異常検出電流値よりも小さな電流が前記第1トランジスタに流れるようになった際に前記第1電圧比較回路の出力が反転し、予め設定されたショート異常検出電流値よりも大きな電流が前記第2トランジスタに流れるようになった際に前記第2電圧比較回路の出力が反転するように構成したものである。
上記のような構成を有するレギュレータ用半導体集積回路によれば、電圧制御用トランジスタに流れる電流に比例した電流に基づいて、つまり出力電流を検出するためのセンス抵抗を用いずに、出力端子に接続される負荷のオープンやショートの異常を検出するため、入力端子に低抵抗のセンス抵抗を設ける方式に比べてオープン異常検出を精度よく検出することができる。また、レギュレータ用半導体集積回路において、負荷のオープンやショートを判定して外部へ検出信号を出力するため、システムを制御するマイコンのような制御装置(CPU)の負担を軽減することができる。さらに、電圧制御用トランジスタに流れる電流に比例した電流を電圧に変換する素子(抵抗)を接続する外部端子を備えるため、異常(オープン)の判断の基準となる電流値を、システムに応じて任意かつ高精度に設定することができる。
ここで、望ましくは、当該半導体集積回路が形成されている半導体基板の温度を検出し、半導体基板の温度が予め設定された所定の温度以上に上昇すると前記制御回路により前記電圧制御用トランジスタをオフさせるサーマルシャットダウン回路を備え、
該サーマルシャットダウン回路の出力と前記第2電圧比較回路の出力の論理和をとった信号を、ショート異常検出信号として前記第2出力端子より出力可能に構成する。
かかる構成によれば、サーマルシャットダウン回路の出力と第2電圧比較回路の出力の論理和をとった信号をショート異常検出信号として第2出力端子より出力するため、ショートの検出と解除を繰り返す動作が発生して、検出信号に複数の検出パルスがのってしまうのを回避することができる。
また、望ましくは、前記第1電圧比較回路と前記第2電圧比較回路の出力のうち少なくとも第2電圧比較回路の出力を遅延する遅延回路を備え、前記第2電圧比較回路の出力信号と前記遅延回路で遅延した信号の論理積をとった信号を、ショート異常検出信号として前記第2出力端子より出力可能に構成する。
これにより、動作開始時に出力端子に接続されているコンデンサに向かってラッシュ電流が流れ込むことにより、誤ってショート異常検出信号が出力されてしまうのを回避することができる。
さらに、望ましくは、前記第2トランジスタに流れる電流を電圧に変換するための電流−電圧変換素子を接続するための第2外部端子を備え、
前記第2電圧比較回路は、前記第2外部端子に接続された電流−電圧変換素子により変換された電圧と所定の比較電圧とを比較するように構成する。
かかる構成によれば、ショート異常の判断の基準となる電流値も、システムに応じて任意かつ高精度に設定することができるようになる。
また、望ましくは、所定の電流値以上の出力電流が流れないように出力電流を制限するためのカレントリミット回路を備え、該カレントリミット回路は前記第2電圧比較回路の出力に基づいて出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタに流れる電流を制限するように構成する。
かかる構成によれば、カレントリミット回路とショート異常を検出する回路とで、監視する電流を生成するトランジスタ(カレントミラー・トランジスタ)や一部の回路(コンパレータ等)を兼用することができるため、回路を構成する素子数を減らすことができる。また、電流−電圧変換素子を接続する外部端子数を減らすことも可能であり、チップサイズを小さくすることができる。
本発明によれば、シリーズレギュレータのような直流電源装置を構成する半導体集積回路(レギュレータ用IC)において、出力端子に接続される負荷のオープンやショートのような異常を精度よく検出することができる。また、出力端子に接続される負荷のオープンやショートのような異常を検出する電流値を、適用するシステムに応じて任意に設定することができるレギュレータ用ICを実現することができるという効果がある。
本発明を適用したシリーズレギュレータICの一実施形態を示す回路構成図である。 図1の実施形態のレギュレータの各部の電圧の変化を示すタイミングチャートである。 図1の実施形態のレギュレータの第1の変形例を示す回路構成図である。 図1の実施形態のレギュレータの第2の変形例を示す回路構成図である。 オープン検出機能およびショート検出機能を有する従来の電源装置の一構成例を示す構成図である。
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図1は、本発明を適用した直流電源装置としてのシリーズレギュレータの一実施形態を示す。なお、図1において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路(レギュレータIC)10として形成され、該レギュレータIC10の出力端子OUTにコンデンサCoが接続されて安定な直流電圧を供給する直流電源装置として機能する。
本実施形態のレギュレータIC10おいては、図1に示すように、直流電圧Vinが印加される電圧入力端子INと出力端子OUTとの間に、PNPバイポーラ・トランジスタからなる電圧制御用のトランジスタQ1が接続され、出力端子OUTと接地電位GNDが印加されるグランドラインとの間には、出力電圧Voutを分圧するブリーダ抵抗R1,R2が直列に接続されている。
このブリーダ抵抗R1,R2により分圧された電圧VFBが、上記電圧制御用のトランジスタQ1のベース端子を制御する誤差増幅回路としての誤差アンプ11の非反転入力端子にフィードバックされている。そして、誤差アンプ11は出力のフィードバック電圧VFBと所定の参照電圧Vrefとの電位差に応じて電圧制御用のトランジスタQ1を制御して、出力電圧Voutが所望の電位になるように制御する。
また、本実施形態のレギュレータIC10には、上記誤差アンプ11の反転入力端子に印加される参照電圧Vrefを発生するための基準電圧回路12と、誤差アンプ11や基準電圧回路12に動作電流を流すバイアス回路13と、上記電圧制御用トランジスタQ1のベース端子に接続され出力電流を制限するためのカレントリミット回路14と、チップの温度が所定温度以上に上昇した場合に誤差アンプ11の動作を停止させてトランジスタQ1をオフさせるサーマルシャットダウン回路15とが設けられている。
基準電圧回路12は、直列の抵抗およびツェナーダイオードなどで構成することができる。バイアス回路13には、チップ外部のマイコン(CPU)などから外部端子CNTに入力される制御信号Contに応じて、誤差アンプ11へのバイアス電流を供給したり遮断したりする機能が設けられている。カレントリミット回路14は、負荷の異常などで出力電流が増加して出力電圧が低下し誤差アンプ11がトランジスタQ1により多くの電流を流すようにベース電圧を下げようとしたときに、所定以上にベース電流が大きくならないようにクランプをかけることで出力電流を制限する。
さらに、本実施形態のレギュレータIC10においては、上記電圧制御用のトランジスタQ1と並列に設けられ、Q1とカレントミラー回路を構成するバイポーラ・トランジスタQ2,Q3,Q4が設けられ、これらのトランジスタQ2〜Q4の制御端子としてのベース端子に、電圧制御用のトランジスタQ1のベース端子に印加される電圧と同一の電圧が印加されている。これにより、Q2〜Q4には、素子のサイズ比Nに応じて、Q1のコレクタ電流に比例した電流(1/Nの電流)が流れるようにされている。トランジスタQ1を同一サイズのトランジスタをN個だけ並列形態に接続して構成し、Q2〜Q4はそれぞれ1個のトランジスタで構成する場合には、素子の個数に比例した電流が流れるように設定される。
また、本実施形態のレギュレータIC10には、チップの外部にて電流−電圧変換するための抵抗Ropを接続するための外部端子P1と、抵抗Rscを接続するための外部端子P2とが設けられ、上記カレントミラー・トランジスタQ2のコレクタ端子は外部端子P1に接続され、カレントミラー・トランジスタQ3のコレクタ端子は外部端子P2に接続されている。さらに、外部端子P1に反転入力端子が接続され非反転入力端子に参照電圧Vref’が印加されたオープン異常検出用のコンパレータ16と、外部端子P2に非反転入力端子が接続され反転入力端子に参照電圧Vref’が印加されたショート異常検出用のコンパレータ17とが設けられている。
上記外付け抵抗Ropは、電圧制御用のトランジスタQ1に例えば10mAのようなオープン異常の検出電流が流れたときに、抵抗の両端子間電圧が参照電圧Vref’と同一の値となるように抵抗値が設定される。一方、上記外付け抵抗Rscは、電圧制御用のトランジスタQ1に例えば200mAのようなショート異常の検出電流が流れたときに、抵抗の両端子間電圧が参照電圧Vref’と同一の値となるように抵抗値が設定される。
このように、本実施形態では、外付け抵抗Rop,Rscでオープン異常とショート異常を検出する電流値を設定するため、使用するシステムに応じて検出電流値(しきい値)を任意に設定できるとともに、コンパレータ16と17に用いられる参照電圧Vref’として同一の電圧値を用いることができ、参照電圧を生成する回路を簡略化することができる。
また、本実施形態のレギュレータIC10には、上記コンパレータ16の出力端子がベース端子に接続されたNPNトラジスタQ5と、上記コンパレータ17の出力と上記サーマルシャットダウン回路15の出力を入力とするORゲート18と、該ORゲート18の出力端子がベース端子に接続されたNPNトラジスタQ6とが設けられている。さらに、レギュレータICチップには、オープンコレクタ形式で外部のCPU等へ信号を出力するための外部端子P3とP4とが設けられており、上記トラジスタQ5のコレクタ端子が外部端子P3に接続され、上記トラジスタQ6のコレクタ端子が外部端子P4に接続されている。
次に、本実施形態のレギュレータIC10の動作について、図2のタイミングチャートを用いて説明する。図2において、左側半分の期間T1はレギュレータの動作開始後しばらくの間は定常の動作をした後にオープンが発生した場合のタイミングを、右側半分の期間T2はレギュレータの動作開始後しばらくの間は定常の動作をした後にショートが発生した場合のタイミングを示す。
図2に示すように、タイミングt1で入力電圧Vinが立ち上がり、タイミングt2で外部から制御端子CNTの信号Contがハイレベルに変化されると、レギュレータIC10が動作を開始し、出力電圧Voutが立ち上がって所定の電圧になるように制御される。なお、出力電圧Voutが立ち上がるまでの過渡期においては、出力端子に接続されているコンデンサCoに向かってラッシュ電流(突入電流)が流れるが、その後、負荷の状態に応じて定常電流が流れるようになる(期間Ta)。
そして、この定常動作状態で出力端子がオープンとなるような異常が発生したとすると、出力電流Ioutが急激に減少する(タイミングt3)。すると、カレントミラー・トランジスタQ2に流れる電流も同様に減少するため、コンパレータ16がこれを検出してその出力がハイレベルに変化する。その結果、トランジスタQ5がオンされて外部端子P3から出力される信号Err−OPがロウレベルに変化して、この信号を受けるCPUが、オープン異常が発生したことを検知することができる。CPUがオープン異常を検知すると、制御信号Contをロウレベルに変化させることで、レギュレータIC10の動作が停止される(タイミングt4)。
その後、オープン異常状態が解消され、タイミングt5で制御信号Contがハイレベルに変化されると、レギュレータIC10が動作を再開し、出力電圧Voutが立ち上がって所定の電圧になるように制御される。この際にも、出力電圧Voutが立ち上がるまでの過渡期においてはラッシュ電流が流れるが、その後、負荷の状態に応じて定常電流が流れるようになる(期間Tb)。
そして、この定常動作状態で負荷においてショートが発生したとすると、出力電流Ioutが急激に増加する(タイミングt6)。すると、カレントミラー・トランジスタQ3に流れる電流も同様に増加するため、コンパレータ17がこれを検出してその出力がハイレベルに変化する。その結果、トランジスタQ6がオンされて外部端子P4から出力される信号Err−SCがロウレベルに変化して、この信号を受けるCPUが、ショート異常が発生したことを検知することができる。
ところで、ショート異常の場合、出力電流Ioutが急激に増加したことに応じて大きな電力を熱として発生させるため、サーマルシャットダウン回路が、チップの温度が所定温度に上昇した場合に誤差アンプ11の動作を停止させてトランジスタQ1をオフするため、出力電流Ioutが遮断されてショート状態の検出が解除される。また、放熱がなされ半導体チップ温度が下がるとシャットダウンが解除され、ショート状態が維持されているとショート状態を検出し出力するという動作を繰り返してしまい、ショート異常検出信号としては不具合を生じる。
このため、本実施形態のレギュレータIC10においては、コンパレータ17の出力とサーマルシャットダウン回路15の出力との論理和をとるORゲート18を設けて、このORゲート18の出力でトランジスタQ6をオン・オフさせる構成になっている。これにより、ショート異常が発生して出力電流Ioutが急激に増加すると、ショート異常検出信号を出力し、チップ温度が上昇しサーマルシャットダウン回路の出力が高温を検出している期間もショート異常検出信号を維持させるように、コンパレータ17の出力とサーマルシャットダウン回路15の出力との論理和でトランジスタQ6をオン・オフさせることで、レギュレータIC10のショート異常検出信号が、上述したような繰り返し動作に陥るのを回避することができる。そして、CPUがショート異常を検知すると、制御信号Contをロウレベルに変化させることで、レギュレータIC10の動作が停止される(タイミングt7)。
なお、本実施形態のレギュレータIC10は、前述したように、レギュレータIC10の動作が開始された直後にラッシュ電流が流れ、このラッシュ電流によってコンパレータ17の出力がハイレベルに変化してトランジスタQ6をオンさせ、Err−SCがロウレベルに変化してしまうが、この誤検出の信号に関しては、この信号を受けるCPUの側において、電源投入直後のショート検出パルスは無視する処理を行なう不感帯プログラムを実行することで対応することができる。
(変形例)
次に、前記実施形態のレギュレータICの変形例について、図3および図4を用いて説明する。
図3は、このうち第1の変形例のレギュレータICを示す。この変形例は、ラッシュ電流に起因する誤検出信号を防止するため、レギュレータIC10内に、コンパレータ16と17の出力を遅延する抵抗や容量などからなる遅延回路19と、コンパレータ16と17の出力の論理和をとって遅延回路19に入力するNORゲート20と、該遅延回路19の出力と遅延する前のもともとのコンパレータ16,17の出力との論理積をとるANDゲート21,22を設けたものである。
前記実施形態のレギュレータICは、出力端子に向かって比較的大きな電流が流れたことをもってショート状態発生と判定している。一方、ICの起動時には、出力端子のコンデンサCoに向かって比較的大きなラッシュ電流(突入電流)が流れる。しかるに、図1のレギュレータICでは、このラッシュ電流とショート異常発生時に出力端子に向かって流れる電流とを区別できないため、図2のタイミングチャートに示すように、コンパレータ17の出力に、ラッシュ電流Irの検出に伴う誤検出パルスが出てしまうのを回避することができない。
これに対し、本変形例のレギュレータICを使用したシステムでは、ラッシュ電流の検出に伴う誤検出信号が出ない構成を採用している。これにより、後段のCPUに不感帯プログラムを設ける必要がないという利点がある。
具体的には、遅延回路19は、定電流源IC0と該定電流源IC0によって充電されるキャパシタC1と、定電流源IC0とキャパシタC1との接続ノードN1と接地点の間に直列に接続された抵抗R4およびスイッチ・トラジスタQsと、コンパレータCMPとから構成されており、該トラジスタQsのベース端子に上記NORゲート20の出力電圧が入力されている。また、接続ノードN1に接続された外部端子P5を備え、該端子P5に外付け容量Cdを接続することによりチップサイズを増加させることなく遅延時間を大きくすることができるように構成されている。
この遅延回路19は、コンパレータ16,17の出力が共にロウレベルである通常の動作状態では、NORゲート20の出力によりトラジスタQsのベース端子にハイレベルが印加されていてオンの状態にあり、キャパシタC1,Cdは放電された状態になっている。そして、コンパレータ16がオープン状態を検出するかコンパレータ17がショート状態を検出して、いずれか一方のコンパレータの出力がハイレベルに変化すると、NORゲート20の出力がロウレベルに変化してトラジスタQsがオフされる。
すると、キャパシタC1,Cdが徐々に充電されて、接続ノードN1の電位が次第に上昇して行く。そして、所定の時間が経過して接続ノードN1の電位がコンパレータCMPの参照電圧Vref1よりも高くなると、コンパレータCMPの出力がロウレベルからハイレベルに変化する。これにより、オープン状態を検出しているときは、ANDゲート21の出力がハイレベルに変化してトラジスタQ5がオンにされて、外部端子P3がハイレベルからロウレベルに変化する。
また、ショート異常を検出しているときは、ANDゲート22の出力がハイレベルに変化してトラジスタQ6がオンにされて、外部端子P4がハイレベルからロウレベルに変化する。なお、遅延回路19の遅延時間は、図2に示されているラッシュ電流Irが流れる期間よりも若干長い時間に設定される。
上記のような遅延回路19とコンパレータCMPおよびANDゲート21,22を設けたことで、本変形例では、ラッシュ電流の検出に伴う誤検出パルスが出ないようになる。
なお、図3では、遅延回路19がコンパレータ16と17の出力をそれぞれ遅延するように構成されているが、ショート異常検出用のコンパレータ17の出力のみを遅延するように構成してもよい。そして、その場合には、図3のNORゲート20とANDゲート21は不要となる。
図4には、第2の変形例のレギュレータICが示されている。この変形例は、図1の実施例におけるショート異常検出用コンパレータ17とカレントリミット回路14を構成するコンパレータとを兼用するようにしたものである。従って、この場合、ショート異常を検出するための監視電流を流すカレントミラー・トラジスタQ3もカレントリミット回路14の監視電流を流すカレントミラー・トラジスタQ4を兼用させることができる。
具体的には、図1におけるカレントミラー・トラジスタQ4および外部端子P2を省略して、カレントミラー・トラジスタQ3の電流を電圧に変換する内部抵抗R4を設け、該抵抗R4で変換された電圧がショート異常検出用のコンパレータ17の非反転入力端子に入力される。そして、このコンパレータ17の出力とサーマルシャットダウン回路15の出力がORゲート18を介して出力用のトラジスタQ6のベース端子に入力されている。
一方、コンパレータ17の出力は、インバータ23,24を介して電圧制御用トランジスタQ1やカレントミラー・トランジスタQ2,Q3のベース端子に印加されており、電圧制御用トランジスタQ1に所定の電流値以上の電流が流れると、電圧制御用トランジスタQ1を電流クランプさせて出力電流Ioutを制限するようになっている。
第2の変形例のレギュレータICによれば、図1の実施形態のレギュレータICに比べて、外部端子の数を1つ減らすことができるとともに、ショート異常検出回路をカレントリミット回路として兼用することができ、その分チップの小型化を図ることができるという利点がある。
なお、ショート異常検出用コンパレータ17とカレントリミット回路14を構成するコンパレータとを兼用する構成としつつ、外部端子P2を設けて抵抗R4を外付け抵抗として接続して検出電流値(しきい値)を調整できるような構成とすることも可能である。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記実施形態においては、電圧制御用トランジスタQ1やカレントミラー・トランジスタQ2〜Q4としてバイポーラ・トランジスタを使用したものを示したが、バイポーラ・トランジスタの代わりにMOSFETを使用するようにしてもよい。
また、前記実施例においては、出力電圧を分圧するブリーダ抵抗R1,R2をチップ内部に設けているが、外付け抵抗からなる分圧回路を設けて、チップ外部で分圧された電圧を外部端子から誤差アンプ11へ入力させるように構成することも可能である。
前記実施形態のシリーズレギュレータを適用した直流電源装置の特に有効な用途としては例えば自動車のカーナビゲーション装置やETC装置、オーディオ装置、アンテナ装置など車載用の電子機器があるが、直流電源で動作する負荷を有するシステムであればどのようなものにも利用することができる。
10 レギュレータIC
11 誤差アンプ
12 基準電圧回路
13 バイアス回路
14 カレントリミット回路
15 サーマルシャットダウン回路
16 オープン異常検出用コンパレータ
17 ショート異常検出用コンパレータ
19 遅延回路
Q1 電圧制御用トランジスタ
Q2〜Q4 カレントミラー・トランジスタ

Claims (8)

  1. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路であって、
    前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第1トランジスタおよび第2トランジスタと、
    前記第1トランジスタに流れる電流を電圧に変換する電流−電圧変換素子を接続するための第1外部端子と、
    前記電流−電圧変換素子により変換された電圧と所定の比較電圧とを比較して大小を判定する第1電圧比較回路と、
    前記第2トランジスタに流れる電流を変換した電圧と前記所定の比較電圧とを比較して大小を判定する第2電圧比較回路と、
    前記第1電圧比較回路による比較結果を外部へ出力するための第1出力端子と、
    前記第2電圧比較回路による比較結果を外部へ出力するための第2出力端子と、
    を備え、予め設定されたオープン異常検出電流値よりも小さな電流が前記第1トランジスタに流れるようになった際に前記第1電圧比較回路の出力が反転し、予め設定されたショート異常検出電流値よりも大きな電流が前記第2トランジスタに流れるようになった際に前記第2電圧比較回路の出力が反転するように構成されていることを特徴とするレギュレータ用半導体集積回路。
  2. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路であって、
    前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第1トランジスタおよび第2トランジスタと、
    前記第1トランジスタに流れる電流を電圧に変換する第1電流−電圧変換素子を接続するための第1外部端子と、
    前記第1電流−電圧変換素子により変換された電圧と、予め設定されたオープン異常検出電流値を電流−電圧変換した電圧に相当する第1比較電圧とを比較して大小を判定する第1電圧比較回路と、
    前記第2トランジスタに流れる電流を電圧に変換する第2電流−電圧変換素子を接続するための第2外部端子と、
    前記第2電流−電圧変換素子により変換された電圧と、予め設定されたショート異常検出電流値を電流−電圧変換した電圧に相当する第2比較電圧とを比較して大小を判定する第2電圧比較回路と、
    前記第1電圧比較回路による比較結果を外部へ出力するための第1出力端子と、
    前記第2電圧比較回路による比較結果を外部へ出力するための第2出力端子と、
    を備え、予め設定された前記オープン異常検出電流値よりも小さな電流が前記第1トランジスタに流れるようになった際に前記第1電圧比較回路の出力が反転し、予め設定された前記ショート異常検出電流値よりも大きな電流が前記第2トランジスタに流れるようになった際に前記第2電圧比較回路の出力が反転するように構成されていることを特徴とするレギュレータ用半導体集積回路。
  3. 前記第2トランジスタに流れる電流を電圧に変換するための電流−電圧変換素子を接続するための第2外部端子を備え、
    前記第2電圧比較回路は、前記第2外部端子に接続された電流−電圧変換素子により変換された電圧と前記所定の比較電圧とを比較するように構成されていることを特徴とする請求項1に記載のレギュレータ用半導体集積回路。
  4. 当該半導体集積回路が形成されている半導体基板の温度を検出し、半導体基板の温度が予め設定された所定の温度以上に上昇すると前記制御回路により前記電圧制御用トランジスタをオフさせるサーマルシャットダウン回路を備え、
    該サーマルシャットダウン回路の出力と前記第2電圧比較回路の出力の論理和をとった信号を、ショート異常検出信号として前記第2出力端子より出力可能に構成されていることを特徴とする請求項1〜3のいずれかに記載のレギュレータ用半導体集積回路。
  5. 前記第1電圧比較回路と前記第2電圧比較回路の出力のうち少なくとも第2電圧比較回路の出力を遅延する遅延回路を備え、前記第2電圧比較回路の出力信号と前記遅延回路で遅延した信号の論理積をとった信号を、ショート異常検出信号として前記第2出力端子より出力可能に構成されていることを特徴とする請求項1〜のいずれかに記載のレギュレータ用半導体集積回路。
  6. 所定の電流値以上の出力電流が流れないように出力電流を制限するためのカレントリミット回路を備え、該カレントリミット回路は前記第2電圧比較回路の出力に基づいて出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタに流れる電流を制限するように構成されていることを特徴とする請求項1〜のいずれかに記載のレギュレータ用半導体集積回路。
  7. 直流電圧が入力される電圧入力端子と外部の負荷が接続された出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路であって、
    前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第1トランジスタおよび第2トランジスタと、
    前記第1トランジスタに流れる電流を電圧に変換する第1電流−電圧変換素子を接続するための第1外部端子と、
    前記第1電流−電圧変換素子により変換された電圧と、予め設定されたオープン異常検出電流値を電流−電圧変換した電圧に相当する第1比較電圧とを比較して大小を判定する第1電圧比較回路と、
    前記第2トランジスタに流れる電流を電圧に変換する第2電流−電圧変換素子を接続するための第2外部端子と、
    前記第2電流−電圧変換素子により変換された電圧と、予め設定されたショート異常検出電流値を電流−電圧変換した電圧に相当する第2比較電圧とを比較して大小を判定する第2電圧比較回路と、
    前記予め設定されたオープン異常検出電流値よりも小さな電流が前記第1トランジスタに流れるようになった際に、前記負荷がオープン異常と判定する信号を外部へ出力するための第1出力端子と、
    前記予め設定されたショート異常検出電流値よりも大きな電流が前記第2トランジスタに流れるようになった際に、前記負荷がショート異常と判定する信号を外部へ出力するための第2出力端子と、
    を備え、前記オープン異常及び前記ショート異常をそれぞれ単独で外部へ出力するように構成されていることを特徴とするレギュレータ用半導体集積回路。
  8. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路とを備えたレギュレータ用半導体集積回路であって、
    前記電圧制御用トランジスタと並列に設けられ前記電圧制御用トランジスタに流れる電流に縮小比例した電流が流れる第1トランジスタおよび第2トランジスタと、
    前記第1トランジスタに流れる電流を電圧に変換する第1電流−電圧変換素子を接続するための第1外部端子であって、該第1外部端子に接続された第1電圧比較回路が、前記第1電流−電圧変換素子により変換された電圧と、予め設定されたオープン異常検出電流値を電流−電圧変換した電圧に相当する第1比較電圧とを比較して大小を判定する第1外部端子と、
    前記第2トランジスタに流れる電流を電圧に変換する第2電流−電圧変換素子を接続するための第2外部端子であって、該第2外部端子に接続された第2電圧比較回路が、前記第2電流−電圧変換素子により変換された電圧と、予め設定されたショート異常検出電流値を電流−電圧変換した電圧に相当する第2比較電圧とを比較して大小を判定する第2外部端子と、
    予め設定された前記オープン異常検出電流値よりも小さな電流が前記第1トランジスタに流れるようになった際に、前記出力端子がオープン異常と判定するオープン異常判定回路と、
    前記オープン異常判定回路がオープン異常信号を外部へ出力するための第1出力端子と、
    予め設定された前記ショート異常検出電流値よりも大きな電流が前記第2トランジスタに流れるようになった際に前記出力端子がショート異常と判定するショート異常判定回路と、
    前記ショート異常判定回路がショート異常信号を外部へ出力するための第2出力端子と、を備え、
    前記第1電流−電圧変換素子は前記第1外部端子に接続された外部の抵抗、前記第2電流−電圧変換素子は前記第2外部端子に接続された外部の抵抗であり、
    前記オープン異常信号及び前記ショート異常信号をそれぞれ単独で外部へ出力可能に構成され、
    前記第1電圧比較回路は、前記出力端子がオープン異常であるか否か判定する前記オープン異常判定回路であり、
    前記第2電圧比較回路は、前記出力端子がショート異常であるか否か判定する前記ショート異常判定回路であることを特徴とするレギュレータ用半導体集積回路。
JP2015164596A 2015-08-24 2015-08-24 レギュレータ用半導体集積回路 Active JP6663103B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015164596A JP6663103B2 (ja) 2015-08-24 2015-08-24 レギュレータ用半導体集積回路
US15/238,809 US9996093B2 (en) 2015-08-24 2016-08-17 Semiconductor integrated circuit for regulator, which detects abnormalities in a connected load
CN201610711496.2A CN106484017B (zh) 2015-08-24 2016-08-23 稳压器用半导体集成电路
CN202110028871.4A CN112882525B (zh) 2015-08-24 2016-08-23 稳压器用半导体集成电路、车载用电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015164596A JP6663103B2 (ja) 2015-08-24 2015-08-24 レギュレータ用半導体集積回路

Publications (2)

Publication Number Publication Date
JP2017045096A JP2017045096A (ja) 2017-03-02
JP6663103B2 true JP6663103B2 (ja) 2020-03-11

Family

ID=58096100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015164596A Active JP6663103B2 (ja) 2015-08-24 2015-08-24 レギュレータ用半導体集積回路

Country Status (3)

Country Link
US (1) US9996093B2 (ja)
JP (1) JP6663103B2 (ja)
CN (2) CN112882525B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016126359A (ja) * 2014-12-26 2016-07-11 日立オートモティブシステムズ株式会社 電子装置
WO2019008817A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体スイッチング素子の短絡保護回路
US10831222B2 (en) 2018-04-03 2020-11-10 Mitsumi Electric Co., Ltd. Semiconductor apparatus for power supply control and output voltage variable power supply apparatus
CN110134176B (zh) * 2018-09-05 2024-05-28 江西联智集成电路有限公司 Ldo电路及无线充电系统
JP7265140B2 (ja) 2019-05-20 2023-04-26 ミツミ電機株式会社 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法
JP2021022281A (ja) 2019-07-30 2021-02-18 ミツミ電機株式会社 電源制御用半導体装置および出力電圧可変電源装置
JP7352086B2 (ja) 2019-12-18 2023-09-28 ミツミ電機株式会社 レギュレータ用半導体集積回路およびファンモータシステム
JP2022037436A (ja) 2020-08-25 2022-03-09 ミツミ電機株式会社 レギュレータ用半導体集積回路
JP2022044215A (ja) 2020-09-07 2022-03-17 ミツミ電機株式会社 電源用半導体集積回路
JP2022044133A (ja) 2020-09-07 2022-03-17 ミツミ電機株式会社 電源用半導体集積回路
CN115704870A (zh) 2021-08-05 2023-02-17 三美电机株式会社 半导体集成电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442942B2 (ja) * 1996-10-08 2003-09-02 シャープ株式会社 直流安定化電源回路の出力ドライブ回路
JP3680978B2 (ja) * 1998-11-04 2005-08-10 株式会社デンソー 車載用電源装置
CN100521437C (zh) * 2002-04-24 2009-07-29 三洋电机株式会社 装有过流保护电路的混合集成电路装置
CN100550560C (zh) * 2004-07-15 2009-10-14 罗姆股份有限公司 过流保护电路
JP4627165B2 (ja) * 2004-09-02 2011-02-09 三菱電機株式会社 電力用半導体装置の制御用回路および制御用集積回路
US7352245B2 (en) * 2006-06-30 2008-04-01 Silicon Touch Technology Inc. Auto-range current mirror circuit
KR100855584B1 (ko) * 2006-12-26 2008-09-01 삼성전자주식회사 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
JP2010277226A (ja) * 2009-05-27 2010-12-09 Sharp Corp 直流安定化電源装置及びそれを備えた電子機器
JP5581921B2 (ja) * 2010-09-09 2014-09-03 ミツミ電機株式会社 レギュレータ及びdc/dcコンバータ
US8476938B2 (en) * 2010-09-16 2013-07-02 Samsung Electro-Mechanics Co., Ltd. Device and method for generating three mode signal
JP2012093296A (ja) 2010-10-28 2012-05-17 Clarion Co Ltd 電源回路、車載ナビゲーション装置
JP6006913B2 (ja) * 2010-11-19 2016-10-12 ミツミ電機株式会社 電流制限回路及び電源回路
JP2012164268A (ja) * 2011-02-09 2012-08-30 Toshiba Corp 半導体集積回路
JP5806853B2 (ja) * 2011-05-12 2015-11-10 セイコーインスツル株式会社 ボルテージレギュレータ
JP2013012000A (ja) * 2011-06-29 2013-01-17 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
KR20140009712A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치
TWI470399B (zh) * 2012-12-20 2015-01-21 Integrated Circuit Solution Inc 低電壓能隙參考電路
JP6180815B2 (ja) 2013-06-21 2017-08-16 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Also Published As

Publication number Publication date
CN106484017A (zh) 2017-03-08
CN112882525B (zh) 2023-02-28
CN112882525A (zh) 2021-06-01
US20170063232A1 (en) 2017-03-02
CN106484017B (zh) 2020-12-22
JP2017045096A (ja) 2017-03-02
US9996093B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
JP6663103B2 (ja) レギュレータ用半導体集積回路
CN107885270B (zh) 调节器用半导体集成电路
US20050264971A1 (en) Semiconductor integrated circuit apparatus having overheat protection circuit and overheat protection method
US7414440B2 (en) Low voltage detection circuit
US9819173B2 (en) Overheat protection circuit and voltage regulator
CN113009953B (zh) 调节器用半导体集成电路以及风扇电动机系统
US10615586B2 (en) Overcurrent protection device and vehicular electronic control unit
US20100156507A1 (en) Temperature detection circuit
JP4882710B2 (ja) 負荷駆動装置の故障検出装置および負荷駆動用ic
CN114153261A (zh) 电源用半导体集成电路
US7313048B2 (en) Reset detection circuit in semiconductor integrated circuit
JP6405948B2 (ja) レギュレータ用半導体集積回路
JP2000308250A (ja) 電源供給制御装置および電源供給制御方法
US8957646B2 (en) Constant voltage circuit and electronic device including same
CN114153262A (zh) 电源用半导体集成电路
JP4148243B2 (ja) 異常検出回路
US20130241508A1 (en) Voltage regulator
US11824524B2 (en) Semiconductor device
JP2018182798A (ja) 電子制御装置
JP2010244476A (ja) 過電流保護回路および車載電子機器
JP2008269066A (ja) 電源回路および電源供給回路システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6663103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150