JP6224365B2 - 電源装置及び半導体装置 - Google Patents

Description

本発明は、電源装置及び半導体装置に関するものである。

近年、携帯型電子機器をはじめとする電子機器では、省電力化が求められている一方、回路の複雑化により使用する内部電源電圧が多電源化している。これら複数の電源電圧を効率良く発生させることが、電子機器の消費電流を削減する上で重要になっている。

そこで、負荷の大きさに応じてシリーズレギュレータとチャージポンプとを組み合わせて動作させることにより、電源電圧を効率良く生成するようにした電源回路が提案されている（例えば、特許文献１，２参照）。例えば、上記電源回路では、シリーズレギュレータを常時動作させるとともに、負荷が軽負荷である場合にチャージポンプの動作を停止させ、負荷が重負荷である場合にチャージポンプを動作させる。これにより、軽負荷時にはシリーズレギュレータのみが動作し、重負荷時にはシリーズレギュレータとチャージポンプの双方が動作する。但し、上記電源回路では、シリーズレギュレータにおける出力電圧の目標値が、チャージポンプにおける出力電圧の目標値よりもわずかに小さくなるように設定されている。このため、重負荷時においては、出力電圧がチャージポンプにおける目標値に近づくと、シリーズレギュレータの出力トランジスタがオフ状態に維持される。これにより、重負荷時においては、実質的には、チャージポンプのみによって出力電圧が生成される。このように、上記電源回路では、軽負荷時にはシリーズレギュレータによって出力電圧が生成され、重負荷時にはチャージポンプによって出力電圧が生成される。

特開２００４−００７９９４号公報 特開２００２−３００７６９号公報

ところで、上記電源回路では、上述したように、シリーズレギュレータにおける出力電圧の目標値と、チャージポンプにおける出力電圧の目標値とが異なる電圧値に設定されている。このため、シリーズレギュレータにより出力電圧を生成する動作モードと、チャージポンプにより出力電圧を生成する動作モードとで出力電圧の電圧値が変動するという問題が生じる。すなわち、上記電源回路では、負荷の軽重によって出力電圧の電圧値が変動するため、ロードレギュレーションが悪いという問題がある。

本発明の一観点によれば、出力電圧に基づいて第１制御信号を生成する制御部と、前記第１制御信号及び第１入力電圧に基づいて第１出力電流を、前記出力電圧が出力される出力端子に出力する出力部と、を有するシリーズレギュレータと、第２入力電圧に基づいて、前記出力端子に第２出力電流を出力するスイッチングレギュレータと、前記第１制御信号に基づいて、前記スイッチングレギュレータのスイッチング周波数を制御する第２制御信号を生成する制御回路と、を有する。

本発明の一観点によれば、ロードレギュレーションを改善することができるという効果を奏する。

第１実施形態の電源回路を示すブロック図。 第１実施形態の電源回路を示すブロック回路図。 第１実施形態の電源回路の動作を示す波形図。 第１実施形態の電源回路の変換効率を示す特性図。 電源回路の適用例を示すブロック回路図。 第２実施形態の電源回路を示すブロック回路図。 （ａ）〜（ｃ）は、第２実施形態の電源回路の変換効率を示す特性図。

（第１実施形態）
以下、図１〜図５に従って第１実施形態を説明する。
図１に示すように、電源回路１は、出力電圧Ｖｏが出力される出力端子Ｔｏに出力端子が接続されたシリーズレギュレータ１０と、出力端子Ｔｏに出力端子が接続されたスイッチングレギュレータ２０と、制御回路３０と、出力端子Ｔｏに接続されたコンデンサＣ１とを有している。

シリーズレギュレータ１０は、出力電圧Ｖｏに基づいて制御信号ＳＧ１を生成する制御部１１と、入力電圧Ｖｉｎを入力し、その入力電圧Ｖｉｎと制御信号ＳＧ１に基づいて、出力電流Ｉｏ１を出力端子Ｔｏに出力する出力部１２とを有している。ここで、入力電圧Ｖｉｎは、出力電圧Ｖｏよりも高い電圧である。例えば入力電圧Ｖｉｎは、出力電圧Ｖｏの目標値よりも高い電圧値の電圧である。

制御回路３０は、制御信号ＳＧ１に基づいて、スイッチングレギュレータ２０のスイッチング周波数を制御する制御信号ＳＧ２を生成する。
スイッチングレギュレータ２０は、入力電圧ＶＤＤを入力し、その入力電圧ＶＤＤと制御信号ＳＧ２に基づいて、出力電流Ｉｏ２を出力端子Ｔｏに出力する。ここで、入力電圧ＶＤＤは、例えば入力電圧Ｖｉｎとは異なる電圧である。例えば、入力電圧ＶＤＤは、入力電圧Ｖｉｎよりも低く、且つ出力電圧Ｖｏよりも低い電圧である。すなわち、この場合の入力電圧ＶＤＤは、出力電圧Ｖｏの目標値よりも低い電圧値の電圧である。このような入力電圧ＶＤＤは、例えば図示しない電源回路により入力電圧Ｖｉｎから生成された電圧である。

コンデンサＣ１の第１端子は、出力端子Ｔｏに接続されている。このコンデンサＣ１の第２端子は、入力電圧Ｖｉｎ及び入力電圧ＶＤＤよりも低い電位の電源線（例えば、グランドＧＮＤ）に接続されている。そして、出力端子ＴｏからコンデンサＣ１の両端電圧である出力電圧Ｖｏが、出力端子Ｔｏに接続される負荷（図示略）に供給される。このコンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑化回路に含まれる。なお、入力電圧Ｖｉｎ、入力電圧ＶＤＤ及び出力電圧Ｖｏの電圧値の一例としては、例えば入力電圧Ｖｉｎが２．５Ｖ、入力電圧ＶＤＤが１．０Ｖ、出力電圧Ｖｏの目標値が１．３Ｖに設定されている。

また、出力端子Ｔｏには、出力電流Ｉｏが出力される。すなわち、出力端子Ｔｏに接続される負荷（図示略）には、出力電流Ｉｏが出力される。この出力電流Ｉｏは、シリーズレギュレータ１０から出力される出力電流Ｉｏ１と、スイッチングレギュレータ２０から出力される出力電流Ｉｏ２とを足し合わせた電流である。

このような電源回路１では、シリーズレギュレータ１０とスイッチングレギュレータ２０とが協動して、入力電圧Ｖｉｎよりも低く、入力電圧ＶＤＤよりも高い出力電圧Ｖｏを生成するようになっている。

次に、図２に従ってシリーズレギュレータ１０の内部構成の一例について説明する。
シリーズレギュレータ１０は、抵抗Ｒ１，Ｒ２と、誤差増幅回路１３と、基準電源Ｅ１とを含む制御部１１と、出力トランジスタＴＰ１０を含む出力部１２と、上記コンデンサＣ１とを有している。このように、本例のシリーズレギュレータ１０は、低電圧降下（ＬＤＯ：Low Drop Out）レギュレータである。

誤差増幅回路１３の非反転入力端子には、出力電圧Ｖｏに応じた帰還電圧ＶＦＢが供給される。本実施形態では、誤差増幅回路１３の非反転入力端子に、抵抗Ｒ１，Ｒ２により生成された帰還電圧ＶＦＢが供給される。具体的には、抵抗Ｒ１の第１端子には、出力端子Ｔｏが接続されることにより、出力電圧Ｖｏが帰還される。また、抵抗Ｒ１の第２端子が抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子がグランドＧＮＤに接続されている。そして、これら抵抗Ｒ１，Ｒ２間の接続点が誤差増幅回路１３の非反転入力端子に接続されている。ここで、抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した帰還電圧ＶＦＢを生成する。この帰還電圧ＶＦＢの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧ＶｏとグランドＧＮＤの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例した帰還電圧ＶＦＢを生成することになる。

誤差増幅回路１３の反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒ１が供給される。なお、基準電圧Ｖｒ１の電圧値は、出力電圧Ｖｏの目標値（目標電圧）に応じて設定されている。誤差増幅回路１３の出力端子は、出力トランジスタＴＰ１０の制御端子（例えば、ゲート端子）に接続されている。

誤差増幅回路１３は、帰還電圧ＶＦＢと基準電圧Ｖｒ１とを比較し、両電圧の差電圧を増幅した上記制御信号ＳＧ１を出力トランジスタＴＰ１０のゲート端子に供給する。
出力トランジスタＴＰ１０は、例えばＰチャネルＭＯＳトランジスタである。出力トランジスタＴＰ１０の第１端子（例えば、ソース端子）には、入力電圧Ｖｉｎが供給される電源線（以下、Ｖｉｎ電源線とも称する。）に接続されている。出力トランジスタＴＰ１０の第２端子（例えば、ドレイン端子）には、出力端子Ｔｏが接続されている。すなわち、出力トランジスタＴＰ１０は、Ｖｉｎ電源線と出力端子Ｔｏとの間に接続されている。また、出力トランジスタＴＰ１０の第２端子は、抵抗Ｒ１を介して誤差増幅回路１３の非反転入力端子に接続されるとともに、抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続されている。

このようなシリーズレギュレータ１０では、制御信号ＳＧ１によって、抵抗Ｒ１，Ｒ２間の接続点の電圧（帰還電圧ＶＦＢ）が基準電圧Ｖｒ１と等しくなるように出力トランジスタＴＰ１０のオン抵抗が制御される。そして、出力トランジスタＴＰ１０のオン抵抗と入力電圧Ｖｉｎとに応じた出力電流Ｉｏ１を、シリーズレギュレータ１０の出力端子（ここでは、出力トランジスタＴＰ１０の第２端子）から出力端子Ｔｏに出力する。

次に、制御回路３０の内部構成の一例について説明する。
制御回路３０は、シリーズレギュレータ１０の出力トランジスタＴＰ１０に流れる出力電流Ｉｏ１を検出する電流検出回路３１と、電流検出回路３１の検出結果に基づいて上記制御信号ＳＧ２を生成する比較回路３２とを有している。

電流検出回路３１は、トランジスタＴＰ３０と、抵抗Ｒ３とを有している。トランジスタＴＰ３０は、例えば出力トランジスタＴＰ１０と同じ導電型のＭＯＳトランジスタである。本例では、トランジスタＴＰ３０は、ＰチャネルＭＯＳトランジスタである。このトランジスタＴＰ３０の制御端子（例えば、ゲート端子）には、誤差増幅回路１３の出力端子が接続されており、制御信号ＳＧ１が供給される。このトランジスタＴＰ３０の制御端子は出力トランジスタＴＰ１０の制御端子と接続されている。また、トランジスタＴＰ３０の第１端子（例えば、ソース端子）は、Ｖｉｎ電源線に接続されている。そして、トランジスタＴＰ３０の第２端子（例えば、ドレイン端子）は、抵抗Ｒ３の第１端子に接続されている。このように、トランジスタＴＰ３０は、出力トランジスタＴＰ１０にカレントミラー接続されている。したがって、これらトランジスタＴＰ３０と出力トランジスタＴＰ１０とはカレントミラー回路に含まれる。

これらトランジスタＴＰ３０と出力トランジスタＴＰ１０を含むカレントミラー回路は、トランジスタＴＰ３０と出力トランジスタＴＰ１０との電気的特性に応じて、出力トランジスタＴＰ１０に流れる出力電流Ｉｏ１に比例した電流ＩｓをトランジスタＴＰ３０に流す。すなわち、トランジスタＴＰ３０には、出力電流Ｉｏ１に応じた電流Ｉｓが流れる。ここで、トランジスタＴＰ３０と出力トランジスタＴＰ１０との素子サイズ比は、例えばトランジスタＴＰ３０の素子サイズ：出力トランジスタＴＰ１０の素子サイズ＝１：Ｎに設定されている。すなわち、上記カレントミラー回路では、ミラー比が１／Ｎに設定されている。このため、例えばＮを「１０００」に設定した場合には、出力電流Ｉｏ１の１／１０００倍の電流値を持つ電流ＩｓがトランジスタＴＰ３０に流れる。

上記抵抗Ｒ３の第２端子はグランドＧＮＤに接続されている。トランジスタＴＰ３０と抵抗Ｒ３との間のノードＮ１は、比較回路３２の非反転入力端子に接続されている。これにより、抵抗Ｒ３の第１端子の電圧が検出電圧Ｖｓとして比較回路３２の非反転入力端子に供給される。すなわち、出力電流Ｉｏ１に応じた電流Ｉｓが抵抗Ｒ３によって電流電圧変換され、その電流電圧変換された検出電圧Ｖｓが比較回路３２の非反転入力端子に供給される。

比較回路３２の反転入力端子には、基準電源Ｅ２にて生成される基準電圧Ｖｒ２が供給される。ここで、基準電圧Ｖｒ２は、シリーズレギュレータ１０のみで出力電圧Ｖｏを生成する動作モードと、シリーズレギュレータ１０とスイッチングレギュレータ２０とによって出力電圧Ｖｏを生成する動作モードとを切り替えるタイミングを決定するための基準信号である。

比較回路３２の出力端子は、スイッチングレギュレータ２０内のアンド回路２１に接続されている。比較回路３２は、検出電圧Ｖｓと基準電圧Ｖｒ２との比較結果に応じた制御信号ＳＧ２を生成する。例えば、比較回路３２は、検出電圧Ｖｓが基準電圧Ｖｒ２よりも高い場合にはＨレベル（例えば、入力電圧Ｖｉｎレベル）の制御信号ＳＧ２を生成し、検出電圧Ｖｓが基準電圧Ｖｒ２よりも低い場合にはＬレベル（例えば、グランドＧＮＤレベル）の制御信号ＳＧ２を生成する。この制御信号ＳＧ２は、スイッチングレギュレータ２０内のアンド回路２１に供給される。

次に、スイッチングレギュレータ２０の内部構成の一例について説明する。
スイッチングレギュレータ２０は、アンド回路２１と、インバータ回路２３，２４と、コンデンサＣ２と、ダイオードＤ１，Ｄ２と、上記コンデンサＣ１とを有している。このように、本例のスイッチングレギュレータ２０は、昇圧型のチャージポンプである。

アンド回路２１には、上記制御信号ＳＧ２が供給される。また、アンド回路２１には、発振器４０から所定の周期Ｔを有する周期信号ＣＫが供給される。この周期信号ＣＫは、例えばパルス信号である。

アンド回路２１は、制御信号ＳＧ２と周期信号ＣＫとを論理積演算した結果を持つ出力信号ＳＧ３を、インバータ回路２３に出力する。ここで、出力信号ＳＧ３は、スイッチングレギュレータ２０のクロック信号となる。すなわち、出力信号ＳＧ３の周波数がスイッチングレギュレータ２０のスイッチング周波数と等しくなる。

例えば、アンド回路２１は、Ｈレベルの制御信号ＳＧ２に応答して、周期信号ＣＫと同等の信号レベルを持つ出力信号ＳＧ３をインバータ回路２３に出力する。また、アンド回路２１は、Ｌレベルの制御信号ＳＧ２に応答して、周期信号ＣＫの信号レベルに関わらず、Ｌレベル（例えば、グランドＧＮＤレベル）固定の出力信号ＳＧ３を出力する。すなわち、この場合のアンド回路２１は、周期信号ＣＫを無効化する無効化回路として機能する。このため、Ｌレベルの制御信号ＳＧ２によって、出力信号ＳＧ３の周波数、つまりスイッチングレギュレータ２０のスイッチング周波数が可変されることになる。

インバータ回路２３は、出力信号ＳＧ３を論理反転した出力信号ＳＧ４をインバータ回路２４に出力する。
インバータ回路２４は、ＰチャネルＭＯＳトランジスタＴＰ２０とＮチャネルＭＯＳトランジスタＴＮ２０とを有している。これらトランジスタＴＰ２０，ＴＮ２０の制御端子（例えば、ゲート端子）には、インバータ回路２３の出力端子が接続されており、インバータ回路２３の出力信号ＳＧ４が供給される。トランジスタＴＰ２０の第１端子（例えば、ソース端子）には、入力電圧ＶＤＤが供給される電源線（以下、ＶＤＤ電源線とも称する）が接続されている。トランジスタＴＰ２０の第２端子（例えば、ドレイン端子）には、トランジスタＴＮ２０の第１端子（例えば、ドレイン端子）が接続されている。トランジスタＴＮ２０の第２端子（例えば、ソース端子）には、グランドＧＮＤが接続されている。このインバータ回路２４は、入力電圧ＶＤＤにより動作する。

トランジスタＴＰ２０とトランジスタＴＮ２０との間のノードＮ２は、コンデンサＣ２の第１端子に接続されている。コンデンサＣ２の第２端子は、ダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードはＶＤＤ電源線に接続されている。コンデンサＣ２とダイオードＤ１との間の接続点は、ダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードは、出力端子Ｔｏに接続されている。このダイオードＤ２のカソードは、シリーズレギュレータ１０の出力端子に接続されるとともに、コンデンサＣ１の第１端子にも接続されている。すなわち、スイッチングレギュレータ２０の出力端子は、出力端子Ｔｏと、シリーズレギュレータ１０の出力端子と、コンデンサＣ１の第１端子に接続されている。

このようなスイッチングレギュレータ２０では、出力信号ＳＧ３がＬレベルになると、つまり出力信号ＳＧ４がＨレベル（例えば、入力電圧ＶＤＤレベル）になると、ＶＤＤ電源線からダイオードＤ１及びコンデンサＣ２を通じてグランドＧＮＤに向かって電流が流れる。この電流によりコンデンサＣ２が充電され、コンデンサＣ２の端子電圧が入力電圧ＶＤＤと等しくなる。一方、出力信号ＳＧ３がＨレベル（例えば、入力電圧ＶＤＤレベル）になると、つまり出力信号ＳＧ４がＬレベル（例えば、グランドＧＮＤレベル）になると、ＶＤＤ電源線からダイオードＤ１，Ｄ２を通じて出力端子Ｔｏに向かって出力電流Ｉｏ２が流れる。この出力電流Ｉｏ２によりコンデンサＣ１が充電される。なお、出力信号ＳＧ３がＨレベルとなる期間では、シリーズレギュレータ１０からも出力電流Ｉｏ１が出力されるため、その出力電流Ｉｏ１と上記出力電流Ｉｏ２とによってコンデンサＣ１が充電されることになる。

このようなスイッチングレギュレータ２０のみで生成される出力電圧は、出力端子Ｔｏに接続される負荷と、出力電流Ｉｏ２の平均値とを乗算した電圧値となる。なお、本例のスイッチングレギュレータ２０のみで生成される出力電圧の上限は、（入力電圧ＶＤＤ×２−ダイオードＤ１，Ｄ２の順方向降下電圧×２）で制限される。また、出力電流Ｉｏ２の平均値は、クロック入力として入力される出力信号ＳＧ３の周波数（つまり、スイッチング周波数）に比例する。このため、スイッチングレギュレータ２０のみで生成される出力電圧は、出力信号ＳＧ３の周波数（つまり、スイッチング周波数）に比例する。したがって、上述のように制御信号ＳＧ２によって出力信号ＳＧ３の周波数が可変されると、出力電流Ｉｏ２の平均値が調整されるとともに、スイッチングレギュレータ２０のみで生成される出力電圧の電圧値が調整される。

本実施形態において、電源回路１は電源装置の一例、出力トランジスタＴＰ１０は第１トランジスタの一例、トランジスタＴＰ３０は第２トランジスタの一例、抵抗Ｒ３は電流電圧変換回路の一例、アンド回路２１は無効化回路の一例である。また、制御信号ＳＧ１は第１制御信号の一例、制御信号ＳＧ２は第２制御信号の一例、入力電圧Ｖｉｎは第１入力電圧の一例、入力電圧ＶＤＤは第２入力電圧の一例、出力電流Ｉｏ１は第１出力電流の一例、出力電流Ｉｏ２は第２出力電流の一例、基準電圧Ｖｒ１は第２基準電圧の一例、基準電圧Ｖｒ２は第１基準電圧の一例である。また、出力信号ＳＧ３は出力信号の一例、Ｖｉｎ電源線は第１電源線の一例、電流値Ｉｔｈは所定値の一例である。

次に、図３に従って上記電源回路１の動作について説明する。なお、図３において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
まず、出力端子Ｔｏに接続される負荷が軽負荷であり、出力電流Ｉｏが小さくなる期間Ｔａにおける電源回路１の動作について説明する。

図３の時刻ｔ１のように出力電流Ｉｏが小さい場合には、出力電流Ｉｏ１の電流値も小さいため、その出力電流Ｉｏ１に応じた検出電圧Ｖｓも低くなる。このとき、検出電圧Ｖｓが基準電圧Ｖｒ２よりも低いと、比較回路３２からＬレベルの制御信号ＳＧ２が出力される。すると、アンド回路２１は、Ｌレベルの制御信号ＳＧ２に応答して、周期信号ＣＫの信号レベルに関わらず、Ｌレベル固定の出力信号ＳＧ３を出力する。このとき、スイッチングレギュレータ２０では、Ｌレベルの出力信号ＳＧ３に応答して、インバータ回路２３からＨレベルの出力信号ＳＧ４が出力され、トランジスタＴＰ２０がオフされトランジスタＴＮ２０がオンされる。すると、ＶＤＤ電源線からダイオードＤ１及びコンデンサＣ２を通じてグランドＧＮＤに向かって電流が流れ、コンデンサＣ２が充電される。このため、この出力信号ＳＧ３がＬレベルの期間では、スイッチングレギュレータ２０から出力電流Ｉｏ２は出力されない。このように、出力電流Ｉｏが小さく、検出電圧Ｖｓが基準電圧Ｖｒ２よりも低い場合には、スイッチングレギュレータ２０のクロック入力となる出力信号ＳＧ３がＬレベル固定となるため、スイッチングレギュレータ２０の動作が停止状態となる。

その一方で、上記期間Ｔａにおけるシリーズレギュレータ１０では、出力電圧Ｖｏに応じた帰還電圧ＶＦＢが基準電圧Ｖｒ１と等しくなるように、出力トランジスタＴＰ１０のオン抵抗が制御される。すなわち、期間Ｔａにおけるシリーズレギュレータ１０は、帰還電圧ＶＦＢと基準電圧Ｖｒ１との誤差が０（ゼロ）に近づくように、出力トランジスタＴＰ１０のオン抵抗が制御される。これにより、期間Ｔａにおける出力電圧Ｖｏは、基準電圧Ｖｒ１及び抵抗Ｒ１，Ｒ２に応じた目標値（＝（Ｒ１＋Ｒ２）×Ｖｒ１／Ｒ２）に維持される。

以上説明したように、出力端子Ｔｏに接続される負荷が軽負荷の期間Ｔａでは、シリーズレギュレータ１０とスイッチングレギュレータ２０のうちシリーズレギュレータ１０のみが動作し、そのシリーズレギュレータ１０によって出力電圧Ｖｏが基準電圧Ｖｒ１及び抵抗Ｒ１，Ｒ２に基づく目標値（一定値）に維持される。このように、軽負荷の場合には、スイッチングレギュレータ２０を停止させた状態とし、シリーズレギュレータ１０のみを動作させて出力電圧Ｖｏを生成するため、効率良く出力電圧Ｖｏを生成することができる。

次に、出力端子Ｔｏに接続される負荷が重負荷になり、出力電流Ｉｏが大きくなる期間Ｔｂにおける電源回路１の動作について説明する。なお、このような重負荷時であっても、シリーズレギュレータ１０は、上記軽負荷時と同様に常に動作している。

上記時刻ｔ１の後の時刻ｔ２において、上記負荷が重負荷になると、出力電流Ｉｏが増加する。すると、誤差増幅回路１３から出力される制御信号ＳＧ１の信号レベルが低下するとともに、出力電流Ｉｏ１が増加する。このとき、出力電流Ｉｏ１の１／Ｎ倍の電流Ｉｓが抵抗Ｒ３に流れ、ノードＮ１に検出電圧Ｖｓ（＝Ｒ３×Ｉｏ１／Ｎ）が生じる。このため、上記出力電流Ｉｏ１の増加に伴って、検出電圧Ｖｓが上昇する。そして、この検出電圧Ｖｓが基準電圧Ｖｒ２に達すると（時刻ｔ３参照）、比較回路３２からＨレベルの制御信号ＳＧ２が出力される。なお、この時刻ｔ３における出力電流Ｉｏ１の電流値Ｉｔｈは下記式で表わすことができる。

Ｉｔｈ＝（Ｖｒ２×Ｎ）／Ｒ３
上記Ｈレベルの制御信号ＳＧ２に応答して、アンド回路２１は、周期信号ＣＫと同等の信号レベルを持つ出力信号ＳＧ３を出力する。すなわち、制御信号ＳＧ２がＨレベルとなる期間Ｔｃでは、出力信号ＳＧ３の信号レベルがＬレベルとＨレベルに周期的に変化する。これにより、制御信号ＳＧ２がＨレベルとなる期間Ｔｃでは、スイッチングレギュレータ２０から出力電流Ｉｏ２が出力端子Ｔｏに供給される。すなわち、上記期間Ｔｃでは、シリーズレギュレータ１０と併せてスイッチングレギュレータ２０が動作し、期間Ｔｃにおける出力信号ＳＧ３の周波数と入力電圧ＶＤＤとに応じた出力電流Ｉｏ２が出力端子Ｔｏに供給される。このため、上記期間Ｔｃでは、シリーズレギュレータ１０から出力される出力電流Ｉｏ１とスイッチングレギュレータ２０から出力される出力電流Ｉｏ２とを足し合わせた出力電流Ｉｏが出力端子Ｔｏに出力される。このようにスイッチングレギュレータ２０から出力電流Ｉｏ２を供給することにより、所望の出力電流Ｉｏを出力端子Ｔｏに供給することができる。

以上説明したように、制御信号ＳＧ２がＨレベルとなる期間Ｔｃでは、シリーズレギュレータ１０と併せてスイッチングレギュレータ２０を動作させ、それらシリーズレギュレータ１０とスイッチングレギュレータ２０とによって１つの出力電圧Ｖｏを生成する。これらシリーズレギュレータ１０とスイッチングレギュレータ２０との双方が動作する場合であっても、軽負荷時と同様に、制御信号ＳＧ１に基づいて、出力電圧Ｖｏに応じた帰還電圧ＶＦＢが基準電圧Ｖｒ１と等しくなるように、シリーズレギュレータ１０内の出力トランジスタＴＰ１０のオン抵抗が制御される。これにより、期間Ｔｃにおける出力電圧Ｖｏも上記期間Ｔａと同様に、基準電圧Ｖｒ１及び抵抗Ｒ１，Ｒ２に応じた目標値（＝（Ｒ１＋Ｒ２）×Ｖｒ１／Ｒ２）に維持される。

続いて、上記期間Ｔｃにおいてスイッチングレギュレータ２０のスイッチング動作が繰り返され、出力電流Ｉｏ２の平均値が増加すると、出力電流Ｉｏ１が徐々に減少し、検出電圧Ｖｓが徐々に低下する（時刻ｔ４参照）。この検出電圧Ｖｓが基準電圧Ｖｒ２よりも低くなると（時刻ｔ５参照）、比較回路３２からＬレベルの制御信号ＳＧ２が出力される。この時刻ｔ５における出力電流Ｉｏ１の電流値は上記電流値Ｉｔｈとなる。

上記Ｌレベルの制御信号ＳＧ２に応答して、スイッチングレギュレータ２０の動作が停止される（期間Ｔｄ参照）。すると、スイッチングレギュレータ２０から出力される出力電流Ｉｏ２の平均値が徐々に減少し、出力電流Ｉｏ１と出力電流Ｉｏ２とを足し合わせた出力電流Ｉｏの電流値が所望の電流値よりも少なくなり始める。すなわち、スイッチングレギュレータ２０の動作停止による出力電流Ｉｏ２の減少に伴って、出力電流Ｉｏが不足し始める。このため、このときのシリーズレギュレータ１０は、出力電流Ｉｏが不足しないように、出力電流Ｉｏ２の減少分を補うべく出力電流Ｉｏ１を再度増加させるように動作する（時刻ｔ６参照）。これにより、検出電圧Ｖｓが徐々に上昇する。そして、検出電圧Ｖｓが基準電圧Ｖｒ２よりも高くなると（時刻ｔ７参照）、比較回路３２からＨレベルの制御信号ＳＧ２が出力され、スイッチングレギュレータ２０のスイッチング動作が再開される。このような動作を繰り返すことにより、シリーズレギュレータ１０から出力される出力電流Ｉｏ１と、スイッチングレギュレータ２０から出力される出力電流Ｉｏ２とを足し合わせた出力電流Ｉｏを所望の電流値に維持することができる。すなわち、上記動作を繰り返すことにより、所望の出力電流Ｉｏを出力端子Ｔｏに供給することができる。

上記繰り返し動作において、スイッチングレギュレータ２０が動作状態となる期間Ｔｃに移行する際には、出力電流Ｉｏ１の電流値が電流値Ｉｔｈよりも大きくなるとともに、検出電圧Ｖｓが基準電圧Ｖｒ２よりも高くなる。その一方で、スイッチングレギュレータ２０が停止状態となる期間Ｔｄに移行する際には、出力電流Ｉｏ１の電流値が電流値Ｉｔｈ以下になるとともに、検出電圧Ｖｓが基準電圧Ｖｒ２以下に低下する。このため、期間Ｔｃと期間Ｔｄとが交互に繰り返されることにより、出力電流Ｉｏ１が電流値Ｉｔｈを境にして増加と減少を繰り返すとともに、検出電圧Ｖｓが基準電圧Ｖｒ２を境にして上昇と下降を繰り返す。このような動作により、検出電圧Ｖｓが結果的に基準電圧Ｖｒ２に制限される。このため、シリーズレギュレータ１０から出力される出力電流Ｉｏ１の電流値Ｉ１が、結果的に、上記電流値Ｉｔｈにおおよそ制限されることになる。ここで、電流値Ｉｔｈは、シリーズレギュレータ１０のみが動作する動作モード（例えば、期間Ｔａ，Ｔｄ）と、シリーズレギュレータ１０及びスイッチングレギュレータ２０の双方が動作する動作モード（例えば、期間Ｔｃ）とを切り替える閾値となる。すなわち、例えば出力電流Ｉｏ１が電流値Ｉｔｈ以下の場合にはスイッチングレギュレータ２０の動作が停止される一方で、出力電流Ｉｏ１が電流値Ｉｔｈよりも大きい場合にはシリーズレギュレータ１０とスイッチングレギュレータ２０の双方が動作される。

上記電流値Ｉ１，Ｉｔｈは、例えばシリーズレギュレータ１０を効率良く動作させることができるように設定されている。すなわち、シリーズレギュレータ１０から供給される出力電流Ｉｏ１を、そのシリーズレギュレータ１０を効率良く動作させることのできる範囲の電流値に制限するように、基準電圧Ｖｒ２の電圧値が設定されている。例えば、Ｎを１０００、抵抗Ｒ３の抵抗値を５０ｋΩ、基準電圧Ｖｒ２の電圧値を１．０Ｖに設定した場合には、出力電流Ｉｏ１の電流値Ｉｔｈが２０ｍＡに設定され、出力電流Ｉｏ１の電流値Ｉ１がおおよそ２０ｍＡに制限される。

別の見方をすると、出力端子Ｔｏに接続される負荷が重負荷であって出力電流Ｉｏが上記電流値Ｉｔｈよりも大きくなる期間Ｔｂでは、基準電圧Ｖｒ２に基づいて、出力電流Ｉｏ１を所定の電流値に制限しつつ、所望の出力電流Ｉｏが得られるようにスイッチングレギュレータ２０のスイッチング周波数が制御される。詳述すると、所定の電流値に制限された出力電流Ｉｏ１のみでは所望の出力電流Ｉｏを得ることができない場合（つまり、出力電流Ｉｏが不足する場合）に、スイッチングレギュレータ２０を動作させて出力電流Ｉｏ２を供給することにより、上記不足する電流分を補うようにしている。このため、スイッチングレギュレータ２０のスイッチング周波数は、上記不足する電流の大きさに応じて調整されることになる。

以上説明した動作により、出力端子Ｔｏに接続される負荷が重負荷である期間Ｔｂであっても、出力電流Ｉｏ１を所定の電流値Ｉ１に制限することにより、シリーズレギュレータ１０を効率良く動作させることができる。さらに、シリーズレギュレータ１０と併せてスイッチングレギュレータ２０を動作させることにより、出力電流Ｉｏ１で不足する分を出力電流Ｉｏ２によって補うことができ、所望の出力電流Ｉｏを得ることができる。

図４に示すように、シリーズレギュレータ１０（ここでは、ＬＤＯレギュレータ）を単独で動作させて出力電圧Ｖｏを生成した場合には、出力電流Ｉｏが大きくなるほど変換効率が低くなる（破線参照）。その一方で、スイッチングレギュレータ２０（ここでは、チャージポンプ）を単独で動作させて出力電圧Ｖｏを生成した場合には、出力電流Ｉｏが小さくなるほど変換効率が低くなる（図示略）。これに対し、本例の電源回路１では、出力電流Ｉｏが電流値Ｉｔｈよりも大きくなった場合（期間Ｔｂ）に、シリーズレギュレータ１０を変換効率の良好な範囲で動作させつつ、そのシリーズレギュレータ１０と併せて、重負荷時に変換効率の良いスイッチングレギュレータ２０を動作させるようにした。また、電源回路１では、出力電流Ｉｏが電流値Ｉｔｈ以下の場合（期間Ｔａ）に、スイッチングレギュレータ２０の動作を停止させ、軽負荷時に変換効率の良いシリーズレギュレータ１０を単独で動作させるようにした。これらにより、図中の実線で示すように、出力電流Ｉｏが電流値Ｉｔｈ以下の軽負荷の場合であっても、出力電流Ｉｏが電流値Ｉｔｈよりも大きい重負荷の場合であっても、高い変換効率を得ることができる。

また、本例の電源回路１では、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと基準電圧Ｖｒ１との誤差を増幅した制御信号ＳＧ１に基づいて、シリーズレギュレータ１０とスイッチングレギュレータ２０との双方が制御されている。すなわち、１つの誤差増幅回路１３から出力される制御信号ＳＧ１に基づいて、２つのレギュレータ（シリーズレギュレータ１０及びスイッチングレギュレータ２０）が制御される。具体的には、シリーズレギュレータ１０が単独で動作する場合であっても、シリーズレギュレータ１０とスイッチングレギュレータ２０の双方が動作する場合であっても、出力電圧Ｖｏに応じた帰還電圧ＶＦＢが基準電圧Ｖｒ１と等しくなるように、出力トランジスタＴＰ１０のオン抵抗が制御される。これにより、いずれの動作モードであっても、出力電圧Ｖｏは、基準電圧Ｖｒ１及び抵抗Ｒ１，Ｒ２に応じた目標値（＝（Ｒ１＋Ｒ２）×Ｖｒ１／Ｒ２）に維持される。このため、シリーズレギュレータ１０を単独で動作させる動作モードと、シリーズレギュレータ１０とスイッチングレギュレータ２０の双方を動作させる動作モードとを切り替える際に、出力電圧Ｖｏの電圧値が変動することを好適に抑制することができる。これにより、従来技術に比べて、ロードレギュレーションを改善することができる。

なお、本例の電源回路１において、例えば基準電圧Ｖｒ１の電圧値を６５０ｍＶ、抵抗Ｒ１，Ｒ２の抵抗値を共に５００ｋΩに設定した場合には、出力電圧Ｖｏが常に１．３Ｖに維持されるように制御される。

（適用例）
次に、図５に従って上記電源回路１の適用例について説明する。すなわち、電源回路１を有する半導体装置について説明する。

半導体装置は、基準電源Ｅ１０と、上記電源回路１と、電源回路２と、負荷３とを有している。ここで、負荷３の例としては、携帯型電子機器（パーソナルコンピュータ、携帯電話、ゲーム機器、デジタルカメラ等）及びその他の電子機器の内部回路などが挙げられる。本例の負荷３は、ＰチャネルＭＯＳトランジスタＴＰと、ＮチャネルＭＯＳトランジスタＴＮとを有している。

基準電源Ｅ１０は、入力電圧Ｖｉｎを生成し、その入力電圧Ｖｉｎを電源回路１，２に供給する。電源回路２は、入力電圧Ｖｉｎを降圧した入力電圧ＶＤＤを生成する。この電源回路２は、例えば降圧型のＤＣ−ＤＣコンバータである。そして、電源回路２は、入力電圧ＶＤＤを電源回路１に供給するとともに、入力電圧ＶＤＤを負荷３に供給する。負荷３では、例えば入力電圧ＶＤＤが高電位電源電圧としてＰチャネルＭＯＳトランジスタＴＰのソース端子に供給される。また、ＰチャネルＭＯＳトランジスタＴＰのドレイン端子はＮチャネルＭＯＳトランジスタＴＮのドレイン端子に接続されている。ＮチャネルＭＯＳトランジスタＴＮのソース端子は、グランドＧＮＤに接続されている。このように、本例の負荷３では、入力電圧ＶＤＤが供給される高電位側の電源線とグランドＧＮＤとの間に、ＰチャネルＭＯＳトランジスタＴＰとＮチャネルＭＯＳトランジスタＴＮとが直列に接続されている。

電源回路１は、基準電源Ｅ１０から供給される入力電圧Ｖｉｎと、電源回路２から供給される入力電圧ＶＤＤとに基づいて、入力電圧Ｖｉｎよりも低く、且つ入力電圧ＶＤＤよりも高い出力電圧Ｖｏを出力端子Ｔｏに生成する。そして、電源回路１は、出力電圧Ｖｏを電源電圧ＶＢＢとして負荷３に供給する。負荷３では、ＰチャネルＭＯＳトランジスタＴＰのバックゲートに電源電圧ＶＢＢが供給される。このように、負荷３では、ＰチャネルＭＯＳトランジスタＴＰのバックゲートに、当該ＰチャネルＭＯＳトランジスタＴＰのソース電位（つまり、入力電圧ＶＤＤ）よりも高い電源電圧ＶＢＢを供給することにより、リーク電流の発生を抑制している。

本適用例の電源回路１は、負荷３内のＰチャネルＭＯＳトランジスタＴＰのバックゲートに印加するバックゲート電圧用の電源電圧ＶＢＢを生成するための電源回路である。このような電源回路に上記電源回路１を適用することにより、出力電流Ｉｏが少ない場合であっても、出力電流Ｉｏが多い場合（例えば、動作している回路が多い場合や高温時）であっても、出力電圧Ｖｏ（電源電圧ＶＢＢ）を効率良く生成することができる。

なお、本適用例において、電源回路１は第２電源回路の一例、電源回路２は第１電源回路の一例、負荷３は内部回路の一例である。
以上説明した本実施形態によれば、以下の効果を奏することができる。

（１）シリーズレギュレータ１０内の誤差増幅回路１３で生成される１つの制御信号ＳＧ１に基づいて、シリーズレギュレータ１０とスイッチングレギュレータ２０との双方を制御するようにした。具体的には、１つの制御信号ＳＧ１に基づいて、帰還電圧ＶＦＢが基準電圧Ｖｒ１と等しくなるように、出力トランジスタＴＰ１０のオン抵抗を制御するとともに、スイッチングレギュレータ２０のスイッチング周波数を制御するようにした。これにより、シリーズレギュレータ１０を単独で動作させる場合であっても、シリーズレギュレータ１０とスイッチングレギュレータ２０の双方を動作させる場合であっても、出力電圧Ｖｏを、基準電圧Ｖｒ１に応じた目標値（一定値）に維持することができる。このため、シリーズレギュレータ１０を単独で動作させる動作モードと、シリーズレギュレータ１０とスイッチングレギュレータ２０の双方を動作させる動作モードとを切り替える際に、出力電圧Ｖｏの電圧値が変動することを好適に抑制することができる。これにより、従来技術に比べて、ロードレギュレーションを改善することができる。

（２）ところで、従来の電源回路では、シリーズレギュレータとチャージポンプとでそれぞれ出力電圧の目標値が設定されている。このため、各素子の製造ばらつきに起因して、シリーズレギュレータにおける出力電圧の目標値と、チャージポンプにおける出力電圧の目標値との誤差が大きくなる場合がある。この場合には、シリーズレギュレータを単独で動作させる動作モードと、実質的にチャージポンプのみを動作させる動作モードとで出力電圧の目標値が大きくずれることになる。このため、それらの動作モードを切り替える際に、出力電圧の電圧値が大きく変動するという問題が生じる。これに対し、上記電源回路１では、１つの制御信号ＳＧ１に基づいて、シリーズレギュレータ１０とスイッチングレギュレータ２０との双方を制御するようにした。このため、各素子の製造ばらつきに起因して動作モードの切り替え時に出力電圧Ｖｏが変動することを抑制することができる。

（３）出力電流Ｉｏ１が電流値Ｉｔｈ以下の場合にスイッチングレギュレータ２０の動作を停止させ、出力電流Ｉｏ１が電流値Ｉｔｈよりも大きい場合にシリーズレギュレータ１０と併せてスイッチングレギュレータ２０を動作させるようにした。このため、出力電流Ｉｏが所定の電流値Ｉｔｈ以下の場合にはスイッチングレギュレータ２０が停止状態に維持され、出力電流Ｉｏが電流値Ｉｔｈよりも大きくなった場合にはシリーズレギュレータ１０と併せてスイッチングレギュレータ２０が間欠的に動作される。これにより、出力電流Ｉｏが大きくなった場合であっても、出力電流Ｉｏ１が所定の電流値Ｉ１（≒Ｉｔｈ）に制限されるように制御されるため、シリーズレギュレータ１０を効率良く動作させることができる。さらに、シリーズレギュレータ１０と併せてスイッチングレギュレータ２０を動作させることにより、出力電流Ｉｏ１で不足する分を出力電流Ｉｏ２によって補うことができ、所望の出力電流Ｉｏを得ることができる。

ところで、従来の電源回路では、シリーズレギュレータとチャージポンプの双方を動作させるためには、シリーズレギュレータにおける出力電圧の目標値を、チャージポンプにおける出力電圧の目標値よりもわずかに小さくなるように設定する必要があった。すなわち、従来の電源回路では、出力電圧の目標値の設定に制約があった。

これに対し、上記電源回路１では、出力電流Ｉｏが大きい期間Ｔｂであっても、出力トランジスタＴＰ１０をオフ状態に維持させることなく、出力電流Ｉｏ１を所定の電流値Ｉ１に制限してシリーズレギュレータ１０を動作させるようにした。さらに、上述したように、１つの誤差増幅回路１３で生成される制御信号ＳＧ１に基づいて、シリーズレギュレータ１０とスイッチングレギュレータ２０の双方を制御するようにした。これにより、出力電圧の目標値を制約無く設定することができる。

（４）シリーズレギュレータ１０に流れる出力電流Ｉｏ１を検出し、その検出結果に基づいてスイッチングレギュレータ２０のスイッチング周波数を制御するようにした。これにより、出力端子Ｔｏに接続された負荷に流れる出力電流Ｉｏ、つまり出力電流Ｉｏ１と出力電流Ｉｏ２とを足し合わせた出力電流Ｉｏを検出することなく、負荷の大きさに応じて動作モードを切り替えることができる。このため、従来の電源回路では必要であった、出力電流Ｉｏを検出するための検出回路を不要とすることができる。

（第２実施形態）
以下、図６及び図７に従って第２実施形態を説明する。この実施形態の電源回路１Ａは、制御回路３０の内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。

図６に示すように、制御回路３０は、電流検出回路３１と、比較回路３２と、基準電圧生成回路３３とを有している。比較回路３２の非反転入力端子には、電流検出回路３１から検出電圧Ｖｓが供給される。比較回路３２の反転入力端子には、基準電圧生成回路３３で生成される基準電圧Ｖｒ２が供給される。

基準電圧生成回路３３は、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差に応じた基準電圧Ｖｒ２を生成する。例えば、基準電圧生成回路３３は、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きいほど電圧値の低くなる基準電圧Ｖｒ２を生成する。

次に、基準電圧生成回路３３の内部構成の一例について説明する。
基準電圧生成回路３３は、抵抗Ｒ４，Ｒ５と、オペアンプ３４とを有している。オペアンプ３４の反転入力端子には、入力電圧Ｖｉｎに応じた電圧Ｖｎ１が供給される。本実施形態では、オペアンプ３４の反転入力端子に、抵抗Ｒ４，Ｒ５により生成された電圧Ｖｎ１が供給される。具体的には、抵抗Ｒ４の第１端子には、Ｖｉｎ電源線が接続されており、入力電圧Ｖｉｎが供給される。また、抵抗Ｒ４の第２端子が抵抗Ｒ５の第１端子に接続され、その抵抗Ｒ４の第２端子がグランドＧＮＤに接続されている。そして、これら抵抗Ｒ４，Ｒ５間の接続点がオペアンプ３４の反転入力端子に接続されている。ここで、抵抗Ｒ４，Ｒ５は、それぞれの抵抗値に応じて、入力電圧Ｖｉｎを分圧した電圧Ｖｎ１を生成する。この電圧Ｖｎ１の値は、抵抗Ｒ４，Ｒ５の抵抗値の比と、入力電圧ＶｉｎとグランドＧＮＤの電位差とに対応する。このため、抵抗Ｒ４，Ｒ５は、入力電圧Ｖｉｎに比例した電圧Ｖｎ１を生成することになる。

オペアンプ３４の非反転入力端子には、出力電圧Ｖｏが供給される。オペアンプ３４の出力端子は、比較回路３２の反転入力端子に接続されている。オペアンプ３４は、入力電圧Ｖｉｎに比例した電圧Ｖｎ１と出力電圧Ｖｏとを比較し、両電圧の差電圧を増幅した上記基準電圧Ｖｒ２を比較回路３２の反転入力端子に供給する。

次に、図７に従って基準電圧生成回路３３の動作について説明する。図７（ａ）は、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きい場合の電源回路１Ａの効率特性を示し、図７（ｂ）は、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が上記図７（ａ）の場合よりも小さい場合の電源回路１Ａの効率特性を示している。さらに、図７（ｃ）は、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が上記図７（ｂ）の場合よりも小さい場合の電源回路１Ａの効率特性を示している。

シリーズレギュレータ（例えば、ＬＤＯレギュレータ）では、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差（＝Ｖｉｎ−Ｖｏ）が大きくなると損失（＝（Ｖｉｎ−Ｖｏ）×Ｉｏ１）が大きくなる。すなわち、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きくなるほど、図７（ａ）〜図７（ｃ）に示すように、出力電流Ｉｏの増加に対するシリーズレギュレータ１０の変換効率の低下度合が大きくなる（破線参照）。具体的には、図７（ｂ）における上記低下度合は図７（ｃ）における上記低下度合よりも大きく、さらに図７（ａ）における上記低下度合は図７（ｂ）における上記低下度合よりも大きくなる。このため、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きくなるほど、軽負荷時であってもシリーズレギュレータ１０の効率が悪くなる。

これに対して、基準電圧生成回路３３では、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きいほど、電圧値が低くなる基準電圧Ｖｒ２を生成するようにした。これにより、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きいほど、スイッチングレギュレータ２０が常に停止状態となる期間Ｔａと、スイッチングレギュレータ２０が間欠的に動作する期間Ｔｂとの切り替えの閾値となる電流値Ｉｔｈが小さくなる。具体的には、図７（ａ）〜図７（ｃ）の中において入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が最も大きい図７（ａ）における電流値Ｉｔｈ、つまり電流値Ｉｔｈ１が、図７（ｂ）における電流値Ｉｔｈ２及び図７（ｃ）における電流値Ｉｔｈ３よりも小さくなる。なお、図７（ｂ）における電流値Ｉｔｈ２は、図７（ｃ）における電流値Ｉｔｈ３よりも小さくなる。

このように、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差に基づいて基準電圧Ｖｒ２の電圧値を可変して電流値Ｉｔｈ（電流値Ｉｔｈ１〜Ｉｔｈ３）を可変することにより、期間Ｔａと期間Ｔｂとの切り替えタイミングを可変することができる。例えば、図７（ａ）に示すように、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きい、つまりシリーズレギュレータ１０の変換効率の低下度合が大きい場合には、出力電流Ｉｏが小さい段階で、スイッチングレギュレータ２０の動作を開始させることができる。これにより、変換効率の低下度合の大きいシリーズレギュレータ１０単独での動作を、出力電流Ｉｏが小さい段階で停止させることができる。また、図７（ｃ）に示すように、入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差が大きい、つまりシリーズレギュレータ１０の変換効率の低下度合が小さい場合には、出力電流Ｉｏが大きくなった段階で、スイッチングレギュレータ２０の動作を開始させることができる。これにより、出力電流Ｉｏの広い範囲において、変換効率の高いシリーズレギュレータ１０を単独で動作させることができる。

以上説明した実施形態によれば、第１実施形態の（１）〜（４）の効果に加えて以下の効果を奏することができる。
（５）入力電圧Ｖｉｎと出力電圧Ｖｏとの電位差に基づいて基準電圧Ｖｒ２の電圧値を可変するようにした。これにより、シリーズレギュレータ１０の変換効率特性に応じて、シリーズレギュレータ１０が単独で動作する期間Ｔａと、シリーズレギュレータ１０が常時動作しスイッチングレギュレータ２０が間欠的に動作する期間Ｔｂとの切り替えタイミングを可変することができる。したがって、高い変換効率で出力電圧Ｖｏを生成することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態におけるシリーズレギュレータ１０の内部構成は、図２に示した構成に限定されない。例えば、上記各実施形態における制御部１１では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した分圧電圧を帰還電圧ＶＦＢとした。これに限らず、例えば出力電圧Ｖｏそのものを帰還電圧ＶＦＢとしてもよい。また、基準電圧Ｖｒ１をシリーズレギュレータ１０の外部で生成するようにしてもよい。すなわち、基準電源Ｅ１をシリーズレギュレータ１０の外部に設けるようにしてもよい。

・また、出力トランジスタＴＰ１０の一例としてＰチャネルＭＯＳトランジスタを開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。あるいは、出力トランジスタＴＰ１０としてバイポーラトランジスタを用いてもよいし、複数のトランジスタを含むスイッチ回路を用いてもよい。これらの場合には、出力トランジスタＴＰ１０の変更と合わせて、トランジスタＴＰ３０も同様に変更することが好ましい。

・上記各実施形態における制御回路３０の内部構成は、図２及び図６に示した構成に限定されない。例えば、上記各実施形態では、出力トランジスタＴＰ１０に流れる出力電流Ｉｏ１を検出し、その検出結果に基づいて制御信号ＳＧ２を生成するようにした。これに限らず、例えば制御信号ＳＧ１と所定の基準信号とを比較し、その比較結果に基づいて制御信号ＳＧ２を生成するようにしてもよい。また、基準電圧Ｖｒ２を制御回路３０の外部で生成するようにしてもよい。すなわち、基準電源Ｅ２を制御回路３０の外部に設けるようにしてもよい。

・上記各実施形態では、シリーズレギュレータ１０としてＬＤＯレギュレータを例示したが、シリーズレギュレータとしてはＬＤＯレギュレータ以外のシリーズレギュレータであってもよい。

・上記各実施形態におけるスイッチングレギュレータ２０の内部構成は、図２に示した構成に限定されない。例えば、スイッチングレギュレータ２０に発振器４０を含めるようにしてもよい。

・上記各実施形態では、スイッチングレギュレータ２０として昇圧型のチャージポンプを例示したが、スイッチングレギュレータとしては昇圧型のチャージポンプ以外のスイッチングレギュレータであってもよい。

１，１Ａ 電源回路（電源装置、第２電源回路）
２ 電源回路（第１電源回路）
３ 負荷
１０ シリーズレギュレータ
１１ 制御部
１２ 出力部
１３ 誤差増幅回路
２０ スイッチングレギュレータ
２１ アンド回路（無効化回路）
３０ 制御回路
３１ 電流検出回路
３２ 比較回路
３３ 基準電圧生成回路
Ｃ１ コンデンサ
ＣＫ 周期信号
Ｉｏ 出力電流
Ｉｏ１ 出力電流（第１出力電流）
Ｉｏ２ 出力電流（第２出力電流）
Ｉｓ 電流（第１電流）
Ｒ３ 抵抗（電流電圧変換回路）
ＳＧ１ 制御信号（第１制御信号）
ＳＧ２ 制御信号（第２制御信号）
ＴＰ１０ 出力トランジスタ（第１トランジスタ）
ＴＰ３０ トランジスタ（第３トランジスタ）
Ｔｏ 出力端子
ＶＤＤ 入力電圧（第２入力電圧）
ＶＦＢ 帰還電圧
Ｖｉｎ 入力電圧（第１入力電圧）
Ｖｏ 出力電圧
Ｖｒ１ 基準電圧（第２基準電圧）
Ｖｒ２ 基準電圧（第１基準電圧）
Ｖｓ 検出電圧

Claims (10)

1. 出力電圧に基づいて第１制御信号を生成する制御部と、前記第１制御信号及び第１入力電圧に基づいて第１出力電流を、前記出力電圧が出力される出力端子に出力する出力部と、を有するシリーズレギュレータと、
   第２入力電圧に基づいて、前記出力端子に第２出力電流を出力するスイッチングレギュレータと、
   前記第１制御信号に基づいて、前記スイッチングレギュレータのスイッチング周波数を制御する第２制御信号を生成する制御回路と、
   を有することを特徴とする電源装置。
2. 前記制御回路は、前記第１出力電流を検出する電流検出回路を有し、前記電流検出回路の検出結果に基づいて前記第２制御信号を生成することを特徴とする請求項１に記載の電源装置。
3. 前記出力部は、前記第１入力電圧が供給される第１電源線と前記出力端子との間に接続され、前記第１制御信号が制御端子に供給される第１トランジスタを有し、
   前記電流検出回路は、前記第１電源線に第１端子が接続され、前記第１制御信号が制御端子に供給される第２トランジスタを有することを特徴とする請求項２に記載の電源装置。
4. 前記制御回路は、前記第２トランジスタに流れる第１電流を電圧に変換して検出電圧を生成する電流電圧変換回路と、前記検出電圧と第１基準電圧との比較結果に応じて前記第２制御信号を生成する比較回路と、を有することを特徴とする請求項３に記載の電源装置。
5. 前記制御回路は、前記第１入力電圧と前記出力電圧との電位差に基づいて前記第１基準電圧を生成する基準電圧生成回路を有することを特徴とする請求項４に記載の電源装置。
6. 前記制御回路は、前記第１出力電流が所定値以下の場合に、前記スイッチングレギュレータの動作を停止させる前記第２制御信号を生成することを特徴とする請求項１〜５のいずれか１つに記載の電源装置。
7. 前記スイッチングレギュレータは、前記第２制御信号に基づいて、第１周期を有する周期信号を無効化する無効化回路を有し、前記無効化回路の出力信号及び前記第２入力電圧に基づいて、前記第２出力電流を生成することを特徴とする請求項１〜６のいずれか１つに記載の電源装置。
8. 前記シリーズレギュレータは、前記出力電圧に応じた帰還電圧と第２基準電圧とに基づいて前記第１制御信号を生成する誤差増幅回路を有するＬＤＯ（Ｌｏｗ ＤｒｏｐＯｕｔ）レギュレータであり、
   前記スイッチングレギュレータは、昇圧型のチャージポンプであることを特徴とする請求項１〜７のいずれか１つに記載の電源装置。
9. 前記第１入力電圧は、前記出力電圧よりも高い電圧であり、
   前記第２入力電圧は、前記出力電圧よりも低い電圧であることを特徴とする請求項１〜８のいずれか１つに記載の電源装置。
10. 第１入力電圧に基づいて、該第１入力電圧よりも低い第２入力電圧を生成する第１電源回路と、
    前記第１入力電圧と前記第２入力電圧とに基づいて、前記第１入力電圧よりも低く前記第２入力電圧よりも高い出力電圧を生成する第２電源回路と、
    前記第２入力電圧及び前記出力電圧が供給される内部回路と、を有し、
    前記第２電源回路は、
    前記出力電圧に基づいて第１制御信号を生成する制御部と、前記第１制御信号及び前記第１入力電圧に基づいて第１出力電流を、前記出力電圧が出力される出力端子に出力する出力部と、を有するシリーズレギュレータと、
    前記第２入力電圧に基づいて、前記出力端子に第２出力電流を出力するスイッチングレギュレータと、
    前記第１制御信号に基づいて、前記スイッチングレギュレータのスイッチング周波数を制御する第２制御信号を生成する制御回路と、を有することを特徴とする半導体装置。