JP5326551B2 - 電源装置および電源装置の制御方法 - Google Patents

Description

本発明は、電源装置および電源装置の制御方法に関し、特に低消費電力化および安定動作化を図ることが可能な電源装置および電源装置の制御方法に関するものである。

図１０に、従来の携帯機器用の電源装置２２０の構成例を示す。電源装置２２０はいわゆるダブルコンバージョン方式の電源である。電源装置２２０には電池２０１が接続される。電池２０１は１セルのリチウムイオン電池であり、電池２０１から供給される入力電圧Ｖｉｎの電圧は、２．８（Ｖ）から４．２（Ｖ）の範囲で変動する。昇圧ＤＣ−ＤＣコンバータ２０４で入力電圧Ｖｉｎが昇圧され、４．８（Ｖ）の設定出力電圧値にレギュレートされた出力電圧Ｖｏ２０１が得られる。そして出力電圧Ｖｏ２０１がＤＣ−ＤＣコンバータ２０９で降圧され、３．３（Ｖ）の狙い出力電圧Ｖｏ２０２が得られる。また出力電圧Ｖｏ２０１がＬＤＯ２１０で降圧され、３．３（Ｖ）の狙い出力電圧Ｖｏ２０３が得られる。

このようにして電源装置２２０では、狙い出力電圧Ｖｏ２０２およびＶｏ２０３以上の電圧が、ＤＣ−ＤＣコンバータ２０４からＤＣ−ＤＣコンバータ２０９およびＬＤＯ２１０へ供給される。そしてＤＣ−ＤＣコンバータ２０９およびＬＤＯ２１０からは、３．３（Ｖ）の狙い出力電圧値にレギュレートされた出力電圧Ｖｏ２０２およびＶｏ２０３が出力される。

尚、上記の関連技術として特許文献１が開示されている。
特開平１１−１５５２８１号公報

入力電圧Ｖｉｎが狙い出力電圧Ｖｏ２０２およびＶｏ２０３よりも高電圧である場合を考える。この場合、ＤＣ−ＤＣコンバータ２０４で昇圧動作を行わずに、狙い出力電圧Ｖｏ２０２以上の電圧をＤＣ−ＤＣコンバータ２０９に供給する回路構成を取ることが可能である。またＤＣ−ＤＣコンバータ２０４で昇圧動作を行わずに、狙い出力電圧Ｖｏ２０３以上の電圧をＬＤＯ２１０に供給する回路構成を取ることが可能である。するとこのような場合においても、一定周波数でＤＣ−ＤＣコンバータ２０４を動作させることは、無駄な回路動作を行っていることになり、電力損失が発生するため問題である。

本発明は前記背景技術の課題を解消するためになされたものであり、低消費電力化を図ることが可能な電源装置および電源装置の制御方法を提供することを提案する。

前記目的を達成するために、開示の電源装置では、第１の端子に入力電圧が印加されるインダクタンスの第２の端子に一方の端子が接続され、他方の端子に接地電圧が供給される第１スイッチと、インダクタンスの第２の端子と出力端子との間に接続される第２スイッチと、入力電圧が第１電圧以上且つ第１電圧よりも高い第２電圧未満の電圧範囲に含まれる場合に入力電圧に応じた周波数の制御信号を出力し、入力電圧が第２電圧以上の場合に制御信号の出力を停止する信号生成部と、制御信号に基づいて第１スイッチ及び第２スイッチを制御して、インダクタンスに流れる電流を制御する第１制御部とを有し、信号生成部は、入力電圧が第１電圧未満の場合に第１の周波数の制御信号を出力し、入力電圧に応じた周波数は、第１の周波数よりも低い周波数であることを特徴とする。
また、第１の端子に入力電圧が印加されるインダクタンスの第２の端子に一方の端子が接続され、他方の端子に接地電圧が供給される第１スイッチと、インダクタンスの第２の端子と出力端子との間に接続される第２スイッチと、入力電圧と第１電圧とを比較して第１の比較信号を出力する第１比較部と、入力電圧と第１電圧よりも高い第２電圧とを比較して第２の比較信号を出力する第２比較部と、出力端子の電圧と第１電圧よりも高く前記第２電圧よりも低い第３電圧とを比較して第３の比較信号を出力する第３比較部と、インダクタンスに流れる負荷電流に応じた電圧と第４電圧とを比較して第４の比較信号を出力する第４比較部と、第１の比較信号ないし第４の比較信号に応じて、第１の周波数あるいは入力電圧に応じた周波数の制御信号を出力もしくは停止する信号生成部と、制御信号に基づいて第１スイッチ及び第２スイッチを制御して、インダクタンスに流れる電流を制御する第１制御部と、信号生成部が停止する場合に、出力端子へ入力電圧に応じた電流を供給する電流経路とを有することを特徴とする。

また開示の電源装置の制御方法では、第１の端子に入力電圧が印加されるインダクタンスの第２の端子に一方の端子が接続され、他方の端子に接地電圧が供給される第１スイッチと、インダクタンスの第２の端子と出力端子との間に接続される第２スイッチとを備える電源装置の制御方法である。入力電圧が第１電圧以上且つ第１電圧よりも高い第２電圧未満の電圧範囲に含まれる場合に入力電圧に応じた周波数の制御信号を出力し、入力電圧が第２電圧以上の場合に制御信号の出力を停止し、制御信号に基づいて第１スイッチ及び第２スイッチを制御して、インダクタンスに流れる電流を制御し、入力電圧が第１電圧未満の場合に第１の周波数の制御信号を出力し、制御信号の入力電圧に応じた周波数は、第１の周波数よりも低い周波数であることを特徴とする。

第１スイッチの導通によりインダクタンスに電流が流れ、インダクタンスにエネルギが蓄積される。また第２スイッチは、第１スイッチがオフである期間にオン状態とされ、インダクタンスに蓄えられたエネルギを出力端子に放出する。第１比較部は入力電圧と第１電圧とを比較して第１の比較信号を出力する。第１電圧は予め任意に設定しても良い。信号生成部は、入力電圧が第１電圧以上且つ第１電圧よりも高い第２電圧未満の電圧範囲に含まれる場合に入力電圧に応じた周波数の制御信号を出力し、入力電圧が第２電圧以上の場合に制御信号の出力を停止する。第１制御部は、制御信号に基づいた動作周波数で、第１スイッチ及び第２スイッチを制御する。そして電源装置からは、予め定めた設定出力電圧値にレギュレートされた出力電圧が出力される。

作用を説明する。電源装置が昇圧動作をする場合において、入力電圧が設定出力電圧値よりも高電圧である場合を考える。この場合、電源装置で昇圧動作を行わずに、設定出力電圧値以上の出力電圧を出力する回路構成を取ることが可能である。するとこのような場合においても、一定周波数で電源装置を動作させることは、無駄な回路動作を行っていることになり、電力損失が発生する。

しかし本開示の電源装置では、例えば、入力電圧が第１電圧以上且つ第１電圧よりも高い第２電圧未満の電圧範囲に含まれる場合に、信号生成部が入力電圧に応じた周波数の制御信号を出力する、という構成を取ることができる。すなわち、制御信号に基づいて第１制御部のスイッチング動作の動作周波数を低下させる構成を取ることが可能となる。すると入力電圧が設定出力電圧値に対して高い場合における、無駄な回路動作を減少させることができるため、電力損失を低減することが可能となる。

また開示の電源装置では、信号生成部が停止する場合に、出力端子へ入力電圧に応じた電流を供給する電流経路とを有することを特徴とする。

第１スイッチの導通により、インダクタンスにエネルギが蓄積される。また第２スイッチは、第１スイッチがオフである期間にオン状態とされ、インダクタンスに蓄えられたエネルギを出力端子に放出する。第２比較部は入力電圧と第２電圧とを比較して第２の比較信号を出力する。第２電圧は予め任意に設定しても良い。信号生成部は、第１の比較信号ないし第４の比較信号に応じて、第１の周波数あるいは入力電圧に応じた周波数の制御信号を出力するもしくは停止する。第１制御部は、制御信号に基づいた動作周波数で、第１スイッチ及び第２スイッチを制御する。電流経路は、信号生成部が停止する場合に、出力端子へ入力電圧に応じた電流を供給する。そして電源装置からは、予め定めた設定出力電圧値以上の出力電圧が出力される。

作用を説明する。前述の通り、電源装置が昇圧動作をする場合において、入力電圧が設定出力電圧値よりも高電圧である場合には、無駄な回路動作が発生することになる。しかし本開示の電源装置では、例えば、入力電圧が第２電圧よりも高い場合に、制御信号を停止することで、第１制御部の回路動作を停止する、という構成を取ることができる。そして第１制御部が停止していても、電流経路により出力端子へ入力電圧に応じた電流が供給されるため、電源装置は設定出力電圧値以上の出力電圧を出力することができる。すなわち、入力電圧に応じて、第１制御部の回路動作を停止させる構成を取ることができる。すると入力電圧が設定出力電圧値に対して高い場合における、無駄な回路動作を無くすことができるため、電力損失を低減することが可能となる。

なお電流経路は、信号生成部が停止していない期間中においても電流を供給する形態であってもよいことは言うまでもない。

本開示の電源装置および電源装置の制御方法によれば、低消費電力化および安定動作化を図ることが可能になる。

第１実施形態に係るダブルコンバージョン方式の電源装置２０の回路図を、図１に示す。電源装置２０は、電池ＢＡＴ、昇圧のＤＣ−ＤＣコンバータ４、降圧のＤＣ−ＤＣコンバータ９、ＬＤＯ（低ドロップレギュレータ）１０を備える。電池ＢＡＴは電源装置２０の電源である。電池ＢＡＴの出力端子はＤＣ−ＤＣコンバータ４の入力端子Ｔｉｎに接続され、入力電圧Ｖｉｎが供給される。電池ＢＡＴは１セルのリチウムイオン電池であり、電池ＢＡＴから供給される入力電圧Ｖｉｎは２．８（Ｖ）から４．２（Ｖ）の範囲の値をとる。

ＤＣ−ＤＣコンバータ４の出力端子Ｔｏｕｔ１はＤＣ−ＤＣコンバータ９およびＬＤＯ１０の入力端子に接続され、出力電圧Ｖｏ１が供給される。出力電圧Ｖｏ１は、ＤＣ−ＤＣコンバータ９およびＬＤＯ１０の電源電圧である。出力電圧Ｖｏ１の値は、設定出力電圧値Ｖｓｅｔである３．６５（Ｖ）以上の値とされる。ＤＣ−ＤＣコンバータ９では出力電圧Ｖｏ１が降圧され、出力端子Ｔｏｕｔ２からは３．３（Ｖ）の出力電圧Ｖｏ２が出力される。またＬＤＯ１０では出力電圧Ｖｏ１が降圧され、出力端子Ｔｏｕｔ３からは３．３（Ｖ）の出力電圧Ｖｏ３が出力される。このようにして電源装置２０は、３．３（Ｖ）の狙い出力電圧値にレギュレートされた出力電圧Ｖｏ２およびＶｏ３を出力する。

ここで設定出力電圧値Ｖｓｅｔの決め方を説明する。ＤＣ−ＤＣコンバータ９が安定して降圧動作を行うためには、出力電圧Ｖｏ１が出力電圧Ｖｏ２より所定電圧値分だけ高い必要がある。またＬＤＯ１０が安定して降圧動作を行うためには、出力電圧Ｖｏ１が出力電圧Ｖｏ３より所定電圧値分以上高い必要がある。本実施形態では例として、ＤＣ−ＤＣコンバータ９およびＬＤＯ１０が安定動作するための所定電圧値は０．３（Ｖ）であるとする。よって設定出力電圧値Ｖｓｅｔの値は、出力電圧Ｖｏ２およびＶｏ３の狙い値（３．３（Ｖ））から所定電圧値０．３（Ｖ）以上高い値である、３．６５（Ｖ）に設定される。そして出力電圧Ｖｏ１の値は、３．６５（Ｖ）より高い範囲であれば変動してもよいことは言うまでもない。

ＤＣ−ＤＣコンバータ４は、コイル７、ＳＢＤ（ショットキーバリアダイオード）８、出力コンデンサＣ１、制御回路１１、入力端子Ｔｉｎ、出力端子Ｔｏｕｔ１を備える。コイル７の一端は制御回路１１の端子ＬＸに接続され、他端は入力端子ＴｉｎおよびＳＢＤ８のアノード端子に接続される。また出力端子Ｔｏｕｔ１には、ＳＢＤ８のカソード端子、出力コンデンサＣ１、制御回路１１の端子ＰＶＣＣおよび端子ＩＮが接続される。また制御回路１１の端子ＰＧＮＤは接地される。

制御回路１１の構成を説明する。制御回路１１は、ＶＣＯ１、比較回路２、スイッチング制御部３、抵抗素子Ｒ３１およびＲ３２、エラーアンプ６、位相補償回路５、オシレータ１４を備える。

比較回路２は、比較器１２、抵抗素子Ｒ２１およびＲ２２、基準電圧Ｖｒｅｆ２を備える。抵抗素子Ｒ２１の一端には入力電圧Ｖｉｎが入力され、他端はノードＮ２を介して抵抗素子Ｒ２２の一端に接続される。抵抗素子Ｒ２２の他端は接地される。抵抗素子Ｒ２１およびＲ２２は、入力電圧Ｖｉｎを分圧するための電圧分割抵抗であり、入力電圧Ｖｉｎが４．０（Ｖ）のときの分圧電圧ＶＮ２が基準電圧Ｖｒｅｆ２と同じになるように設定されている。比較器１２の反転入力端子にはノードＮ２が接続され、分圧電圧ＶＮ２が入力される。また比較器１２の非反転入力端子には基準電圧Ｖｒｅｆ２が入力される。比較器１２は、分圧電圧ＶＮ２と基準電圧Ｖｒｅｆ２とを比較し、分圧電圧ＶＮ２が基準電圧Ｖｒｅｆ２よりも低いときはハイレベルの信号ＳＳ１を出力し、高いときはローレベルの信号ＳＳ１を出力する。信号ＳＳ１はＶＣＯ１、スイッチング制御部３およびドライバ部２３に入力される。

ＶＣＯ１には信号ＳＳ１が入力されると共に、オシレータ１４からクロック信号ＣＬＫが入力される。クロック信号ＣＬＫは、１．２５（ＭＨｚ）の固定周波数を有する信号である。そしてＶＣＯ１からは制御クロック信号ＣＬＫＯが出力される。

抵抗素子Ｒ３１の一端には端子ＩＮに接続され、他端はノードＮ１を介して抵抗素子Ｒ３２の一端に接続される。抵抗素子Ｒ３２の他端は接地される。抵抗素子Ｒ３１およびＲ３２は、出力電圧Ｖｏ１を分圧するための電圧分割抵抗であり、分圧電圧ＶＮ１と基準電圧Ｖｒｅｆ３とを差動増幅するように設定されている。エラーアンプ６は２つの非反転入力と１つの反転入力を持つ電圧増幅器である。エラーアンプ６の反転入力には、ノードＮ１が接続される。エラーアンプ６の２つの非反転入力の一方には基準電圧Ｖｒｅｆ３が入力される。またエラーアンプ６の他方の非反転入力には、不図示のランプ制御回路からランプ制御信号ＲＳが入力される。エラーアンプ６の２つの非反転入力はロー優先とされ、二つの非反転入力のうちの低い方の電圧と、反転入力の電圧との差を増幅する動作を行う。またエラーアンプ６の出力端子と反転入力端子との間には位相補償回路５が接続される。エラーアンプ６から出力される出力電圧Ｖｃは、スイッチング制御部３に入力される。

スイッチング制御部３は、比較器２１、ＰＷＭコントロール部２２、ドライバ部２３、レベルコンバータ２４、スロープ補償回路２５、トランジスタＱ１ないしＱ３、センス抵抗Ｒ１１を備える。スロープ補償回路２５は、サブハーモニック発振を防止するための回路である。比較器２１の非反転入力端子にはエラーアンプ６の出力端子が接続され、出力電圧Ｖｃが入力される。また比較器２１の反転入力端子にはスロープ補償回路２５の出力端子が接続され、出力電圧ＶＬが入力される。そして比較器２１からは出力電圧Ｖ１が出力される。ＰＷＭコントロール部２２には、出力電圧Ｖ１および制御クロック信号ＣＬＫＯが入力され、ＰＷＭ信号ＰＳが出力される。ドライバ部２３にはＰＷＭ信号ＰＳおよび信号ＳＳ１が入力され、ゲート信号ＳＱ１およびＳＱ２が出力される。

ＰＭＯＳトランジスタＱ１のソース端子は、端子ＰＶＣＣに接続される。ＰＭＯＳトランジスタＱ１のドレイン端子は、端子ＬＸ、ＮＭＯＳトランジスタＱ２のドレイン端子は端子ＬＸおよびレベルコンバータ２４に接続される。ＮＭＯＳトランジスタＱ２のソース端子は、端子ＰＧＮＤに接続される。ＮＭＯＳトランジスタＱ３のドレイン端子は、センス抵抗Ｒ１１を介して、レベルコンバータ２４およびスロープ補償回路２５に接続される。またＮＭＯＳトランジスタＱ３のソース端子は接地される。

図２にＶＣＯ１の構成を示す。ＶＣＯ１は比較器４３とクロック信号生成部４４とを備える。比較器４３の反転入力端子には３．２（Ｖ）の基準電圧Ｖｒｅｆ１が入力され、非反転入力端子には入力電圧Ｖｉｎが入力される。そして比較器４３からは信号ＳＳ２が出力される。クロック信号生成部４４は、電圧制御発振部４１、スイッチ部４２を備える。電圧制御発振部４１は、入力電圧Ｖｉｎの値に応じてクロック信号の周波数を変化させる回路の一例である。本実施形態の電圧制御発振部４１は、入力電圧Ｖｉｎの上昇に応じてリニアに周波数が低下する変調クロック信号ＣＬＫｍを出力する。スイッチ部４２のノードＮ１２には変調クロック信号ＣＬＫｍが入力され、ノードＮ１１にはクロック信号ＣＬＫが入力される。またスイッチ部４２には信号ＳＳ２が入力される。スイッチ部４２は、クロック信号ＣＬＫまたは変調クロック信号ＣＬＫｍの何れか一方を信号ＳＳ２に応じて択一に選択し、選択した信号を制御クロック信号ＣＬＫＯとして出力する。

電源装置２０の動作を、図３を用いて説明する。入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ１の領域では、ＤＣ−ＤＣコンバータ４は固定周波数でＰＷＭ動作が行われる。この領域での動作を動作モード１と定義する。なお本実施形態では、しきい値電圧Ｖｔｈ１が３．２（Ｖ）、動作モード１での動作周波数が１．２５（ＭＨｚ）である場合を例示する。

しきい値電圧Ｖｔｈ１≦入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２の領域では、ＤＣ−ＤＣコンバータ４は入力電圧Ｖｉｎに応じて低下された周波数でＰＷＭ動作が行われる。この領域での動作を動作モード２と定義する。なお本実施形態では、しきい値電圧Ｖｔｈ２が４．０（Ｖ）である場合を例示する。

入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ２の領域では、ＤＣ−ＤＣコンバータ４は停止される。この領域での動作を動作モード３と定義する。

電源装置２０の詳細な動作を、図４を用いて説明する。図４は、入力電圧Ｖｉｎが時間経過と共にしきい値電圧Ｖｔｈ１以下の値からしきい値電圧Ｖｔｈ２以上の値へ変化する場合における、各信号の波形図である。まず入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ１（３．２（Ｖ））の範囲である、期間Ｔ１での動作を説明する。期間Ｔ１では、ＤＣ−ＤＣコンバータ４は動作モード１で動作する。このとき比較回路２の比較器１２（図１）は、分圧電圧ＶＮ２と基準電圧Ｖｒｅｆ２を比較し、ハイレベルの信号ＳＳ１を出力する。ハイレベルの信号ＳＳ１に応じて、ＶＣＯ１の電圧制御発振部４１のトランジスタＱ６は非導通状態とされるため、電圧制御発振部４１は動作状態とされる。またハイレベルの信号ＳＳ１に応じて、スイッチング制御部３も動作状態とされる。

ＶＣＯ１の比較器４３（図２）では、入力電圧Ｖｉｎが３．２（Ｖ）よりも小さい値であることが検知され、ローレベルの信号ＳＳ２が出力される。スイッチ部４２はローレベルの信号ＳＳ２に応じてノードＮ１１を選択する。よって１．２５（ＭＨｚ）の固定周波数のクロック信号ＣＬＫが、制御クロック信号ＣＬＫＯとして出力される。

エラーアンプ６（図１）では、分圧電圧ＶＮ１と基準電圧Ｖｒｅｆ３とが比較され、出力電圧Ｖｃが出力される。比較器２１では出力電圧Ｖｃと出力電圧ＶＬとが比較され、出力電圧Ｖ１が得られる。ＰＷＭコントロール部２２では、制御クロック信号ＣＬＫＯおよび出力電圧Ｖ１によってＰＷＭ信号ＰＳが生成される。制御クロック信号ＣＬＫＯによってＰＷＭ信号ＰＳの周波数が決められ、出力電圧Ｖ１によってＰＷＭ信号ＰＳのパルス幅が決められる。ＰＷＭ信号ＰＳはドライバ部２３で電力増幅され、ゲート信号ＳＱ１およびＳＱ２として出力される。よって動作モード１では、トランジスタＱ１ないしＱ３の動作周波数は１．２５（ＭＨｚ）の固定周波数とされる。

ゲート信号ＳＱ１およびＳＱ２がハイレベルの期間では、トランジスタＱ１が非導通状態、トランジスタＱ２およびＱ３が導通状態とされる。よってトランジスタＱ２を介してコイル７に電流が流れ、エネルギがコイル７に蓄積される。またレベルコンバータ２４で所定の割合で減少されたコイル電流が、トランジスタＱ３を介してセンス抵抗Ｒ１１に流れる。センス抵抗Ｒ１１からはコイル電流に応じた電圧が出力され、スロープ補償回路２５を介して比較器２１へ入力される。

またゲート信号ＳＱ１およびＳＱ２がローレベルの期間では、トランジスタＱ１が導通状態、トランジスタＱ２およびＱ３が非導通状態とされる。よってコイル７から端子ＬＸ、トランジスタＱ１、端子ＰＶＣＣを介して出力端子Ｔｏｕｔ１へ至る電流供給経路ＣＰ２が形成される。そしてコイル７に蓄積されたエネルギが、電流供給経路ＣＰ２によって出力端子Ｔｏｕｔ１へ放出される。

次に、しきい値電圧Ｖｔｈ１（３．２（Ｖ））≦入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２（４．０（Ｖ））の範囲である、期間Ｔ２（図４）の動作を説明する。期間Ｔ２では、ＤＣ−ＤＣコンバータ４は動作モード２で動作する。このとき比較回路２の比較器１２（図１）は、ハイレベルの信号ＳＳ１を出力する。よってＶＣＯ１およびスイッチング制御部３は動作状態とされる。

ＶＣＯ１の比較器４３（図２）では、入力電圧Ｖｉｎが３．２（Ｖ）以上の値であることが検知され、ハイレベルの信号ＳＳ２が出力される。スイッチ部４２はハイレベルの信号ＳＳ２に応じてノードＮ１２を選択する。よって電圧制御発振部４１から出力される変調クロック信号ＣＬＫｍが、制御クロック信号ＣＬＫＯとして出力される。

電圧制御発振部４１の動作を説明する。トランジスタＱ４がオフ状態の期間では、変調クロック信号ＣＬＫｍはハイレベルとされる。このときトランジスタＱ５はオフ状態とされるため、入力電圧Ｖｉｎに応じた電流Ｉ１がコンデンサＣ２に流入し、コンデンサＣ２は充電状態となる。コンデンサＣ２の出力電圧ＶＣ２が上昇しトランジスタＱ４がオン状態となると、変調クロック信号ＣＬＫｍはローレベルとなると共に、トランジスタＱ５が導通しコンデンサＣ２が放電される。コンデンサＣ２の出力電圧ＶＣ２が下降しトランジスタＱ４が再度オフ状態となると、変調クロック信号ＣＬＫｍがハイレベルとされると共に、コンデンサＣ２は充電状態とされる。これにより電圧制御発振部４１からは、入力電圧Ｖｉｎの値に応じて周波数がリニアに変更される変調クロック信号ＣＬＫｍが出力される。

第１実施形態では、変調クロック信号ＣＬＫｍの周波数は、入力電圧Ｖｉｎ＝３．２（Ｖ）の時には９８０（ｋＨｚ）であり、入力電圧Ｖｉｎ＝４．０（Ｖ）の時には４２０（ｋＨｚ）であるとする。そして入力電圧Ｖｉｎが３．２（Ｖ）から４．０（Ｖ）の範囲では、変調クロック信号ＣＬＫｍの周波数は、入力電圧Ｖｉｎの変動にリニアに応じて、９８０（ｋＨｚ）から４２０（ｋＨｚ）の範囲で変動する。よって動作モード２では、トランジスタＱ１ないしＱ３の動作周波数は９８０（ｋＨｚ）から４２０（ｋＨｚ）の範囲とされる。そして前述した動作モード１と同様にして、動作モード２では、コイル７に蓄積されたエネルギが電流供給経路ＣＰ２によって出力端子Ｔｏｕｔ１へ放出される。

また動作モード２において、設定出力電圧値Ｖｓｅｔ（３．６５（Ｖ））＜入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２（４．０（Ｖ））の範囲である期間Ｔ２ａ（図４）では、入力電圧Ｖｉｎの値の方が設定出力電圧値Ｖｓｅｔの値よりも高い。するとＳＢＤ８が導通し、入力端子ＴｉｎからＳＢＤ８を介して出力端子Ｔｏｕｔ１へ至る電流供給経路ＣＰ１が形成される。よって期間Ｔ２ａでは、電流供給経路ＣＰ１およびＣＰ２の２つの経路によって、出力端子Ｔｏｕｔ１へエネルギが放出される。そして出力電圧Ｖｏ１の値は、入力電圧Ｖｉｎの値とほぼ同一となる。

次に、入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ２（４．０（Ｖ））の範囲である、期間Ｔ３（図４）の動作を説明する。期間Ｔ３では、ＤＣ−ＤＣコンバータ４は動作モード３で動作する。このとき比較回路２の比較器１２（図１）は、ローレベルの信号ＳＳ１を出力する。ローレベルの信号ＳＳ１に応じて、ＶＣＯ１の電圧制御発振部４１のトランジスタＱ６は導通状態とされるため、電圧制御発振部４１は停止状態とされる。よって変調クロック信号ＣＬＫｍは停止され、ローレベルに維持される。またローレベルの信号ＳＳ１に応じて、スイッチング制御部３も停止状態とされる。

ＶＣＯ１の比較器４３（図２）からはハイレベルの信号ＳＳ２が出力される。スイッチ部４２はハイレベルの信号ＳＳ２に応じてノードＮ１２を選択する。よってローレベルに維持された変調クロック信号ＣＬＫｍが、制御クロック信号ＣＬＫＯとして出力される。よってＰＷＭ信号ＰＳおよびゲート信号ＳＱ２もローレベルに維持され、ＮＭＯＳトランジスタＱ２およびＱ３は停止される。またドライバ部２３はローレベルの信号ＳＳ１が入力されることに応じて、ゲート信号ＳＱ１をハイレベルに維持する（図４、矢印Ａ１）ため、ＰＭＯＳトランジスタＱ１は停止される。よってスイッチング制御部３は停止される。そして電流供給経路ＣＰ２は遮断される。

また動作モード３では、入力電圧Ｖｉｎの値の方が出力電圧Ｖｏ１よりも高い。よってＳＢＤ８が導通し、電流供給経路ＣＰ１が形成される。そして動作モード３では、電流供給経路ＣＰ１のみによって、入力端子Ｔｉｎから出力端子Ｔｏｕｔ１へ電流が供給される。またこのとき出力電圧Ｖｏ１の値は、入力電圧ＶｉｎからＳＢＤ８での電圧降下値ＶＤ（０．３（Ｖ））分だけ低下した値となる。

以上より、入力電圧Ｖｉｎと出力電圧Ｖｏ１との関係を示すと図５に示すようになる。入力電圧Ｖｉｎが２．８（Ｖ）から４．２（Ｖ）の範囲で変動しても、出力電圧Ｖｏ１は常に設定出力電圧値Ｖｓｅｔ（３．６５（Ｖ））以上の電圧とされる。

上記において説明した第１実施形態に係る電源装置２０で得られる効果を、以下に説明する。昇圧のＤＣ−ＤＣコンバータ４において、入力電圧Ｖｉｎが設定出力電圧値Ｖｓｅｔよりも高電圧である場合には、ＳＢＤ８が導通し、電流供給経路ＣＰ１が形成される。そして電流供給経路ＣＰ１によって、入力端子Ｔｉｎから出力端子Ｔｏｕｔ１へ電流が供給される。するとこの場合、ＤＣ−ＤＣコンバータ４の制御回路１１において昇圧動作を行わずに、出力電圧Ｖｏ１を設定出力電圧値Ｖｓｅｔ以上の電圧にすることが可能である。よってこの場合において、一定周波数でスイッチング制御部３を動作させると、無駄な回路動作を行っていることになり、電力損失が発生する。

しかし第１実施形態に係るＤＣ−ＤＣコンバータ４では、入力電圧Ｖｉｎがしきい値電圧Ｖｔｈ１よりも高い旨の比較結果がＶＣＯ１の比較器４３から出力される場合には、クロック信号生成部４４からは周波数を低下させた制御クロック信号ＣＬＫＯが出力される。すなわち、入力電圧Ｖｉｎとしきい値電圧Ｖｔｈ１との比較に応じて、スイッチング制御部３のスイッチング動作の動作周波数を低下させることが可能となる。すると入力電圧Ｖｉｎが設定出力電圧値Ｖｓｅｔよりも高い場合における、無駄な回路動作を減少させることができるため、電力損失を低減することが可能となる。

また一般的に昇圧ＤＣ−ＤＣコンバータにおいては、通常は、入力電圧が上昇して設定出力電圧値に近づくに従い、ＰＷＭ動作のオンデューティが小さくなる。そしてオンデューティが最小オンパルス時間まで小さくなると、動作が不安定になり、出力電圧にリプルが発生するなどの問題が発生する。しかし第１実施形態に係るＤＣ−ＤＣコンバータ４では、入力電圧Ｖｉｎがしきい値電圧Ｖｔｈ１よりも大きくなることを検知することで、入力電圧Ｖｉｎが上昇して設定出力電圧値Ｖｓｅｔに近づいたことを検知する。そして動作モード２の動作を行い、入力電圧Ｖｉｎの上昇に応じて制御クロック信号ＣＬＫＯの周波数を低下させる。そして制御クロック信号ＣＬＫＯの周波数を低下させると、オンパルス時間が長くなる。よって最小オンパルス時間でＰＷＭ動作することを防止できるため、ＤＣ−ＤＣコンバータ４を安定動作させることができる。

またしきい値電圧Ｖｔｈ１の値の決め方を説明する。入力電圧Ｖｉｎがしきい値電圧Ｖｔｈ１以下の範囲では、低下前の周波数（１．２５（ＭＨｚ））の制御クロック信号ＣＬＫＯで、ＤＣ−ＤＣコンバータ４が安定動作する必要がある。すなわち、ＤＣ−ＤＣコンバータ４が１．２５（ＭＨｚ）の制御クロック信号ＣＬＫＯで安定動作するために必要な、入力電圧Ｖｉｎと設定出力電圧値Ｖｓｅｔの差電圧が存在する。そしてしきい値電圧Ｖｔｈ１の値は、設定出力電圧値Ｖｓｅｔから当該差電圧を減じた値以下の値に設定する必要がある。本実施形態では例として、ＤＣ−ＤＣコンバータ４が安定動作するための差電圧は０．４（Ｖ）であるとする。よってしきい値電圧Ｖｔｈ１の値は、設定出力電圧値Ｖｓｅｔ（３．６５（Ｖ））から差電圧０．４（Ｖ）を減じた値以下の値である、３．２（Ｖ）に設定される。

またＤＣ−ＤＣコンバータ４では、入力電圧Ｖｉｎがしきい値電圧Ｖｔｈ２よりも高い旨の比較結果が比較回路２から出力される場合には、クロック信号生成部４４が制御クロック信号ＣＬＫＯを停止することで、スイッチング制御部３の回路動作を停止する。すなわち、動作モード３の動作が行われる。そしてスイッチング制御部３が停止していても、電流供給経路ＣＰ１により入力端子Ｔｉｎから出力端子Ｔｏｕｔ１へ電流が供給される。よってＤＣ−ＤＣコンバータ４からは、入力電圧Ｖｉｎとほぼ同じ電圧値を有する出力電圧Ｖｏ１が出力される。これにより、入力電圧Ｖｉｎとしきい値電圧Ｖｔｈ２との比較に応じて、スイッチング制御部３の回路動作を停止させることができる。よって無駄な回路動作を無くすことができるため、電力損失を低減することが可能となる。

またしきい値電圧Ｖｔｈ２の値の決め方を説明する。出力電圧Ｖｏ１の値は、設定出力電圧値Ｖｓｅｔ以上の値である必要がある。そして動作モード３では、出力電圧Ｖｏ１の値は、入力電圧ＶｉｎからＳＢＤ８での電圧降下値ＶＤ分だけ低下した値となる。するとしきい値電圧Ｖｔｈ２の値は、設定出力電圧値Ｖｓｅｔに電圧降下値ＶＤを加えた値以上の値に設定する必要がある。本実施形態では例として、電圧降下値ＶＤは０．３（Ｖ）であるとする。よってしきい値電圧Ｖｔｈ２の値は、設定出力電圧値Ｖｓｅｔ（３．６５（Ｖ））に０．３（Ｖ）を加えた値以上の値である、４．０（Ｖ）に設定される。

また入力電圧Ｖｉｎの急減時における、ＤＣ−ＤＣコンバータの動作を説明する。図５の時刻ｔ０から時刻ｔ４において、入力電圧Ｖｉｎが４．２（Ｖ）から２．８（Ｖ）へ急激に低下する場合の動作を説明する。まず、入力電圧Ｖｉｎ＞設定出力電圧値Ｖｓｅｔの範囲である時刻ｔ０からｔ２の間において、スイッチング制御部３を停止しており、電流供給経路ＣＰ１を用いて電流を出力端子Ｔｏｕｔ１へ供給する場合を考える。この場合、時刻ｔ２において初めてスイッチング制御部３を起動することになる。しかし起動直後から昇圧動作することはできないため、出力電圧Ｖｏ１には、領域Ｒ１に示すようにオーバーシュートが発生する。

しかし第１実施形態に係るＤＣ−ＤＣコンバータ４では、入力電圧Ｖｉｎがしきい値電圧Ｖｔｈ２以下となる時刻ｔ１の時点でスイッチング制御部３を起動する。すると時刻ｔ２では既にＤＣ−ＤＣコンバータ４が立ち上がっており、昇圧動作が可能とされている。よって領域Ｒ２に示すように出力電圧Ｖｏ１のオーバーシュートを防止できる。すなわち設定出力電圧値Ｖｓｅｔ＜入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２の範囲においてＤＣ−ＤＣコンバータ４を動作させて待機状態にしておくことにより、入力電圧Ｖｉｎの急減時における応答速度を高めることができる。

第２実施形態に係るダブルコンバージョン方式の電源装置２０ｂの回路図を、図６に示す。電源装置２０ｂのＤＣ−ＤＣコンバータ４ｂは、第１実施形態に係るＤＣ−ＤＣコンバータ４（図１）と比して、ＳＢＤ８を備えない形態である。また制御回路１１ｂには、アンド回路ＡＤ１がさらに備えられる。アンド回路ＡＤ１には信号ＳＳ１およびゲート信号ＳＱ１が入力され、ゲート信号ＳＱ１ｂが出力される。ゲート信号ＳＱ１ｂはトランジスタＱ１のゲート端子に入力される。なおその他の構成は、第１実施形態に係る電源装置２０と同様であるため、ここでは詳細な説明は省略する。

電源装置２０ｂの動作を、図７を用いて説明する。入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ１の領域では、ＤＣ−ＤＣコンバータ４ｂは固定周波数でＰＷＭ動作が行われる。この領域での動作を動作モード１と定義する。

またしきい値電圧Ｖｔｈ１≦入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２の領域では、ＤＣ−ＤＣコンバータ４ｂは入力電圧Ｖｉｎに応じて低下された周波数でＰＷＭ動作が行われる。この領域での動作を動作モード２と定義する。

また入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ２の領域では、ＤＣ−ＤＣコンバータ４ｂは停止されると共に、トランジスタＱ１がオン状態で固定される。この領域での動作を動作モード３ｂと定義する。

電源装置２０ｂの詳細な動作を、図８の波形図を用いて説明する。まず入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ１（３．２（Ｖ））の範囲である、期間Ｔ１での動作を説明する。期間Ｔ１では、ＤＣ−ＤＣコンバータ４ｂは動作モード１で動作する。よってトランジスタＱ１ないしＱ３の動作周波数は、１．２５（ＭＨｚ）の固定周波数とされる。そしてコイル７に蓄積されたエネルギが、電流供給経路ＣＰ２によって出力端子Ｔｏｕｔ１へ放出される。

次に、しきい値電圧Ｖｔｈ１（３．２（Ｖ））≦入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２（４．０（Ｖ））の範囲である、期間Ｔ２（図８）の動作を説明する。期間Ｔ２では、ＤＣ−ＤＣコンバータ４ｂは動作モード２で動作する。よってトランジスタＱ１ないしＱ３の動作周波数は９８０（ｋＨｚ）から４２０（ｋＨｚ）の範囲とされる。そして前述した動作モード１と同様にして、動作モード２では、コイル７に蓄積されたエネルギが電流供給経路ＣＰ２によって出力端子Ｔｏｕｔ１へ放出される。

次に入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ２（４．０（Ｖ））の範囲である、期間Ｔ３（図８）の動作を説明する。期間Ｔ３では、ＤＣ−ＤＣコンバータ４ｂは動作モード３ｂで動作する。このとき比較回路２の比較器１２は、ローレベルの信号ＳＳ１を出力する。ローレベルの信号ＳＳ１に応じて、スイッチング制御部３は停止状態とされる。またローレベルの信号ＳＳ１に応じて、ＶＣＯ１は停止状態とされ、変調クロック信号ＣＬＫｍはローレベルに維持される。よってＰＷＭ信号ＰＳおよびゲート信号ＳＱ２もローレベルに維持され、ＮＭＯＳトランジスタＱ２およびＱ３は停止される。

ドライバ部２３はローレベルの信号ＳＳ１が入力されることに応じて、ハイレベルのゲート信号ＳＱ１を出力する。そしてアンド回路ＡＤ１は、ローレベルの信号ＳＳ１に応じて、ゲート信号ＳＱ１をマスクする。よってゲート信号ＳＱ１ｂはローレベルに維持される（図８、矢印Ａ１１）。するとＰＭＯＳトランジスタＱ１はオン状態で固定されるため、電流供給経路ＣＰ２が形成される。よって動作モード３ｂでは、電流供給経路ＣＰ２によって入力端子Ｔｉｎから出力端子Ｔｏｕｔ１へ電流が供給される。

以上詳細に説明したとおり、第２実施形態に係るＤＣ−ＤＣコンバータ４ｂでは、入力電圧Ｖｉｎがしきい値電圧Ｖｔｈ２よりも高く、動作モード３ｂで動作する場合には、スイッチング制御部３の回路動作を停止する。またスイッチング制御部３内のＰＭＯＳトランジスタＱ１を導通状態に維持することで、電流供給経路ＣＰ２を形成する。そして電流供給経路ＣＰ２によって、入力端子Ｔｉｎから出力端子Ｔｏｕｔ１へ電流を供給する。すなわち、ＤＣ−ＤＣコンバータ４ｂ用のスイッチングトランジスタＱ１を、電流供給経路ＣＰ２を形成するスイッチとして流用することができる。よって第１実施形態に係るＤＣ−ＤＣコンバータ４（図１）において必要とされていた、電流供給経路ＣＰ１を形成するためのＳＢＤ８を不要とすることができるため、素子数削減を図ることが可能となる。

第３実施形態に係るダブルコンバージョン方式の電源装置２０ｃの回路図を、図１１に示す。電源装置２０ｃのＤＣ−ＤＣコンバータ４ｃの制御回路１１ｃは、第２実施形態に係るＤＣ−ＤＣコンバータ４ｂ（図６）と比して、比較回路６３、比較回路６４、オア回路ＯＲ１、アンド回路ＡＤ２をさらに備える。比較回路６３の反転入力端子には端子ＩＮを介して出力電圧Ｖｏ１が入力され、非反転入力端子には基準電圧Ｖｒｅｆ３が入力される。比較回路６４の反転入力端子には基準電圧Ｖｒｅｆ４が入力され、非反転入力端子にはセンス抵抗Ｒ１１を介してＮＭＯＳトランジスタＱ３のドレイン端子が接続される。基準電圧Ｖｒｅｆ４は、負荷電流Ｉｏｕｔのしきい値電流Ｉｔｈを表す電圧である。そして比較回路６４は、負荷電流Ｉｏｕｔとしきい値電流Ｉｔｈとを比較する回路である。オア回路ＯＲ１には、比較回路６３から出力される信号ＳＳ３と、比較回路６４から出力される信号ＳＳ４とが入力される。アンド回路ＡＤ２には、オア回路ＯＲ１から出力される信号ＳＳ５と、比較器１２から出力される信号ＳＳ１ｃとが入力され、信号ＳＳ１が出力される。なおその他の構成は、第２実施形態に係る電源装置２０ｂと同様であるため、ここでは詳細な説明は省略する。

電源装置２０ｃの動作を、図１２を用いて説明する。入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ１の領域では、ＤＣ−ＤＣコンバータ４ｃは固定周波数でＰＷＭ動作が行われる。この領域での動作を動作モード１と定義する。また、入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ２の領域では、ＤＣ−ＤＣコンバータ４ｃは停止されると共に、トランジスタＱ１がオン状態で固定される。この領域での動作を動作モード３ｂと定義する。

また、入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ１であって、出力電圧Ｖｏ１≦設定出力電圧値Ｖｓｅｔの領域では、ＤＣ−ＤＣコンバータ４ｃは、入力電圧Ｖｉｎに応じて低下された周波数でＰＷＭ動作が行われる。この領域での動作を動作モード２と定義する。また、入力電圧Ｖｉｎ≦しきい値電圧Ｖｔｈ２であって、出力電圧Ｖｏ１＞設定出力電圧値Ｖｓｅｔの領域では、ＤＣ−ＤＣコンバータ４ｃは、入力電圧Ｖｉｎに応じて低下された周波数でのＰＷＭ動作（待機動作）か、または、ＤＣ−ＤＣコンバータ４ｃが停止されると共にトランジスタＱ１がオン状態で固定される動作の何れか一方を行う。この領域での動作を動作モード２ｃと定義する。動作モード２ｃでは、待機動作を行うか否かの選択は、比較回路２、比較回路６３、比較回路６４の比較結果に応じて行われる。

電源装置２０ｃの詳細な動作を、図１３の波形図を用いて説明する。まず入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ１（３．２（Ｖ））の範囲である、期間Ｔ１での動作を説明する。期間Ｔ１では、ＤＣ−ＤＣコンバータ４ｃは動作モード１で動作する。よってトランジスタＱ１ないしＱ３の動作周波数は、１．２５（ＭＨｚ）の固定周波数とされる。

次に、しきい値電圧Ｖｔｈ１（３．２（Ｖ））≦入力電圧Ｖｉｎ≦設定出力電圧値Ｖｓｅｔ（３．６５（Ｖ））の範囲である、期間Ｔ２の動作を説明する。期間Ｔ２では、ＤＣ−ＤＣコンバータ４ｃは動作モード２で動作する。よってトランジスタＱ１ないしＱ３の動作周波数は、入力電圧Ｖｉｎに応じて可変に制御される。

次に、入力電圧Ｖｉｎ≦しきい値電圧Ｖｔｈ２（４．０（Ｖ））であって、出力電圧Ｖｏ１＞設定出力電圧値Ｖｓｅｔ（３．６５（Ｖ））の範囲である、期間Ｔ２ｃの動作を説明する。期間Ｔ２ｃでは、ＤＣ−ＤＣコンバータ４ｃは動作モード２ｃで動作する。動作モード２ｃでは、比較回路２の比較器１２はハイレベルの信号ＳＳ１ｃを出力し、比較回路６３はローレベルの信号ＳＳ３を出力する。

例として、負荷電流Ｉｏｕｔが、基準電圧Ｖｒｅｆ４で定められるしきい値電流Ｉｔｈよりも大きいときを説明する。このときは、電源装置２０ｃに接続される負荷が重負荷状態である。比較回路６４は、負荷電流Ｉｏｕｔがしきい値電流Ｉｔｈよりも大きいため、ハイレベルの信号ＳＳ４を出力する。すると、オア回路ＯＲ１から出力される信号ＳＳ５はハイレベルとされる。これにより、信号ＳＳ１がハイレベルとされるため、ＶＣＯ１からは周波数が低下された制御クロック信号ＣＬＫＯが出力される（矢印Ａ２１）。よって、トランジスタＱ１ないしＱ３のスイッチング動作が行われ、ＤＣ−ＤＣコンバータ４ｃの待機動作が行われる。なお、その他の制御は第２実施形態と同様であるため、ここでは詳細な説明は省略する。

一方、負荷電流Ｉｏｕｔが基準電圧Ｖｒｅｆ４で定められるしきい値電流Ｉｔｈよりも小さいときを説明する。このときは、電源装置２０ｃに接続される負荷が軽負荷状態である。比較回路６４は、負荷電流Ｉｏｕｔがしきい値電流Ｉｔｈよりも小さいため、ローレベルの信号ＳＳ４を出力する。すると、オア回路ＯＲ１から出力される信号ＳＳ５はローレベルとされる。これにより、信号ＳＳ１がローレベルとされるため、ＶＣＯ１から出力される制御クロック信号ＣＬＫＯは停止される（矢印Ａ２２）。よって、トランジスタＱ２およびＱ３のスイッチング動作は停止され、ＤＣ−ＤＣコンバータ４ｃの待機動作が停止される。また、トランジスタＱ１はオン状態で固定され、電流供給経路ＣＰ２が形成される。

また、入力電圧Ｖｉｎ≧しきい値電圧Ｖｔｈ２（４．０（Ｖ））の範囲である、期間Ｔ３の動作を説明する。期間Ｔ３では、ＤＣ−ＤＣコンバータ４ｃは動作モード３ｂで動作する。このとき比較回路２の比較器１２は、ローレベルの信号ＳＳ１ｃを出力するため、アンド回路ＡＤ２から出力される信号ＳＳ１はローレベルに固定される。そして、ローレベルの信号ＳＳ１に応じて、トランジスタＱ２およびＱ３は停止されると共に、ＰＭＯＳトランジスタＱ１はオン状態で固定される。

図１４に、ＤＣ−ＤＣコンバータ４ｃの入力電圧Ｖｉｎに対するライン効率を示す。動作モード２ｃにおいて、ＤＣ−ＤＣコンバータ４ｃの待機動作が行われる場合の効率（領域Ｒ４１）に比して、待機動作が停止される場合の効率（領域Ｒ４２）の方が高効率とされる。これは、待機動作を停止することで、ＤＣ−ＤＣコンバータ４ｃでのスイッチング損失を無くす事が出来るためである。

上記において説明した第３実施形態に係る電源装置２０ｃで得られる効果を、以下に説明する。第１実施形態に係る電源装置２０では、動作モード２中の設定出力電圧値Ｖｓｅｔ＜入力電圧Ｖｉｎ＜しきい値電圧Ｖｔｈ２の範囲において、ＤＣ−ＤＣコンバータ４を動作させる待機動作を行うことにより、入力電圧Ｖｉｎの急減時における応答速度を高めている。しかし、待機動作によって無駄な回路動作を行っていることになり、スイッチング損失が発生する。なお、第２実施形態に係る電源装置２０ｃにおいても同様に、待機動作によってスイッチング損失が発生する。

しかし、第３実施形態に係るＤＣ−ＤＣコンバータ４ｃでは、比較回路２および比較回路６３を用いて、動作モードが動作モード２ｃであるか否かを判断する。そして動作モード２ｃである場合には、比較回路６４を用いて負荷の大小を検出し、負荷の大小に応じて待機動作を行うか否かを決定する。

比較回路６４において、負荷電流がしきい値電流Ｉｔｈよりも大きいと検出された場合には、重負荷状態であると判断し、待機動作を行う。重負荷状態では、負荷電流が大きいため、図５に示すような入力電圧Ｖｉｎの急減時において、入力電圧Ｖｉｎが設定出力電圧値Ｖｓｅｔを下回る時刻ｔ２以降の出力電圧Ｖｏ１の低下量が大きくなる。よって、出力電圧Ｖｏ１がしきい値電圧Ｖｔｈ２以下となる時刻ｔ１の時点で待機動作を開始することにより、領域Ｒ１に示すようなオーバーシュートが発生することを防止できる。

また、比較回路６４において、負荷電流がしきい値電流Ｉｔｈよりも小さいと検出された場合には、軽負荷状態であると判断し、待機動作を停止させる。待機動作を停止させると、入力電圧Ｖｉｎの急減時において、時刻ｔ２（図５）において初めてスイッチング制御部３を起動することになるため、昇圧動作は時刻ｔ２から応答遅れ時間が経過した後に開始されることになる。しかし、軽負荷状態では負荷電流が小さいため、応答遅れ時間の間における出力電圧Ｖｏ１の低下量が小さく、当該応答遅れ時間において発生するオーバーシュートは許容できるものとなる。よって、待機動作を停止させることにより、ＤＣ−ＤＣコンバータ４ｃでのスイッチング損失が無くなり、さらなる高効率化を図ることができる。

また、しきい値電流Ｉｔｈの値の決め方を説明する。しきい値電流Ｉｔｈは、上述した応答遅れ時間の間における出力電圧Ｖｏ１の低下量が、許容値の範囲内となるように定めればよい。よって、しきい値電流Ｉｔｈは、ＤＣ−ＤＣコンバータ４ｃの回路構成によって定まる値である。例えば、出力コンデンサＣ１の容量値が大きいほど、応答遅れ時間での出力電圧Ｖｏ１の低下量を小さくすることができる。よって、出力コンデンサＣ１の容量値を大きくすることに応じて、しきい値電流Ｉｔｈの値を大きくすることができる。

また、待機動作を停止する際には電流供給経路ＣＰ１やＣＰ２を用いて負荷電流が供給されるが、当該経路上にはコイル７やトランジスタＱ１などの各種素子が存在するため、負荷電流に応じた電圧降下が発生する。そして、出力電圧Ｖｏ１は、入力電圧Ｖｉｎに対して、負荷電流の大きさに応じた電圧降下量の分だけ低下する。よって、しきい値電流Ｉｔｈは、電圧降下によって低下した出力電圧Ｖｏ１が設定出力電圧値Ｖｓｅｔよりも下回らないように定めればよい。

なお、第３実施形態では、コイル７に流れるコイル電流を監視することにより負荷電流Ｉｏｕｔの値を測定するとしたが、この形態に限らない。出力端子Ｔｏｕｔ１に流れる電流を直接監視することにより、負荷電流Ｉｏｕｔの値を測定してもよいことは言うまでもない。

また、第３実施形態では、出力電圧Ｖｏ１が設定出力電圧値Ｖｓｅｔよりも大きいか否かを検出することで、動作モード２ｃであるか否かを判断するとしたが、この形態に限られない。入力電圧Ｖｉｎを用いても、動作モード２ｃであるか否かを判断することができることは言うまでもない。例えば、入力電圧Ｖｉｎから電流供給経路ＣＰ１やＣＰ２での電圧降下量分だけ低下した電圧値が、設定出力電圧値Ｖｓｅｔよりも大きいか否かを検出する方法が挙げられる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態に係る電源装置２０を用いて、図９に示すような電子機器５１を構成することができることは言うまでもない。電子機器５１は、電池ＢＡＴ、電源装置２０、負荷ＬＤ１ないしＬＤ３を備える。電源装置２０には入力電圧Ｖｉｎが入力される。電源装置２０は、３．６５（Ｖ）以上の電圧値を有する出力電圧Ｖｏ１を負荷ＬＤ１に供給する。ここで出力電圧Ｖｏ１は、３．６５（Ｖ）以上の範囲で変動するため、負荷ＬＤ１は電源電圧の変動に影響を受けにくい負荷（ＬＥＤなど）とすることが望ましい。また電源装置２０は、３．３（Ｖ）で一定の出力電圧Ｖｏ２およびＶｏ３を、負荷ＬＤ２およびＬＤ３の各々に供給する。

また本実施形態の制御回路１１および１１ｂは、半導体チップなどにより構成してもよい。また電源装置２０および２０ｂを半導体チップにより構成してもよい。またＤＣ−ＤＣコンバータ４、９およびＬＤＯ１０をモジュールとして構成してもよい。

また本実施形態では、制御クロック信号ＣＬＫＯの周波数を入力電圧Ｖｉｎの値に応じてリニアに変更しているが、この形態に限られない。ステップ的に変更させても同様の効果が得られることは言うまでもない。

また電圧制御発振部４１の回路構成は、本実施形態の形態に限られない。電圧制御発振部４１は、入力電圧Ｖｉｎの値に応じてクロック信号の周波数を変化させる回路の一例である。よって上記の作用を有する回路であれば、他の構成であってもよいことは言うまでもない。

また本実施形態では、ＤＣ−ＤＣコンバータ４および４ｂが電流モードである場合を説明したが、この構成に限られない。本開示のＤＣ−ＤＣコンバータ４および４ｂの特徴は、入力電圧Ｖｉｎの値に応じて動作周波数を変化させることにある。よって電圧モードのＤＣ−ＤＣコンバータにおいても適用可能であることは言うまでもない。

また本実施形態の電源装置２０はＤＣ−ＤＣコンバータ９およびＬＤＯ１０の両方を備えるとしたが、この形態に限られない。電源装置２０は、ＤＣ−ＤＣコンバータ９およびＬＤＯ１０の何れか一方を備える形態としてもよいことは言うまでもない。

なお、トランジスタＱ２は第１スイッチの一例、トランジスタＱ１は第２スイッチの一例、しきい値電圧Ｖｔｈ１は第１比較電圧の一例、しきい値電圧Ｖｔｈ２は第２比較電圧の一例、比較器４３は第１比較部の一例、比較回路２は第２比較部の一例、クロック信号生成部４４およびオシレータ１４は信号生成部の一例、制御クロック信号ＣＬＫＯは周波数信号の一例、スイッチング制御部３は第１制御部の一例、ＤＣ−ＤＣコンバータ４は電源供給装置の一例、信号ＳＳ２は制御信号の一例、設定出力電圧値Ｖｓｅｔは出力電圧設定電圧の一例、比較回路６３は第３比較部の一例、比較回路６４は第４比較部の一例、しきい値電流Ｉｔｈは第１比較電流の一例、出力コンデンサＣ１は出力コンデンサのそれぞれ一例である。

ここで、以上の実施形態に関し、更に以下の附記を開示する。
（付記１）
インダクタンスと基準電圧を有する端子との間に備えられる第１スイッチと、
前記インダクタンスと出力端子との間に備えられる第２スイッチと、
入力電圧と第１比較電圧とを比較する第１比較部と、
前記第１比較部の出力に応じた周波数信号を出力する信号生成部と、
前記信号生成部の出力に基づいて前記第１スイッチ及び前記第２スイッチを制御して、前記インダクタンスに流れる電流を制御する第１制御部と
を有することを特徴とする電源供給装置。
（付記２）
前記入力電圧と第２比較電圧とを比較する第２比較部を有し、
前記信号生成部は、前記第２比較部の出力に応じて前記周波数信号を停止し、
前記信号生成部が停止する場合に、前記出力端子へ前記入力電圧に応じた電流を供給する電流経路
を備えることを特徴とする付記１に記載の電源供給装置。
（付記３）
前記第１比較部は、前記入力電圧が前記第１比較電圧以上の場合に、前記周波数信号の周波数を下げる制御信号を前記信号生成部に出力する
ことを特徴とする付記２に記載の電源供給装置。
（付記４）
前記信号生成部は、前記入力電圧が前記第１比較電圧よりも大きい場合には、前記入力電圧の値が大きくなることに応じて前記周波数信号の周波数を低下させる
ことを特徴とする付記３に記載の電源供給装置。
（付記５）
出力電圧と該出力電圧の目標値を表す出力電圧設定電圧とを比較する第３比較部と、
負荷電流と第１比較電流とを比較する第４比較部とを備え、
前記信号生成部は、前記第２比較部ないし前記第４比較部の出力に応じて、前記周波数信号を出力するもしくは停止する
ことを特徴とする付記２に記載の電源供給装置。
（付記６）
前記第２比較部で前記入力電圧が前記第２比較電圧よりも小さいことが検出され、
かつ、前記第３比較部で前記出力電圧が前記出力電圧設定電圧を超えることが検出され、
かつ、前記第４比較部で前記負荷電流が前記第１比較電流よりも小さいことが検出された場合には、
前記信号生成部は、前記周波数信号を停止する
ことを特徴とする付記５に記載の電源供給装置。
（付記７）
前記出力電圧の出力経路に備えられる出力コンデンサを備え、
前記第１比較電流の値は、前記出力コンデンサの容量に応じて定められる
ことを特徴とする付記５または付記６に記載の電源供給装置。
（付記８）
前記電源供給装置は、低下前の周波数の前記周波数信号で安定動作するために必要な、前記電源供給装置の設定出力電圧値と入力電圧との差電圧値を有し、
前記第１比較電圧の値は、前記設定出力電圧値から前記差電圧値を減じた値以下とされる
ことを特徴とする付記１に記載の電源供給装置。
（付記９）
前記第２比較電圧の値は、前記電源供給装置の設定出力電圧値に前記電流経路での電圧降下値を加えた値以上とされる
ことを特徴とする付記２に記載の電源供給装置。
（付記１０）
インダクタンスと基準電圧を有する端子との間に備えられる第１スイッチと、
前記インダクタンスと出力端子との間に備えられる第２スイッチと、
入力電圧と第２比較電圧とを比較する第２比較部と、
前記第２比較部の出力に応じて、周波数信号を出力するもしくは停止する信号生成部と、
前記信号生成部の出力に基づいて前記第１スイッチ及び前記第２スイッチを制御して、前記インダクタンスに流れる電流を制御する第１制御部と、
前記信号生成部が停止する場合に、前記出力端子へ前記入力電圧に応じた電流を供給する電流経路と
を有することを特徴とする電源供給装置。
（付記１１）
前記第１制御部の出力と前記第２比較部の出力とが入力される第２制御部を有し、
前記第２制御部は、前記信号生成部が停止する場合に、前記第２スイッチをオンして前記インダクタンスと前記出力端子とが電気的に接続する経路を前記電流経路とする
ことを特徴とする付記１０に記載の電源供給装置。
（付記１２）
前記インダクタンスと前記出力端子との間に電気的に接続されるダイオードを有する
ことを特徴する付記１０または付記１１に記載の電源供給装置。
（付記１３）
前記信号生成部が停止する場合に、前記ダイオード、及び前記出力端子が電気的に接続する経路を前記電流経路とする
ことを特徴とする付記１２に記載の電源供給装置。
（付記１４）
前記第２比較部は、前記入力電圧が前記第２比較電圧以上の場合に、前記周波数信号を停止する制御信号を出力する
ことを特徴とする付記１０に記載の電源供給装置。
（付記１５）
前記第２比較電圧の値は、前記電源供給装置の設定出力電圧値に前記電流経路での電圧降下値を加えた値以上とされる
ことを特徴とする付記１０に記載の電源供給装置。
（付記１６）
出力電圧と該出力電圧の目標値を表す出力電圧設定電圧とを比較する第３比較部と、
負荷電流と第１比較電流とを比較する第４比較部とを備え、
前記信号生成部は、前記第２比較部ないし前記第４比較部の出力に応じて、前記周波数信号を出力するもしくは停止する
ことを特徴とする付記１０に記載の電源供給装置。
（付記１７）
前記第２比較部で前記入力電圧が前記第２比較電圧よりも小さいことが検出され、
かつ、前記第３比較部で前記出力電圧が前記出力電圧設定電圧を超えることが検出され、
かつ、前記第４比較部で前記負荷電流が前記第１比較電流よりも小さいことが検出された場合には、
前記信号生成部は、前記周波数信号を停止する
ことを特徴とする付記１６に記載の電源供給装置。
（付記１８）
前記出力電圧の出力経路に備えられる出力コンデンサを備え、
前記第１比較電流の値は、前記出力コンデンサの容量に応じて定められる
ことを特徴とする付記１６または付記１７に記載の電源供給装置。
（付記１９）
入力電圧と第１比較電圧とを比較し、
前記入力電圧と前記第１比較電圧と比較結果に応じた周波数信号を出力し、
前記周波数信号に応じて、インダクタンスと基準電圧を有する端子との間に備えられる第１スイッチと前記インダクタンスと出力端子との間に備えられる第２スイッチと制御して、前記インダクタンスに流れる電流を制御する
ことを特徴とする電源供給方法。
（付記２０）
前記入力電圧と第２比較電圧とを比較し、
前記入力電圧と前記第２比較電圧との比較結果に応じて前記周波数信号を停止し、
前記周波数信号を停止する場合に、前記出力端子へ前記入力電圧に応じた電流を供給する電流経路
を備えることを特徴とする付記１９に記載の電源供給方法。
（付記２１）
前記入力電圧が前記第１比較電圧以上の場合に、前記周波数信号の周波数を下げる
ことを特徴とする付記１９又は２０に記載の電源供給方法。
（付記２２）
インダクタンスと基準電圧を有する端子との間に備えられる第１スイッチと、
前記インダクタンスと出力端子との間に備えられる第２スイッチと、
出力電圧をモニターして前記第１スイッチ及び前記第２スイッチとを制御する第１制御ループと、
入力電圧をモニターして前記第１スイッチ及び前記第２スイッチとを制御する第２制御ループと
を有することを特徴とする電源供給装置。
（付記２３）
前記第２制御ループは、入力電圧が上昇することに応じて前記第１スイッチ及び前記第２スイッチの制御周波数を低下させるまたは前記第１スイッチ及び前記第２スイッチの制御を停止する
ことを特徴とする付記２２に記載の電源供給装置。

電源装置２０の回路図 ＶＣＯ１の回路図 ＤＣ−ＤＣコンバータ４の入出力電圧の関係を示す図 ＤＣ−ＤＣコンバータ４の動作波形図 入力電圧Ｖｉｎと出力電圧Ｖｏ１との相関図 電源装置２０ｂの回路図 ＤＣ−ＤＣコンバータ４ｂの入出力電圧の関係を示す図 ＤＣ−ＤＣコンバータ４ｂの動作波形図 電子機器５１の構成例 電源装置２２０の構成例 電源装置２０ｃの回路図 ＤＣ−ＤＣコンバータ４ｃの入出力電圧の関係を示す図 ＤＣ−ＤＣコンバータ４ｃの動作波形図 ＤＣ−ＤＣコンバータ４ｃの効率を示す図

２０および２０ｂ 電源装置
Ｑ１ないしＱ３ トランジスタ
１ ＶＣＯ
２ 比較回路
３ スイッチング制御部
４、４ｂ ＤＣ−ＤＣコンバータ
１４ オシレータ
４３ 比較器
４４ クロック信号生成部
６３、６４ 比較回路
Ｖｔｈ１、Ｖｔｈ２ しきい値電圧
Ｉｔｈ しきい値電流
Ｖｓｅｔ 設定出力電圧値
Ｉｏｕｔ 負荷電流
ＣＬＫＯ 制御クロック信号
Ｃ１ 出力コンデンサ

Claims (9)

1. 第１の端子に入力電圧が印加されるインダクタンスの第２の端子に一方の端子が接続され、他方の端子に接地電圧が供給される第１スイッチと、
   前記インダクタンスの第２の端子と出力端子との間に接続される第２スイッチと、
   前記入力電圧が第１電圧以上且つ前記第１電圧よりも高い第２電圧未満の電圧範囲に含まれる場合に前記入力電圧に応じた周波数の制御信号を出力し、前記入力電圧が前記第２電圧以上の場合に前記制御信号の出力を停止する信号生成部と、
   前記制御信号に基づいて前記第１スイッチ及び前記第２スイッチを制御して、前記インダクタンスに流れる電流を制御する第１制御部と
   を有し、
   前記信号生成部は、前記入力電圧が前記第１電圧未満の場合に第１の周波数の前記制御信号を出力し、
   前記入力電圧に応じた周波数は、前記第１の周波数よりも低い周波数である
   ことを特徴とする電源装置。
2. 前記第１電圧は前記入力電圧の変動範囲の下限値および０Ｖよりも大きく、前記第２電圧は前記入力電圧の変動範囲の上限値よりも小さい
   ことを特徴とする請求項１に記載の電源装置。
3. 前記入力電圧と前記第１電圧とを比較して第１の比較信号を出力する第１比較部と、
   前記入力電圧と前記第２電圧とを比較して第２の比較信号を出力する第２比較部とを有し、
   前記信号生成部は、前記第１の比較信号及び前記第２の比較信号に応じて前記制御信号を出力あるいは停止する
   ことを特徴とする請求項１または２に記載の電源装置。
4. 前記信号生成部は、前記入力電圧が前記第１電圧以上且つ前記第２電圧未満の電圧範囲に含まれる場合に、前記制御信号の周波数を、前記入力電圧の上昇に応じて低くし、前記入力電圧の下降に応じて高くする
   ことを特徴とする請求項１ないし３のいずれか１項に記載の電源装置。
5. 前記インダクタンスから前記出力端子に至る経路に順方向接続されるダイオードを有する
   ことを特徴する請求項１ないし４のいずれか１項に記載の電源装置。
6. 前記出力端子の電圧に応じた電圧と基準電圧との差分を増幅する差動増幅部を有し、
   前記第１制御部は、前記制御信号及び前記差動増幅部の出力に基づいて前記第１スイッチ及び前記第２スイッチを制御して、前記インダクタンスに流れる電流を制御する
   ことを特徴とする請求項１ないし５のいずれか１項に記載の電源装置。
7. 第１の端子に入力電圧が印加されるインダクタンスの第２の端子に一方の端子が接続され、他方の端子に接地電圧が供給される第１スイッチと、
   前記インダクタンスの第２の端子と出力端子との間に接続される第２スイッチと、
   前記入力電圧と第１電圧とを比較して第１の比較信号を出力する第１比較部と、
   前記入力電圧と前記第１電圧よりも高い第２電圧とを比較して第２の比較信号を出力する第２比較部と、
   前記出力端子の電圧と前記第１電圧よりも高く前記第２電圧よりも低い第３電圧とを比較して第３の比較信号を出力する第３比較部と、
   前記インダクタンスに流れる負荷電流に応じた電圧と第４電圧とを比較して第４の比較信号を出力する第４比較部と、
   前記第１の比較信号ないし前記第４の比較信号に応じて、第１の周波数あるいは前記入力電圧に応じた周波数の制御信号を出力もしくは停止する信号生成部と、
   前記制御信号に基づいて前記第１スイッチ及び前記第２スイッチを制御して、前記インダクタンスに流れる電流を制御する第１制御部と、
   前記信号生成部が停止する場合に、前記出力端子へ前記入力電圧に応じた電流を供給する電流経路と
   を有することを特徴とする電源装置。
8. 前記第１制御部の出力及び前記第２の比較信号が入力される第２制御部を有し、
   前記第２制御部は、前記信号生成部が停止する場合に、前記第２スイッチをオン状態にして前記電流経路とする
   ことを特徴とする請求項７に記載の電源装置。
9. 第１の端子に入力電圧が印加されるインダクタンスの第２の端子に一方の端子が接続され、他方の端子に接地電圧が供給される第１スイッチと、前記インダクタンスの第２の端子と出力端子との間に接続される第２スイッチとを備える電源装置の制御方法であって、
   前記入力電圧が第１電圧以上且つ前記第１電圧よりも高い第２電圧未満の電圧範囲に含まれる場合に前記入力電圧に応じた周波数の制御信号を出力し、
   前記入力電圧が前記第２電圧以上の場合に前記制御信号の出力を停止し、
   前記制御信号に基づいて前記第１スイッチ及び前記第２スイッチを制御して、前記インダクタンスに流れる電流を制御し、
   前記入力電圧が前記第１電圧未満の場合に第１の周波数の前記制御信号を出力し、
   前記制御信号の前記入力電圧に応じた周波数は、前記第１の周波数よりも低い周波数である
   ことを特徴とする電源装置の制御方法。

Images