JP2011109806A - Ｄｃ−ｄｃコンバータおよび半導体集積回路 - Google Patents
Ｄｃ−ｄｃコンバータおよび半導体集積回路 Download PDFInfo
- Publication number
- JP2011109806A JP2011109806A JP2009262164A JP2009262164A JP2011109806A JP 2011109806 A JP2011109806 A JP 2011109806A JP 2009262164 A JP2009262164 A JP 2009262164A JP 2009262164 A JP2009262164 A JP 2009262164A JP 2011109806 A JP2011109806 A JP 2011109806A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- current
- output
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】消費電流を削減することが可能なＤＣ−ＤＣコンバータを提供する。
【解決手段】ＤＣ−ＤＣコンバータは、モードコンパレータの出力信号を監視し、モードコンパレータの出力が軽負荷モード信号を出力した場合に、モード変化検出信号を出力する監視回路と、電源と接地との間に接続され、モード変化検出信号に応じてフィルタ回路の一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備える。
【選択図】図１
【解決手段】ＤＣ−ＤＣコンバータは、モードコンパレータの出力信号を監視し、モードコンパレータの出力が軽負荷モード信号を出力した場合に、モード変化検出信号を出力する監視回路と、電源と接地との間に接続され、モード変化検出信号に応じてフィルタ回路の一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備える。
【選択図】図１
Description
本発明は、所定の電圧を出力するＤＣ−ＤＣコンバータに関する。
ＤＣ−ＤＣコンバータは、１つもしくは複数のスイッチ素子をオン／オフし、スイッチングパルスのオン／オフ時間（パルスデューティ）を制御することで所望の電圧、電流を負荷に供給する。
このＤＣ−ＤＣコンバータとしては、変換効率が高いインダクタタイプのスイッチングＤＣ−ＤＣコンバータがよく用いられる。スイッチングＤＣ−ＤＣコンバータにおいて、応答速度がよく、また、位相補償が簡単等の理由で、電流モード制御方式が主流となっている。
例えば、従来の電流モード制御ＤＣ−ＤＣコンバータ（例えば、特許文献１、２参照。）は、エラーアンプの反転入力端子には出力電圧を抵抗分圧した分圧電圧が入力され、エラーアンプの非反転入力端子には一定の基準電圧が入力されている。フィードバックループによって分圧電圧と基準電圧が一致するようにパルスデューティが制御される。これにより、抵抗比を変更することにより所望の電圧を得ることができる。
さらに、該エラーアンプ出力にはフィルタが接続されており、ＤＣ−ＤＣ制御ループが安定動作するように位相補償されている。
ここで、ＤＣ−ＤＣコンバータの様々な特性の中でも変換効率は非常に重要である。中でも携帯機器では、バッテリ寿命に直結するため変換効率に対する要求は非常に厳しい。したがって、できるだけ低消費電力で動作することが求められる。
特に、該電流モード制御方式のＤＣ−ＤＣコンバータは、負荷が殆どないような軽負荷の状態では、スイッチング損失および消費電流による損失が支配的となる。このため、該電流モード制御方式のＤＣ−ＤＣコンバータは、効率改善のために消費電流を削減した“軽負荷モード”で動作することが要求される。
上記従来のＤＣ−ＤＣコンバータでは、インダクタのピーク電流を等価的に示しているエラーアンプの出力をモードコンパレータによってモニタし、エラーアンプの出力がある閾値電圧以下（負荷電流がある値以下）となった場合を軽負荷モードと判断している（既述の特許文献１、２参照。）。
そして、該軽負荷モード時には、不必要な回路を全部もしくは一部オフにし、消費電流を抑制して効率を改善する。すぐにノーマルモードに戻らないようにモードコンパレータはヒステリシスを持っている。
この従来のＤＣ−ＤＣコンバータの問題点は、エラーアンプの消費電流を抑制できないことである。変換効率を向上するため、軽負荷モード時には、エラーアンプの消費電流も削減する必要がある。
しかし、ノーマルモードへの復帰時に問題が生じる。
すなわち、該軽負荷モードから該ノーマルモードへ復帰するタイミングは、負荷電流が増加してエラーアンプ出力が閾値電圧とモードコンパレータのヒステリシスを超えたときである。このとき、モードコンパレータの出力が反転してノーマルモード動作となり、エラーアンプ出力は必要な負荷電流（インダクタ電流）に応じた電圧値にまで達し定常状態となる。
そして、効率改善のために軽負荷モード時にエラーアンプの消費電流を減らした場合（もしくは消費電流の小さなエラーアンプを使用した場合）、該軽負荷モードから該ノーマルモードに復帰する際に大きな出力電圧のドロップが生じる。
この出力電圧のドロップは、エラーアンプの電流が少ないので、エラーアンプ出力に接続されているフィルタ回路をチャージアップする時間が長くなるために生じる。
すなわち、エラーアンプの出力電圧（フィルタ電圧）は、インダクタのピーク電流と比例しており、この電圧が上がらないと要求された負荷電流を流すことができない。このため、エネルギ供給不足となり該出力電圧が大きくドロップする。
大きな出力電圧のドロップは、接続されているアプリケーションによっては誤動作を引き起こす。このため、ＤＣ−ＤＣコンバータとしては所望のレベルの電圧を安定して供給することが要求される。
そして、効率改善のためにエラーアンプ電流を削減すると、モード遷移時の出力電圧ドロップが大きくなる。一方、出力電圧ドロップを避けるためにエラーアンプ電流を増やすと、効率が悪くなる。
したがって、この従来のＤＣ−ＤＣコンバータでは、エラーアンプの消費電流を削減することが困難となる問題がある。
米国特許第６，１２７,８１５号明細書
米国特許第６，３６６,０６６号明細書
本発明は、消費電流を削減することが可能なＤＣ−ＤＣコンバータを提供する。
本発明の一態様に係る実施例に従ったＤＣ−ＤＣコンバータは、
電源に一端が接続され、第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、
前記コイルの他端と前記接地との間に接続されたコンデンサと、
前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記モードコンパレータの出力信号を監視し、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を出力する監視回路と、
前記電源と前記接地との間に接続され、前記モード変化検出信号に応じて前記フィルタ回路の前記一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
電源に一端が接続され、第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、
前記コイルの他端と前記接地との間に接続されたコンデンサと、
前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記モードコンパレータの出力信号を監視し、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を出力する監視回路と、
前記電源と前記接地との間に接続され、前記モード変化検出信号に応じて前記フィルタ回路の前記一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
本発明の他の態様に係る実施例に従ったＤＣ−ＤＣコンバータは、
電源に一端が接続され、第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプと、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
電源に一端が接続され、第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプと、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
本発明の一態様に係る実施例に従った半導体集積回路は、
第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、前記コイルの他端と接地との間に接続されたコンデンサと、前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
電源に一端が接続され、前記第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、前記接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記モードコンパレータの出力信号を監視し、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を出力する監視回路と、
前記電源と前記接地との間に接続され、前記モード変化検出信号に応じて前記フィルタ回路の前記一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、前記コイルの他端と接地との間に接続されたコンデンサと、前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
電源に一端が接続され、前記第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、前記接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記モードコンパレータの出力信号を監視し、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を出力する監視回路と、
前記電源と前記接地との間に接続され、前記モード変化検出信号に応じて前記フィルタ回路の前記一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
本発明の他の態様に係る実施例に従った半導体集積回路は、
第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、前記コイルの他端と接地との間に接続されたコンデンサと、前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
電源に一端が接続され、前記第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、前記接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプと、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、前記コイルの他端と接地との間に接続されたコンデンサと、前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
電源に一端が接続され、前記第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、前記接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプと、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする。
本発明に係るＤＣ−ＤＣコンバータによれば、消費電流を削減することができる。
以下、本発明に係る各実施例について図面に基づいて説明する。
図１は、本発明の一態様である実施例１に係るＤＣ−ＤＣコンバータ１００の構成の一例を示すブロック図である。また、図２は、図１に示すＤＣ−ＤＣコンバータ１００の監視回路４とスイッチ回路６の回路構成の一例を示す回路図である。また、図３は、図１に示すＤＣ−ＤＣコンバータ１００のクランプ回路５の回路構成の他の例を示す回路図である。
図１に示すように、ＤＣ−ＤＣコンバータ１００は、分圧回路１と、フィルタ回路２と、制御回路３と、監視回路４と、クランプ回路５と、スイッチ回路６と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、コイルＬと、コンデンサＣと、電流検出抵抗Ｒ１と、電流アンプＣＡと、エラーアンプＥＡと、電流コンパレータＩＣＯＭＰと、発振器ＯＳＣと、モードコンパレータＭＣと、第１の端子Ｘと、出力端子Ｙと、を備える。
第１のＭＯＳトランジスタＭ１は、電源Ｖｉｎに一端（ソース）が電流検出抵抗Ｒ１を介して接続され、第１の端子Ｘに他端（ドレイン）が接続されている。ここでは、この第１のＭＯＳトランジスタＭ１は、例えば、ｐＭＯＳトランジスタである。
第２のＭＯＳトランジスタＭ２は、第１の端子Ｘに一端（ドレイン）が接続され、接地に他端（ソース）が接続されている。ここでは、この第２のＭＯＳトランジスタＭ２は、例えば、ｎＭＯＳトランジスタである。
コイルＬは、第１の端子Ｘに一端が接続され、出力端子Ｙに他端が接続されている。
コンデンサＣは、コイルＬの該他端と接地との間に接続されている。
分圧回路１は、出力端子Ｙの電圧を分圧し、この分圧した分圧電圧ＶＦＢを出力するようになっている。
この分圧回路１は、例えば、第１の分圧抵抗１ａと、第２の分圧抵抗１ｂと、を含む。第１の分圧抵抗１ａは、出力端子Ｙに一端が接続されている。第２の分圧抵抗１ｂは、第１の分圧抵抗の他端と接地との間に接続されている。この場合、分圧回路１は、第１の分圧抵抗１ａと第２の分圧抵抗１ｂとの間の電圧を分圧電圧ＶＦＢとして出力する。
既述のように、電流検出抵抗Ｒ１は、電源Ｖｉｎと第１のＭＯＳトランジスタＭ１の一端（ソース）との間に接続されている。
電流アンプＣＡは、電流検出抵抗Ｒ１に流れる電流の電流値に応じた電流検出信号Ｖｓｗを出力するようになっている。この電流アンプＣＡは、コイルＬに流れるインダクタ電流の例えばピーク値をモニタしている。すなわち、電流検出信号Ｖｓｗは、該インダクタ電流に応じた値になる。
エラーアンプＥＡは、反転入力端子に、分圧電圧ＶＦＢが入力されるとともに、非反転入力端子に、基準電圧ＶＲＥＦが入力されている。このエラーアンプＥＡは、分圧電圧ＶＦＢと基準電圧ＶＲＥＦとを比較した結果に応じた比較結果信号Ｖｃを出力するようになっている。
すなわち、例えば、エラーアンプＥＡは、分圧電圧ＶＦＢが基準電圧ＶＲＥＦ以下の場合（出力電圧Ｖｏｕｔが目標値以下の場合）に、比較結果信号Ｖｃの電圧を高くする（“Ｈｉｇｈ”レベルを出力する）。一方、エラーアンプＥＡは、分圧電圧ＶＦＢが基準電圧ＶＲＥＦよりも高い場合（出力電圧Ｖｏｕｔが目標値より高いの場合）に、比較結果信号Ｖｃの電圧を低くする（“Ｌｏｗ”レベルを出力する）。
フィルタ回路２は、エラーアンプＥＡの出力に一端が接続され、接地に他端が接続されている。このフィルタ回路２は、エラーアンプＥＡが出力した比較結果信号Ｖｃの位相を補償するようになっている。これにより、ＤＣ−ＤＣ制御ループが安定動作することになる。
このフィルタ回路２は、例えば、フィルタ抵抗２ａと、フィルタ容量２ｂと、を含む。フィルタ容量２ｂは、エラーアンプＥＡの出力と接地との間に接続されている。また、フィルタ抵抗２ａは、エラーアンプＥＡの出力と接地との間で、フィルタ容量２ｂと直列に接続されている。
電流コンパレータＩＣＯＭＰは、比較結果信号Ｖｃと電流検出信号Ｖｓｗとが入力され、比較結果信号Ｖｃと電流検出信号Ｖｓｗと比較した結果に応じたリセット信号を出力するようになっている。
発振器ＯＳＣは、発振した発振信号であるセット信号（例えば“Ｈｉｇｈ”レベルの信号）を一定期間毎に出力するようになっている。
制御回路３は、該セット信号に応じて第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２のゲートにパルス信号である制御信号を出力して、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２とを相補的にオン／オフを切り換えるようになっている。さらに、制御回路３は、該リセット信号に応じて該制御信号のパルスデューティ比を制御するようになっている。
ここで、制御回路３は、例えば、フリップフロップＦＦと、論理回路３ａと、ドライバＰＤＲ、ＮＤＲと、を含む。
該リセット信号は、フリップフロップＦＦのリセット端子Ｒに入力され、該セット信号は、フリップフロップＦＦのセット端子に入力される。フリップフロップＦＦは、該セット信号および該リセット信号に応じて、出力端子Ｑから信号を出力する。
論理回路３ａは、フリップフロップＦＦの出力信号に応じて、信号を増幅するドライバＰＤＲ、ＮＤＲを介して、第１および第２のＭＯＳトランジスタＭ１、Ｍ２のゲートに該制御信号を出力する。
ＤＣ−ＤＣコンバータ１００では、フィードバックループにより、分圧電圧ＶＦＢと基準電圧ＶＲＥＦとが一致するようにパルスデューティが制御される。このため、分圧抵抗１の抵抗比を変更することにより、出力電圧Ｖｏｕｔを所定の値に設定することができる。
このように、ＤＣ−ＤＣコンバータ１００は、一定期間毎にオシレータから供給されるセット信号と電圧Ｖｓｗと電圧Ｖｃの比較によって生成されるリセット信号によってＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御を行う。
また、図１に示すように、モードコンパレータＭＣは、比較結果信号Ｖｃと閾値電圧Ｖｔｈとが入力され、比較結果信号Ｖｃと閾値電圧Ｖｔｈとを比較した結果に応じた信号Ｖｍｏｄｅを出力するようになっている。
すなわち、モードコンパレータＭＣは、比較結果信号Ｖｃが閾値電圧Ｖｔｈより大きい場合には、発信器ＯＳＣ、電流コンパレータＩＣＯＭＰ、および、電流アンプＣＡを通常動作させるためのノーマルモード信号（例えば、“Ｌｏｗ”レベルの信号Ｖｍｏｄｅ）を出力する。
一方、モードコンパレータＭＣは、比較結果信号Ｖｃが閾値電圧Ｖｔｈ以下である場合には、発信器ＯＳＣ、電流コンパレータＩＣＯＭＰ、または、電流アンプＣＡのうちの少なくとも何れかの動作を停止させるための軽負荷モード信号（例えば、“Ｈｉｇｈ”レベルの信号Ｖｍｏｄｅ）を出力する。
なお、この軽負荷モード信号に応じて、発信器ＯＳＣ、電流コンパレータＩＣＯＭＰ、または、電流アンプＣＡのうちの少なくとも何れかは、動作を停止する。特に、発信器ＯＳＣ、電流コンパレータＩＣＯＭＰ、および、電流アンプＣＡの全ての動作を停止させることにより、消費電力のさらなる低減を図ることができる。
このように、モードコンパレータＭＣは、インダクタのピーク電流を等価的に示しているエラーアンプの出力電圧Ｖｃをモードコンパレータによってモニタし、比較結果信号Ｖｃがある閾値電圧Ｖｔｈ以下（負荷電流がある値以下）となった場合を軽負荷モードと判断している。
なお、すぐにノーマルモードに戻らないように、モードコンパレータＭＣは、ここではヒステリシス特性を有している。
また、監視回路４は、モードコンパレータＭＣの出力信号Ｖｍｏｄｅを監視する。そして、監視回路４は、監視した状態に応じて、信号ＶＳＥＬを出力する。
すなわち、監視回路４は、モードコンパレータＭＣの出力信号Ｖｍｏｄｅが軽負荷モード信号からノーマルモード信号に変化した場合に、モード変化検出信号（例えば、“Ｈｉｇｈ”レベルの信号ＶＳＥＬ）を予め設定された規定期間Ｔ１だけ出力する。また、監視回路４は、その他の場合は、未検出信号（例えば、“Ｌｏｗ”レベルの信号ＶＳＥＬ）を出力する。
また、例えば、この監視回路４は、遅延回路４ａと、ＡＮＤ回路４ｂと、を含む。
遅延回路４ａは、モードコンパレータＭＣの出力信号Ｖｍｏｄｅを規定時間Ｔ１だけ遅延させて出力する。ＡＮＤ回路４ｂは、モードコンパレータＭＣの出力信号が反転入力端子に入力され、且つ、遅延回路４ａの出力信号が非反転入力端子に入力されている。このＡＮＤ回路４ｂは、入力されたこれらの信号を演算して信号ＶＳＥＬ（モード変化検出信号または未検出信号）を出力する。
スイッチ回路６は、信号ＶＳＥＬに応じて、異なる電圧を出力する。すなわち、このスイッチ回路６は、監視回路４が該モード変化検出信号を出力した場合に、接地電圧よりも高いチャージ電圧ＶＣＨＡＲＧＥを出力する。一方、スイッチ回路６は、監視回路４が該未検出信号を出力した場合（その他の場合）に、接地電圧を出力する。
また、図２に示すように、例えば、スイッチ回路６は、トランスミッションゲートを構成するｎＭＯＳトランジスタ６ａと、インバータ６ｂと、該トランスミッションゲートを構成するｐＭＯＳトランジスタ６ｃと、ｎＭＯＳトランジスタ６ｄと、を含む。
ｎＭＯＳトランジスタ６ａは、ＡＮＤ回路４ｂの出力にゲートが接続され、接地電圧よりも高いチャージ電圧ＶＣＨＡＲＧＥが一端（ドレイン）に印加されている。
インバータ６ｂは、ＡＮＤ回路４ｂの出力に入力が接続されている。
ｐＭＯＳトランジスタ６ｃは、ｎＭＯＳトランジスタ６ａの一端（ドレイン）に一端（ソース）が接続され、ｎＭＯＳトランジスタ６ａの他端（ソース）に他端（ドレイン）が接続され、インバータ６ｂの出力にゲートが接続されている。
ｎＭＯＳトランジスタ６ｄは、ｎＭＯＳトランジスタ６ａの他端（ソース）と接地との間に接続され、インバータ６ｂの出力にゲートが接続されている。
例えば、モードコンパレータＭＣの出力信号Ｖｍｏｄｅが軽負荷モード信号からノーマルモード信号に変化した場合に、監視回路４が、モード変化検出信号（例えば、“Ｈｉｇｈ”レベルの信号ＶＳＥＬ）を予め設定された規定期間Ｔ１だけ出力する。これにより、該トランスミッションゲートがオンする。この状態では、クランプ電圧ＶＣＬＡＭＰがチャージ電圧ＶＣＨＡＲＧＥになる。
また、既述のように、監視回路４は、その他の場合は、未検出信号（例えば、“Ｌｏｗ”レベルの信号ＶＳＥＬ）を出力する。これにより、トランスミッションゲートはオフ状態であり、クランプ電圧ＶＣＬＡＭＰは接地電圧になる。
また、図１に示すように、クランプ回路５は、電源Ｖｉｎと接地との間に接続されている。このクランプ回路５は、該モード変化検出信号に応じてフィルタ回路２の該一端の電圧（エラーアンプＥＡの出力の電圧、すなわち比較結果信号Ｖｃ）を、規定期間Ｔ１の間、予め設定された規定電圧に向けて変化（上昇）させる。すなわち、該規定期間の間、エラーアンプＥＡの出力の昇圧が補助される。
なお、この規定電圧には、例えば、基準電圧ＶＲＥＦと分圧電圧ＶＦＢとが等しいときにエラーアンプＥＡが出力する比較結果信号Ｖｃの値と、等しい値が選択される。
また、規定期間Ｔ１は、例えば、フィルタ回路２の該一端の電圧を該規定電圧まで上昇させるのに必要な期間である。
このクランプ回路５は、図１に示すように、例えば、定電流回路５ａと、ＮＰＮ型バイポーラトランジスタ５ｃと、を含む。
定電流回路５ａは、電源Ｖｉｎに一端が接続され、定電流を出力するようになっている。
ＰＮＰ型バイポーラトランジスタ５ｂは、定電流回路５ａの他端にエミッタが接続され、接地にコレクタが接続され、スイッチ回路６の出力にベースが接続されている。
ＮＰＮ型バイポーラトランジスタ５ｃは、電源Ｖｉｎにコレクタが接続され、フィルタ回路２の一端にエミッタが接続され、定電流回路５ａの他端にベースが接続されている。
ＰＮＰ型バイポーラトランジスタ５ｂにチャージ電圧ＶＣＨＡＲＧＥが印加されると、ＮＰＮ型バイポーラトランジスタ５ｃのベース電流が流れて、エミッタ−コレクタ間に電流が流れる。これにより、比較結果信号（フィルタ回路２の該一端の電圧）Ｖｃが変化（上昇）する。すなわち、エラーアンプＥＡの出力の昇圧が補助される。
また、クランプ回路５は、図３に示すようにＭＯＳトランジスタを用いて構成してもよい。すなわち、クランプ回路５は、例えば、クランプＭＯＳトランジスタ５ｄと、クランプコンパレータ５ｅと、を含む。
クランプＭＯＳトランジスタ５ｄは、電源Ｖｉｎと接地との間に接続されている。
クランプコンパレータ５ｅは、スイッチ回路６の出力ＶＣＬＡＭＰおよび比較結果信号Ｖｃが入力され、クランプＭＯＳトランジスタ５ｄのゲートに出力が接続されている。
このクランプコンパレータ５ｅは、スイッチ回路６から比較結果信号Ｖｃよりも高いチャージ電圧ＶＣＬＡＭＰが入力された場合には、クランプＭＯＳトランジスタ５ｄをオンする。これにより、比較結果信号（フィルタ回路２の該一端の電圧）Ｖｃが変化（上昇）する。すなわち、エラーアンプＥＡの出力の昇圧が補助される。
そして、比較結果信号（フィルタ回路２の該一端の電圧）Ｖｃがチャージ電圧ＶＣＨＡＲＧＥ以上になれば、クランプコンパレータ５ｅがクランプＭＯＳトランジスタ５ｄをオフさせる。
なお、例えば、フィルタ回路２と、制御回路３と、監視回路４と、クランプ回路５と、スイッチ回路６と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、電流検出抵抗Ｒ１と、電流アンプＣＡと、エラーアンプＥＡと、電流コンパレータＩＣＯＭＰと、発振器ＯＳＣと、モードコンパレータＭＣと、第１の端子Ｘとは、１つのチップに搭載される半導体集積回路１０１を構成する。この半導体集積回路１０１は、既述のように、ＤＣ−ＤＣコンバータ１００に適用される。
ここで、以上のような構成を有するＤＣ−ＤＣコンバータ１００のモードが遷移する際の動作の一例について説明する。
図４は、図１に示すＤＣ−ＤＣコンバータ１００のモードコンパレータＭＣ、監視回路４、およびスイッチ回路６の出力信号の各モードにおける電圧波形の一例を示す図である。
既述のように、モードコンパレータＭＣは、比較結果信号Ｖｃが閾値電圧Ｖｔｈより大きい場合には、ノーマルモード信号（“Ｌｏｗ”レベルの信号Ｖｍｏｄｅ）を出力する。このとき、監視回路４は、未検出信号（例えば、“Ｌｏｗ”レベルの信号ＶＳＥＬ）を出力する。これにより、スイッチ回路６の該トランスミッションゲートはオフ状態であり、クランプ電圧ＶＣＬＡＭＰは接地電圧になる。
そして、時間ｔａにおいて、モードコンパレータＭＣは、比較結果信号Ｖｃが閾値電圧Ｖｔｈ以下になると、軽負荷モード信号（例えば、“Ｈｉｇｈ”レベルの信号Ｖｍｏｄｅ）を出力する。
そして、時間ｔｂにおいて、比較結果信号Ｖｃが閾値電圧Ｖｔｈより大きくなると、モードコンパレータＭＣは、出力信号Ｖｍｏｄｅを軽負荷モード信号からノーマルモード信号に変化させる。このとき、監視回路４が、モード変化検出信号（“Ｈｉｇｈ”レベルの信号ＶＳＥＬ）を予め設定された規定期間Ｔ１だけ出力する。これにより、スイッチ回路６の該トランスミッションゲートがオンする。この状態では、クランプ電圧ＶＣＬＡＭＰがチャージ電圧ＶＣＨＡＲＧＥ（“Ｈｉｇｈ”レベル）になる。
これにより、ＰＮＰ型バイポーラトランジスタ５ｂにチャージ電圧ＶＣＨＡＲＧＥが印加されると、ＮＰＮ型バイポーラトランジスタ５ｃのベース電流が流れて、エミッタ−コレクタ間に電流が流れる。これにより、比較結果信号（フィルタ回路２の該一端の電圧）Ｖｃが変化（上昇）する。すなわち、規定期間Ｔ１の間、エラーアンプＥＡの出力の昇圧が補助される。
このように、効率改善のために電流能力の小さなエラーアンプＥＡを使用していても、モード遷移時にはクランプ回路５によってフィルタ回路２をすばやくチャージアップすることができ、エラーアンプＥＡの出力電圧を持ち上げることができる。
これにより、負荷に所望の電流を流すことができ、出力電圧ドロップを小さくできる。
以上のように、本実施例に係るＤＣ−ＤＣコンバータによれば、消費電流を削減することができる。
既述の実施例１においては、モードコンパレータの出力に応じて、クランプ回路により、エラーアンプの出力の昇圧を補助する構成の一例について説明した。
本実施例２においては、分圧回路から出力される分圧電圧に応じて、アンプにより、 エラーアンプの出力の昇圧を補助する構成の一例について説明する。
図５は、本発明の一態様である実施例２に係るＤＣ−ＤＣコンバータ２００の構成の一例を示すブロック図であるなお、図５において図１の符号と同じ符号は実施例１と同様の構成を示す。
図５に示すように、ＤＣ−ＤＣコンバータ２００は、分圧回路１と、フィルタ回路２と、制御回路３と、オフセット回路７と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、コイルＬと、コンデンサＣと、電流検出抵抗Ｒ１と、電流アンプＣＡと、エラーアンプＥＡと、サブアンプＳＡと、電流コンパレータＩＣＯＭＰと、発振器ＯＳＣと、モードコンパレータＭＣと、第１の端子Ｘと、出力端子Ｙと、を備える。
すなわち、ＤＣ−ＤＣコンバータ２００は、実施例１のＤＣ−ＤＣコンバータ１００と比較して、監視回路４と、クランプ回路５と、スイッチ回路６と、が省略され、一方、オフセット回路７と、サブアンプＳＡと、が追加されている。
オフセット回路７は、分圧回路１の出力に一端が接続され、サブアンプＳＡの反転入力端子に他端が接続された、直流電圧源である。このオフセット回路７は、分圧電圧ＶＦＢにオフセット電圧ＶＯＦＦＳＥＴを加算した加算電圧を出力するようになっている。
サブアンプＳＡは、反転入力端子に、該加算電圧が入力されるとともに、非反転入力端子に、基準電圧ＶＲＥＦが入力されている。このサブアンプＳＡは、エラーアンプＥＡの出力に、出力が接続されている。
このように、ＤＣ−ＤＣコンバータ２００では、エラーアンプＥＡと並列にサブアンプＳＡが接続されている。
サブアンプＳＡは、既述のように、該加算電圧が反転入力端子に入力されているため、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦが近い電圧（定常状態）のときには動作しない。そして、サブアンプＳＡは、動作しないときには電流を殆ど出力しない。
一方、サブアンプＳＡは、負荷急変、モード遷移等により出力電圧Ｖｏｕｔがドロップしたときのみ、大きな電流を流し、エラーアンプＥＡの出力電流能力を補う。
これにより、出力電圧Ｖｏｕｔがドロップした場合にすばやく元のレベルに復帰することができる。
なお、例えば、フィルタ回路２と、制御回路３と、オフセット回路７と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、電流検出抵抗Ｒ１と、電流アンプＣＡと、サブアンプＳＡと、エラーアンプＥＡと、電流コンパレータＩＣＯＭＰと、発振器ＯＳＣと、モードコンパレータＭＣと、第１の端子Ｘとは、１つのチップに搭載される半導体集積回路２０１を構成する。この半導体集積回路２０１は、既述のように、ＤＣ−ＤＣコンバータ２００に適用される。
ここで、図６は、図５に示すＤＣ−ＤＣコンバータ２００のサブアンプＳＡの回路構成の一例を示す回路図である。
図６に示すように、サブアンプＳＡは、ｎＭＯＳトランジスタＭｓ１、Ｍｓ２と、ｐＭＯＳトランジスタＭｓ３、Ｍｓ４、Ｍｓ５、Ｍｓ６と、電流源Ｉ１と、を含む。
通常動作（分圧電圧ＶＦＢ≒基準電圧ＶＲＥＦ）時は、オフセット電圧ＶＯＦＦＳＥＴが分圧電圧ＶＦＢに加算されているため、電流源Ｉ１の電流は、ｎＭＯＳトランジスタＭｓ２、ｐＭＯＳトランジスタＭｓ３を流れる。したがって、ｎＭＯＳトランジスタＭｓ１、ｐＭＯＳトランジスタＭｓ４には、電流源Ｉ１の電流は流れない。
このとき、ｐＭＯＳトランジスタＭｓ５にも電流は流れておらず、このｐＭＯＳトランジスタＭｓ５はオフ状態である。ｐＭＯＳトランジスタＭｓ５、Ｍｓ６は、大きな比のカレントミラー（図６ではＫ倍）となっている。これにより、ｐＭＯＳトランジスタＭｓ５がオフであるので、ｐＭＯＳトランジスタＭｓ６もオフ状態である。
すなわち、通常動作時は、サブアンプＳＡは、エラーアンプＥＡの出力には電流を供給していない。そして、フィードバックループの制御は、エラーアンプＥＡのみで行われる。そして、サブアンプＳＡの消費電流は電流Ｉ１のみである。
一方、負荷急変、モード遷移等で出力電圧Ｖｏｕｔが低下し、分圧電圧ＶＦＢ <加算電圧（ＶＲＥＦ−ＶＯＦＦＳＥＴ）となった時には、ｐＭＯＳトランジスタＭｓ４に流れる電流よりも、ｎＭＯＳトランジスタＭｓ１に流れる電流が大きくなる。
上記２つの電流の差分である電流ΔIは、ｐＭＯＳトランジスタＭｓ５に流れる。電流ΔＩが流れるとｐＭＯＳトランジスタＭｓ５はオンする。そして、ｐＭＯＳトランジスタＭｓ５とｐＭＯＳトランジスタＭｓ６は、Ｋ倍のカレントミラーとなっている。これにより、電流ΔＩ×Ｋ倍の出流が、エラーアンプＥＡの出力に供給されて、フィルタ回路２をチャージアップする。
エラーアンプＥＡの出力は、インダクタのピーク電流と比例しており、負荷に大きな電流を流すことになるので、すばやく出力電圧を目標値に戻すことができる。
このように、サブアンプＳＡで応答速度を補うことができるので、エラーアンプＥＡの電流を削減できる。
サブアンプＳＡは、出力電圧Ｖｏｕｔが設定値に近い時には殆ど電流を流さないため、サブアンプＳＡの追加による消費電流の増加は小さい。応答速度を落とさずに軽負荷時の効率改善が望めるので、携帯機器におけるバッテリ寿命の増加、効率改善による熱抑制効果が期待できる。
このように、ＤＣ−ＤＣコンバータ２００は、軽負荷モードからノーマルモードの遷移時の出力電圧Ｖｏｕｔのドロップの抑制にも効果を発揮するが、負荷急変等での出力電圧Ｖｏｕｔのドロップ時にも有用である。
以上のように、本実施例に係るＤＣ−ＤＣコンバータによれば、消費電流を削減することができる。
本実施例３においては、既述の実施例１の構成と実施例２の構成を合体させた 構成の一例について説明する。
図７は、本発明の一態様である実施例３に係るＤＣ−ＤＣコンバータ３００の構成の一例を示すブロック図である。なお、図７において図１、図５の符号と同じ符号は実施例１、２と同様の構成を示す。
図７に示すように、ＤＣ−ＤＣコンバータ３００は、分圧回路１と、フィルタ回路２と、制御回路３と、監視回路４と、クランプ回路５と、スイッチ回路６と、オフセット回路７と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、コイルＬと、コンデンサＣと、電流検出抵抗Ｒ１と、電流アンプＣＡと、エラーアンプＥＡと、サブアンプＳＡと、電流コンパレータＩＣＯＭＰと、発振器ＯＳＣと、モードコンパレータＭＣと、第１の端子Ｘと、出力端子Ｙと、を備える。
すなわち、ＤＣ−ＤＣコンバータ３００は、実施例１のＤＣ−ＤＣコンバータ１００と比較して、オフセット回路７と、サブアンプＳＡと、が追加されている。
なお、例えば、フィルタ回路２と、制御回路３と、監視回路４と、クランプ回路５と、スイッチ回路６と、オフセット回路７と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、電流検出抵抗Ｒ１と、電流アンプＣＡと、サブアンプＳＡと、エラーアンプＥＡと、電流コンパレータＩＣＯＭＰと、発振器ＯＳＣと、モードコンパレータＭＣと、第１の端子Ｘとは、１つのチップに搭載される半導体集積回路３０１を構成する。この半導体集積回路３０１は、既述のように、ＤＣ−ＤＣコンバータ３００に適用される。
ここで、以上のような構成を有するＤＣ−ＤＣコンバータ３００のモードが遷移する際の動作は、実施例１のＤＣ−ＤＣコンバータ１００と同様である。
すなわち、実施例１と同様に、効率改善のために電流能力の小さなエラーアンプＥＡを使用していても、モード遷移時にはクランプ回路５によってフィルタ回路２をすばやくチャージアップすることができ、エラーアンプＥＡの出力電圧を持ち上げることができる。
また、実施例２と同様に、ＤＣ−ＤＣコンバータ３００は、サブアンプＳＡで応答速度を補うことができるので、エラーアンプＥＡの電流を削減できる。
そして、実施例２と同様に、ＤＣ−ＤＣコンバータ３００は、軽負荷モードからノーマルモードの遷移時の出力電圧Ｖｏｕｔのドロップの抑制にも効果を発揮するが、負荷急変等での出力電圧Ｖｏｕｔのドロップ時にも有用である。
以上のように、本実施例に係るＤＣ−ＤＣコンバータによれば、実施例１、２と比較して、より消費電流を削減することができる。
本発明は、以下の付記に記載されるような構成が考えられる。
（付記１）
前記フィルタ回路は、前記エラーアンプの出力と前記接地との間に接続されたフィルタ容量と、前記エラーアンプの出力と前記接地との間で、前記フィルタ容量と直列に接続されたフィルタ抵抗と、を含むことを特徴とするＤＣ−ＤＣコンバータ。
前記フィルタ回路は、前記エラーアンプの出力と前記接地との間に接続されたフィルタ容量と、前記エラーアンプの出力と前記接地との間で、前記フィルタ容量と直列に接続されたフィルタ抵抗と、を含むことを特徴とするＤＣ−ＤＣコンバータ。
（付記２）
前記監視回路が前記モード変化検出信号を出力した場合に、接地電圧よりも高いチャージ電圧を出力し、一方、その他の場合に、前記接地電圧を出力するスイッチ回路をさらに備え、前記クランプ回路は、前記電源に一端が接続された定電流回路と、前記定電流回路の他端にエミッタが接続され、前記接地にコレクタが接続され、前記スイッチ回路の出力にベースが接続されたＰＮＰ型バイポーラトランジスタと、前記電源にコレクタが接続され、前記フィルタ回路の前記一端にエミッタが接続され、前記定電流回路の前記他端にベースが接続されたＮＰＮ型バイポーラトランジスタと、を含むことを特徴とするＤＣ−ＤＣコンバータ。
前記監視回路が前記モード変化検出信号を出力した場合に、接地電圧よりも高いチャージ電圧を出力し、一方、その他の場合に、前記接地電圧を出力するスイッチ回路をさらに備え、前記クランプ回路は、前記電源に一端が接続された定電流回路と、前記定電流回路の他端にエミッタが接続され、前記接地にコレクタが接続され、前記スイッチ回路の出力にベースが接続されたＰＮＰ型バイポーラトランジスタと、前記電源にコレクタが接続され、前記フィルタ回路の前記一端にエミッタが接続され、前記定電流回路の前記他端にベースが接続されたＮＰＮ型バイポーラトランジスタと、を含むことを特徴とするＤＣ−ＤＣコンバータ。
（付記３）
前記監視回路が前記モード変化検出信号を出力した場合に、接地電圧を出力し、一方、その他の場合に、前記接地電圧よりも高いチャージ電圧を出力するスイッチ回路をさらに備え、前記クランプ回路は、前記電源と前記接地との間に接続されたクランプＭＯＳトランジスタと、前記スイッチ回路の出力および前記比較結果信号が入力され、前記クランプＭＯＳトランジスタのゲートに出力が接続されたクランプコンパレータと、を含み、前記クランプコンパレータは、前記スイッチ回路から前記比較結果信号よりも高い前記チャージ電圧が入力された場合には、前記クランプＭＯＳトランジスタをオンすることを特徴とするＤＣ−ＤＣコンバータ。
前記監視回路が前記モード変化検出信号を出力した場合に、接地電圧を出力し、一方、その他の場合に、前記接地電圧よりも高いチャージ電圧を出力するスイッチ回路をさらに備え、前記クランプ回路は、前記電源と前記接地との間に接続されたクランプＭＯＳトランジスタと、前記スイッチ回路の出力および前記比較結果信号が入力され、前記クランプＭＯＳトランジスタのゲートに出力が接続されたクランプコンパレータと、を含み、前記クランプコンパレータは、前記スイッチ回路から前記比較結果信号よりも高い前記チャージ電圧が入力された場合には、前記クランプＭＯＳトランジスタをオンすることを特徴とするＤＣ−ＤＣコンバータ。
（付記４）
前記監視回路は、前記モードコンパレータの出力信号を前記規定時間だけ遅延させて出力する遅延回路と、前記モードコンパレータの出力信号が反転入力端子に入力されるとともに前記遅延回路の出力信号が非反転入力端子に入力され、前記モード変化検出信号を出力するＡＮＤ回路と、を含むことを特徴とするＤＣ−ＤＣコンバータ。
前記監視回路は、前記モードコンパレータの出力信号を前記規定時間だけ遅延させて出力する遅延回路と、前記モードコンパレータの出力信号が反転入力端子に入力されるとともに前記遅延回路の出力信号が非反転入力端子に入力され、前記モード変化検出信号を出力するＡＮＤ回路と、を含むことを特徴とするＤＣ−ＤＣコンバータ。
（付記５）
前記エラーアンプは、前記分圧電圧が前記基準電圧以下の場合に、前記比較結果信号の電圧を高くし、一方、前記分圧電圧が前記基準電圧よりも高い場合に、前記比較結果信号の電圧を低くすることを特徴とするＤＣ−ＤＣコンバータ。
前記エラーアンプは、前記分圧電圧が前記基準電圧以下の場合に、前記比較結果信号の電圧を高くし、一方、前記分圧電圧が前記基準電圧よりも高い場合に、前記比較結果信号の電圧を低くすることを特徴とするＤＣ−ＤＣコンバータ。
（付記６）
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプをさらに備えることを特徴とするＤＣ−ＤＣコンバータ。
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプをさらに備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記７）
前記エラーアンプは、反転入力端子に、前記分圧電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力され、前記サブアンプは、反転入力端子に、前記加算電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力されることを特徴とするＤＣ−ＤＣコンバータ。
前記エラーアンプは、反転入力端子に、前記分圧電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力され、前記サブアンプは、反転入力端子に、前記加算電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力されることを特徴とするＤＣ−ＤＣコンバータ。
（付記８）
前記エラーアンプは、反転入力端子に、前記分圧電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力され、前記サブアンプは、反転入力端子に、前記加算電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力されることを特徴とするＤＣ−ＤＣコンバータ。
前記エラーアンプは、反転入力端子に、前記分圧電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力され、前記サブアンプは、反転入力端子に、前記加算電圧が入力されるとともに、非反転入力端子に、前記基準電圧が入力されることを特徴とするＤＣ−ＤＣコンバータ。
（付記９）
前記分圧電圧に前記オフセット電圧を加算した前記加算電圧を出力するオフセット回路をさらに備えることを特徴とするＤＣ−ＤＣコンバータ。
前記分圧電圧に前記オフセット電圧を加算した前記加算電圧を出力するオフセット回路をさらに備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記１０）
前記分圧回路は、前記出力端子に一端が接続された第１の分圧抵抗と、前記第１の分圧抵抗の他端と接地との間に接続された第２の分圧抵抗と、を含み、前記第１の分圧抵抗と前記第２の分圧抵抗との間の電圧を前記分圧電圧として出力することを特徴とするＤＣ−ＤＣコンバータ。
前記分圧回路は、前記出力端子に一端が接続された第１の分圧抵抗と、前記第１の分圧抵抗の他端と接地との間に接続された第２の分圧抵抗と、を含み、前記第１の分圧抵抗と前記第２の分圧抵抗との間の電圧を前記分圧電圧として出力することを特徴とするＤＣ−ＤＣコンバータ。
１ 分圧回路
２ フィルタ回路
３ 制御回路
４ 監視回路
５ クランプ回路
６ スイッチ回路
７ オフセット回路
１００、２００、３００ ＤＣ−ＤＣコンバータ
１０１、２０１、３０１ 半導体集積回路
Ｍ１ 第１のＭＯＳトランジスタ
Ｍ２ 第２のＭＯＳトランジスタ
Ｌ コイル
Ｃ コンデンサ
Ｒ１ 電流検出抵抗
ＣＡ 電流アンプ
ＥＡ エラーアンプ
ＩＣＯＭＰ 電流コンパレータ
ＯＳＣ 発振器
ＭＣ モードコンパレータ
Ｘ 第１の端子
Ｙ 出力端子
２ フィルタ回路
３ 制御回路
４ 監視回路
５ クランプ回路
６ スイッチ回路
７ オフセット回路
１００、２００、３００ ＤＣ−ＤＣコンバータ
１０１、２０１、３０１ 半導体集積回路
Ｍ１ 第１のＭＯＳトランジスタ
Ｍ２ 第２のＭＯＳトランジスタ
Ｌ コイル
Ｃ コンデンサ
Ｒ１ 電流検出抵抗
ＣＡ 電流アンプ
ＥＡ エラーアンプ
ＩＣＯＭＰ 電流コンパレータ
ＯＳＣ 発振器
ＭＣ モードコンパレータ
Ｘ 第１の端子
Ｙ 出力端子
Claims (5)
- 電源に一端が接続され、第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、
前記コイルの他端と前記接地との間に接続されたコンデンサと、
前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記モードコンパレータの出力信号を監視し、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を出力する監視回路と、
前記電源と前記接地との間に接続され、前記モード変化検出信号に応じて前記フィルタ回路の前記一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とするＤＣ−ＤＣコンバータ。 - 前記監視回路は、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を予め設定された規定期間だけ出力し、
前記クランプ回路は、前記モード変化検出信号に応じて、前記規定期間の間、前記フィルタ回路の前記一端の電圧を前記規定電圧に向けて変化させる
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。 - 電源に一端が接続され、第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプと、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とするＤＣ−ＤＣコンバータ。 - 第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、前記コイルの他端と接地との間に接続されたコンデンサと、前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
電源に一端が接続され、前記第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、前記接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記モードコンパレータの出力信号を監視し、前記モードコンパレータの出力信号が前記軽負荷モード信号から前記ノーマルモード信号に変化した場合に、モード変化検出信号を出力する監視回路と、
前記電源と前記接地との間に接続され、前記モード変化検出信号に応じて前記フィルタ回路の前記一端の電圧を予め設定された規定電圧に向けて変化させるクランプ回路と、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする半導体集積回路。 - 第１の端子に一端が接続され、出力端子に他端が接続されたコイルと、前記コイルの他端と接地との間に接続されたコンデンサと、前記出力端子の電圧を分圧し、この分圧した分圧電圧を出力する分圧回路と、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
電源に一端が接続され、前記第１の端子に他端が接続された第１のＭＯＳトランジスタと、
前記第１の端子に一端が接続され、前記接地に他端が接続された第２のＭＯＳトランジスタと、
前記電源と前記第１のＭＯＳトランジスタの前記一端との間に接続された電流検出抵抗と、
前記電流検出抵抗に流れる電流の電流値に応じた電流検出信号を出力する電流アンプと、
前記分圧電圧と基準電圧とが入力され、前記分圧電圧と前記基準電圧とを比較した結果に応じた比較結果信号を出力するエラーアンプと、
前記エラーアンプの出力に一端が接続され、前記接地に他端が接続され、前記エラーアンプが出力した前記比較結果信号の位相を補償するフィルタ回路と、
前記比較結果信号と前記電流検出信号とが入力され、前記比較結果信号と前記電流検出信号と比較した結果に応じたリセット信号を出力する電流コンパレータと、
発振したセット信号を出力する発振器と、
前記セット信号に応じて前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタのゲートにパルス信号である制御信号を出力して前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとを相補的にオン／オフを切り換え、さらに、前記リセット信号に応じて前記制御信号のパルスデューティ比を制御する制御回路と、
前記比較結果信号と閾値電圧とが入力され、前記比較結果信号が前記閾値電圧より大きい場合には、ノーマルモード信号を出力し、前記比較結果信号が前記閾値電圧以下である場合には、前記発信器、前記電流コンパレータ、または、前記電流アンプののうちの少なくとも何れかの動作を停止させるための軽負荷モード信号を出力するモードコンパレータと、
前記分圧電圧にオフセット電圧を加算した加算電圧と前記基準電圧とが入力され、前記エラーアンプの出力に出力が接続されたサブアンプと、を備え、
前記軽負荷モード信号に応じて、前記発信器、前記電流コンパレータ、または、前記電流アンプうちの少なくとも何れかは、動作を停止する
ことを特徴とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009262164A JP5586211B2 (ja) | 2009-11-17 | 2009-11-17 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
| US12/879,945 US8373397B2 (en) | 2009-11-17 | 2010-09-10 | DC-DC converter and semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009262164A JP5586211B2 (ja) | 2009-11-17 | 2009-11-17 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011109806A true JP2011109806A (ja) | 2011-06-02 |
| JP5586211B2 JP5586211B2 (ja) | 2014-09-10 |
Family
ID=44010828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009262164A Expired - Fee Related JP5586211B2 (ja) | 2009-11-17 | 2009-11-17 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8373397B2 (ja) |
| JP (1) | JP5586211B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996389A (zh) * | 2014-05-08 | 2014-08-20 | 京东方科技集团股份有限公司 | 一种电源电路和显示装置 |
| JP2015171274A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
| JP2016046893A (ja) * | 2014-08-21 | 2016-04-04 | 株式会社東芝 | 電源回路とその制御方法 |
| US9306592B2 (en) | 2013-07-10 | 2016-04-05 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JP2016158392A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社デンソー | 電源装置 |
| KR20190008149A (ko) * | 2017-07-14 | 2019-01-23 | 에이블릭 가부시키가이샤 | 스위칭 레귤레이터 |
| KR20190065295A (ko) * | 2016-10-18 | 2019-06-11 | 텍사스 인스트루먼츠 인코포레이티드 | 저 대 고 전력 전이 모드를 가진 전원 |
| JP2020048373A (ja) * | 2018-09-21 | 2020-03-26 | ローム株式会社 | Ｄｃ／ｄｃコンバータの制御回路、電源管理回路、ｓｓｄ、ｄｃ／ｄｃコンバータ |
| JP2022132438A (ja) * | 2017-03-10 | 2022-09-08 | ローム株式会社 | Ｄｃ／ｄｃコンバータ |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5330962B2 (ja) * | 2009-11-04 | 2013-10-30 | パナソニック株式会社 | Ｄｃ−ｄｃコンバータ |
| EP2337203B1 (en) * | 2009-12-15 | 2013-05-22 | Nxp B.V. | Circuit for a switch mode power supply |
| JP6000508B2 (ja) * | 2010-10-18 | 2016-09-28 | サイプレス セミコンダクター コーポレーション | スイッチングレギュレータ |
| US8633680B2 (en) * | 2011-03-28 | 2014-01-21 | Fairchild Semiconductor Corporation | Differential sensing for voltage control in a power supply circuit |
| JP2013165570A (ja) * | 2012-02-10 | 2013-08-22 | Toshiba Corp | 半導体集積回路装置、ｄｃ−ｄｃコンバータおよび電圧変換方法 |
| US9473023B2 (en) | 2012-08-10 | 2016-10-18 | Texas Instruments Incorporated | Switched mode assisted linear regulator with seamless transition between power tracking configurations |
| US9112413B2 (en) * | 2012-08-10 | 2015-08-18 | Texas Instruments Incorporated | Switched mode assisted linear regulator with AC coupling with capacitive charge control |
| US9112409B2 (en) * | 2012-08-10 | 2015-08-18 | Texas Instruments Incorporated | Switched mode assisted linear regulator with dynamic buck turn-off using ZCD-controlled tub switching |
| JP2014092370A (ja) * | 2012-10-31 | 2014-05-19 | Agilent Technologies Inc | 電圧電流特性発生器 |
| US9088219B2 (en) * | 2012-11-30 | 2015-07-21 | Atmel Corporation | Dual-mode, AC/DC power converter with power factor correction |
| US9318959B2 (en) | 2013-01-31 | 2016-04-19 | Atmel Corporation | Low total harmonic distortion and high power factor correction power converters |
| KR102219639B1 (ko) * | 2013-12-02 | 2021-02-23 | 온세미컨덕터코리아 주식회사 | 클램핑 회로, 이를 포함하는 전력 공급 장치 및 전력 공급 장치의 구동 방법 |
| JP6344182B2 (ja) * | 2014-09-26 | 2018-06-20 | パナソニックＩｐマネジメント株式会社 | 給電装置 |
| US9941790B2 (en) * | 2015-08-19 | 2018-04-10 | Qualcomm Incorporated | DC-to-DC converter |
| JP6619662B2 (ja) * | 2016-02-05 | 2019-12-11 | エイブリック株式会社 | スイッチングレギュレータ |
| US10020732B2 (en) | 2016-08-25 | 2018-07-10 | Silanna Asia Pte Ltd | Power converter having low power operating mode |
| US20180145668A1 (en) * | 2016-11-22 | 2018-05-24 | Mosway Technologies Limited | Voltage clamping circuit |
| WO2018168328A1 (ja) * | 2017-03-14 | 2018-09-20 | 日本電産株式会社 | パワー半導体スイッチング素子のダメージ予測装置及びダメージ予測方法、ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータ |
| US10715135B2 (en) * | 2017-06-16 | 2020-07-14 | Software Motor Company | Advanced gate drivers for silicon carbide bipolar junction transistors |
| US10103633B1 (en) * | 2017-08-31 | 2018-10-16 | Dialog Semiconductor (Uk) Limited | Switching converter with power level selection |
| US10666139B1 (en) * | 2019-02-27 | 2020-05-26 | Analog Devices International Unlimited Company | Switching regulator with proportional-integral (PI) control compensation network clamp |
| IT201900012984A1 (it) * | 2019-07-26 | 2021-01-26 | Eldor Corp Spa | Circuito elettronico di monitoraggio per rilevare la variazione della potenza o corrente assorbita da almeno un circuito elettronico da testare e sistema elettronico per testare il funzionamento dell’almeno un circuito elettronico |
| CN111865082B (zh) * | 2020-08-06 | 2021-12-07 | 成都芯源系统有限公司 | 低静态电流开关变换器及其控制电路 |
| CN114257088A (zh) * | 2021-12-29 | 2022-03-29 | 北京奕斯伟计算技术有限公司 | 电压转换电路及电源转换器 |
| CN114465206B (zh) * | 2022-01-06 | 2024-03-12 | 浙江科睿微电子技术有限公司 | 一种buck变换器的自恢复过流保护电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127815A (en) * | 1999-03-01 | 2000-10-03 | Linear Technology Corp. | Circuit and method for reducing quiescent current in a switching regulator |
| JP2006050724A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 電流検出回路及びそれを用いたスイッチング電源 |
| JP2008043195A (ja) * | 2006-08-04 | 2008-02-21 | Linear Technol Corp | スイッチングレギュレータおよびそれを作動させるための方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481178A (en) * | 1993-03-23 | 1996-01-02 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
| TW595076B (en) * | 2003-05-19 | 2004-06-21 | Richtek Technology Corp | Delta-sigma DC to DC converter and its method |
| JP4811850B2 (ja) * | 2005-08-11 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | スイッチング・レギュレータ |
| JP4440869B2 (ja) * | 2005-10-25 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| JP5618733B2 (ja) * | 2009-12-09 | 2014-11-05 | ローム株式会社 | 半導体装置及びこれを用いたスイッチングレギュレータ |
| US8466669B2 (en) * | 2010-11-01 | 2013-06-18 | Himax Analogic, Inc. | Buck circuit having fast transient response mechanism and operation of the same |
-
2009
- 2009-11-17 JP JP2009262164A patent/JP5586211B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-10 US US12/879,945 patent/US8373397B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127815A (en) * | 1999-03-01 | 2000-10-03 | Linear Technology Corp. | Circuit and method for reducing quiescent current in a switching regulator |
| JP2006050724A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 電流検出回路及びそれを用いたスイッチング電源 |
| JP2008043195A (ja) * | 2006-08-04 | 2008-02-21 | Linear Technol Corp | スイッチングレギュレータおよびそれを作動させるための方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306592B2 (en) | 2013-07-10 | 2016-04-05 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JP2015171274A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
| US9356530B2 (en) | 2014-03-10 | 2016-05-31 | Kabushiki Kaisha Toshiba | DC-DC converter and semiconductor integrated circuit |
| CN103996389A (zh) * | 2014-05-08 | 2014-08-20 | 京东方科技集团股份有限公司 | 一种电源电路和显示装置 |
| CN103996389B (zh) * | 2014-05-08 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种电源电路和显示装置 |
| US9263943B2 (en) | 2014-05-08 | 2016-02-16 | Boe Technology Group Co., Ltd. | Power supply circuit and display device |
| JP2016046893A (ja) * | 2014-08-21 | 2016-04-04 | 株式会社東芝 | 電源回路とその制御方法 |
| US9906125B2 (en) | 2014-08-21 | 2018-02-27 | Kabushiki Kaisha Toshiba | Power circuit with switching frequency control circuit and control method thereof |
| JP2016158392A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社デンソー | 電源装置 |
| JP2022088554A (ja) * | 2016-10-18 | 2022-06-14 | テキサス インスツルメンツ インコーポレイテッド | 低電力から高電力への遷移モードを備える電力供給 |
| KR20190065295A (ko) * | 2016-10-18 | 2019-06-11 | 텍사스 인스트루먼츠 인코포레이티드 | 저 대 고 전력 전이 모드를 가진 전원 |
| JP2019531690A (ja) * | 2016-10-18 | 2019-10-31 | 日本テキサス・インスツルメンツ合同会社 | 低電力から高電力への遷移モードを備える電力供給 |
| JP7060851B2 (ja) | 2016-10-18 | 2022-04-27 | テキサス インスツルメンツ インコーポレイテッド | 低電力から高電力への遷移モードを備える電力供給 |
| KR102524950B1 (ko) * | 2016-10-18 | 2023-05-02 | 텍사스 인스트루먼츠 인코포레이티드 | 저 대 고 전력 전이 모드를 가진 전원 |
| JP7293445B2 (ja) | 2016-10-18 | 2023-06-19 | テキサス インスツルメンツ インコーポレイテッド | 低電力から高電力への遷移モードを備える電力供給 |
| JP7371175B2 (ja) | 2017-03-10 | 2023-10-30 | ローム株式会社 | Ｄｃ／ｄｃコンバータ |
| JP7511069B2 (ja) | 2017-03-10 | 2024-07-04 | ローム株式会社 | Ｄｃ／ｄｃコンバータ |
| JP2022132438A (ja) * | 2017-03-10 | 2022-09-08 | ローム株式会社 | Ｄｃ／ｄｃコンバータ |
| JP2019022295A (ja) * | 2017-07-14 | 2019-02-07 | エイブリック株式会社 | スイッチングレギュレータ |
| KR20190008149A (ko) * | 2017-07-14 | 2019-01-23 | 에이블릭 가부시키가이샤 | 스위칭 레귤레이터 |
| KR102506229B1 (ko) * | 2017-07-14 | 2023-03-06 | 에이블릭 가부시키가이샤 | 스위칭 레귤레이터 |
| JP2020048373A (ja) * | 2018-09-21 | 2020-03-26 | ローム株式会社 | Ｄｃ／ｄｃコンバータの制御回路、電源管理回路、ｓｓｄ、ｄｃ／ｄｃコンバータ |
| JP7102307B2 (ja) | 2018-09-21 | 2022-07-19 | ローム株式会社 | Ｄｃ／ｄｃコンバータの制御回路、電源管理回路、ｓｓｄ、ｄｃ／ｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5586211B2 (ja) | 2014-09-10 |
| US20110115456A1 (en) | 2011-05-19 |
| US8373397B2 (en) | 2013-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5586211B2 (ja) | Ｄｃ−ｄｃコンバータおよび半導体集積回路 | |
| JP6042091B2 (ja) | スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ | |
| JP4985003B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7714546B2 (en) | Step-up regulator with multiple power sources for the controller | |
| US10554127B2 (en) | Control circuit and control method for multi-output DC-DC converter | |
| JP6356214B2 (ja) | スイッチングレギュレータにおける１００パーセントデューティサイクルのためのシステムおよび方法 | |
| KR20170120605A (ko) | 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들 | |
| JP5326551B2 (ja) | 電源装置および電源装置の制御方法 | |
| JP2007082273A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
| JP2012129645A (ja) | コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器 | |
| KR101919625B1 (ko) | 전류제어 모드 dc-dc 컨버터 | |
| US20170364107A1 (en) | Switching regulator control circuit | |
| JP6097237B2 (ja) | Ｄｃ−ｄｃコンバータおよび半導体集積回路 | |
| US20140340066A1 (en) | Timing generator and timing signal generation method for power converter | |
| JP2011199972A (ja) | スイッチング電源の制御回路及び電子機器 | |
| KR101507405B1 (ko) | 전류 모드 직류 직류 컨버터 | |
| TWI766061B (zh) | 開關調節器 | |
| JP2005057954A (ja) | 昇降圧自動切換え回路 | |
| JP6272442B2 (ja) | スイッチング電源装置、半導体装置、テレビ | |
| JP2010063290A (ja) | 電源制御回路 | |
| JP2009005492A (ja) | 半導体装置及びｄｃｄｃコンバータ | |
| JP2011142761A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5641555B2 (ja) | Ｄｃｄｃコンバータおよびその起動制御方法 | |
| US20220407421A1 (en) | Control circuit for dc/dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140722 |
|
| LAPS | Cancellation because of no payment of annual fees |