JP2009005492A - 半導体装置及びｄｃｄｃコンバータ - Google Patents

Abstract

【課題】出力電圧の制御方式の切り替えが可能なＤＣＤＣコンバータに関し、好適な切り替え方式を提案する。
【解決手段】入力ノードと出力ノードとを結ぶパス上にソース及びドレインが配置されたトランジスタとインダクタとが配置され、前記トランジスタと前記インダクタとの間のノードとグラウンドとの間に整流器が配置され、前記出力ノードとグラウンドとの間にキャパシタが配置されるようなＤＣＤＣコンバータに対し、前記トランジスタと前記インダクタとの間のノードの電圧を検出するための検出回路と、前記検出回路により検出される前記電圧に応じてＰＷＭモード又はＰＦＭモードに制御モードが切り替えられ、前記トランジスタのゲートに対して該トランジスタのＯＮ／ＯＦＦ動作を制御する制御信号を出力する制御回路と、を具備することを特徴とする半導体装置。
【選択図】図１

Description

本発明は、半導体装置及びＤＣＤＣコンバータに関する。

ＤＣＤＣコンバータは、ＤＣ電圧をＤＣ電圧に変換するコンバータ（変換器）である。ＤＣＤＣコンバータの例としては、昇圧用のＤＣＤＣコンバータや降圧用のＤＣＤＣコンバータが挙げられる（特許文献１等）。

ＤＣＤＣコンバータの動作方式の例として、ＰＷＭ（Pulse Width Modulation：パルス幅変調）方式による出力電圧制御と、ＰＦＭ（Pulse Frequency Modulation：パルス周波数変調）方式による出力電圧制御とを使い分けるような動作方式が挙げられる。当該動作方式では、重負荷時にはＰＷＭ方式による出力電圧制御が実行され、軽負荷時にはＰＦＭ方式による出力電圧制御が実行される。すなわち、出力電圧の制御方式が、負荷の状態に応じて切り替えられる。これにより、重負荷時の出力電圧特性を確保しつつ、軽負荷時の効率を確保することができる。ＰＷＭ方式では、出力電圧のパルス周波数を変化させずにパルス幅を制御することで、出力電圧を一定に保つ。ＰＦＭ方式では、出力電圧のパルス幅を変化させずにパルス周波数を制御することで、出力電圧を一定に保つ。

上記の動作方式では、ＤＣＤＣコンバータの負荷の状態が検出され、負荷の状態の検出結果に応じて、出力電圧の制御方式が切り替えられる。ある動作例では、パルスがＯＮのときのピーク電流が検出され、ピーク電流値に応じて、ＰＷＭ方式とＰＦＭ方式とが切り替えられる。ある動作例では、インダクタ電流が０であるか否かが検出され、インダクタ電流が１パルス周期内に途切れたか否かに応じて、ＰＷＭ方式とＰＦＭ方式とが切り替えられる。

これらの動作例では、ＤＣＤＣコンバータ内を流れる電流を検出する必要がある。電流検出を可能にするには、ＤＣＤＣコンバータ内にアンプ等の電流検出用の機構を用意する必要がある。しかしこれは、ＤＣＤＣコンバータの回路構成を複雑化してしまう。
特開２００６−１７４６３０号公報

本発明は、出力電圧の制御方式の切り替えが可能なＤＣＤＣコンバータに関し、好適な切り替え方式を提案することを課題とする。

本発明の実施例は、例えば、入力ノードと出力ノードとを結ぶパス上にソース及びドレインが配置されたトランジスタとインダクタとが配置され、前記トランジスタと前記インダクタとの間のノードとグラウンドとの間に整流器が配置され、前記出力ノードとグラウンドとの間にキャパシタが配置されるようなＤＣＤＣコンバータに対し、前記トランジスタと前記インダクタとの間のノードの電圧を検出するための検出回路と、前記検出回路により検出される前記電圧に応じてＰＷＭモード又はＰＦＭモードに制御モードが切り替えられ、前記トランジスタのゲートに対して該トランジスタのＯＮ／ＯＦＦ動作を制御する制御信号を出力する制御回路と、を具備することを特徴とする半導体装置である。

本発明の実施例は、例えば、入力ノードと出力ノードとを結ぶパス上にソース及びドレインが配置されたトランジスタと、前記トランジスタの出力ノード側の前記パス上に配置されたインダクタと、前記トランジスタと前記インダクタとの間のノードとグラウンドとの間に配線された整流器と、前記出力ノードとグラウンドとの間に配線されたキャパシタと、前記トランジスタと前記インダクタとの間のノードの電圧を検出する検出回路と、前記検出回路により検出される前記電圧に応じてＰＷＭモード又はＰＦＭモードに制御モードが切り替わり、前記トランジスタのゲートに対して該トランジスタのＯＮ／ＯＦＦ動作を制御する制御信号を出力する制御回路と、を具備することを特徴とするＤＣＤＣコンバータである。

本発明は、出力電圧の制御方式の切り替えが可能なＤＣＤＣコンバータに関し、好適な切り替え方式を提案するものである。

図１は、本実施例のＤＣＤＣコンバータ１０１の回路構成図である。図１のＤＣＤＣコンバータ１０１は、本発明のトランジスタの一例であるスイッチングトランジスタ１１１と、本発明のインダクタの一例であるインダクタ（コイル）１１２と、本発明の整流器の一例であるダイオード１１３と、本発明のキャパシタの一例であるキャパシタ（コンデンサ）１１４とを具備する。図１のＤＣＤＣコンバータ１０１はさらに、本発明の制御回路の一例である制御回路１２１と、本発明の検出回路の一例であるフリップフロップ１２２と、インバータ１２３と、バッファ１２４とを具備する。

図１にはさらに、半導体集積回路装置２０１が示されている。当該半導体集積回路装置２０１は、ＤＣＤＣコンバータ１０１用の半導体装置であり、ＤＣＤＣコンバータ１０１を構成している。スイッチングトランジスタ１１１と、制御回路１２１と、フリップフロップ１２２と、インバータ１２３と、バッファ１２４は、当該半導体集積回路装置２０１の内部に位置している。スイッチングトランジスタ１１１と、インダクタ１１２と、ダイオード１１３と、キャパシタ１１４はそれぞれ、当該半導体集積回路装置２０１の内部に位置していても外部に位置していても構わない。

図１には、ノードＮ_inと、ノードＮ_outと、パスＰが示されている。ノードＮ_inは、ＤＣＤＣコンバータ１０１の入力ノードである。ノードＮ_outは、ＤＣＤＣコンバータ１０１の出力ノードである。パスＰは、ＤＣＤＣコンバータ１０１の入力ノードＮ_inと出力ノードＮ_outとを結ぶ回路パスである。図１には更に、入力電圧Ｖ_inと、出力電圧Ｖ_outが示されている。入力電圧Ｖ_inは、ノードＮ_inの入力電圧、即ち、ＤＣＤＣコンバータ１０１の入力電圧である。出力電圧Ｖ_outは、ノードＮ_outの出力電圧、即ち、ＤＣＤＣコンバータ１０１の出力電圧である。

スイッチングトランジスタ１１１及びインダクタ１１２は共に、パスＰ上に配置されている。スイッチングトランジスタ１１１はここでは、ゲート電極とソース電極とドレイン電極とを具備する電界効果トランジスタである。本実施例では、スイッチングトランジスタ１１１のソース及びドレインがパスＰ上に配置されており、ソース電極及びドレイン電極の一方がパスＰ上の入力ノードＮ_in側に位置しており、ソース電極及びドレイン電極の他方がパスＰ上の出力ノードＮ_out側に位置している。スイッチングトランジスタ１１１は、Ｐ型ＭＯＳでもＮ型ＭＯＳでも構わない。インダクタ１１２はここでは、パスＰ上におけるスイッチングトランジスタ１１１の下流側に配置されている。即ち、インダクタ１１２はここでは、スイッチングトランジスタ１１１の出力ノードＮ_out側のパスＰ上に配置されている。スイッチングトランジスタ１１１とインダクタ１１２は、パスＰ上で互いに直列接続されている。

図１にはさらに、ノードＮ₁と、ノードＮ₂が示されている。ノードＮ₁は、パスＰ上において、スイッチングトランジスタ１１１とインダクタ１１２との間に位置するノードである。ノードＮ₂は、パスＰ上において、インダクタ１１２の下流側に位置するノードである。

ダイオード１１３とキャパシタ１１４はそれぞれ、パスＰ上のノードとグラウンドとの間に配線されている。ダイオード１１３はここでは、ノードＮ₁とグラウンドＧＮＤとの間に配線されている。即ち、ダイオード１１３はここでは、スイッチングトランジスタ１１１とインダクタ１１２との間のノードとグラウンドＧＮＤとの間に配置されている。本実施例では、ダイオード１１３の陽極（Ｐ極）がグラウンド側に位置しており、ダイオード１１３の陰極（Ｎ極）がパスＰ側（ノードＮ₁側）に位置している。キャパシタ１１４はここでは、ノードＮ₂とグラウンドＧＮＤとの間に配線されている。即ち、キャパシタ１１４はここでは、出力ノードＮ_outとグラウンドＧＮＤとの間に配置されている。

図１にはさらに、ノードＮ₃と、ノードＮ₄が示されている。ノードＮ₃は、パスＰ上において、インダクタ１１２の下流側に位置するノードである。ノードＮ₄は、パスＰ上において、スイッチングトランジスタ１１１とインダクタ１１２との間に位置するノードである。ノードＮ₃及びＮ₄はそれぞれ、パスＰ上におけるノードＮ₂及びＮ₁の下流側に位置しているが、パスＰ上におけるノードＮ₂及びＮ₁の上流側に位置していてもよい。ノードＮ₃及びＮ₄はそれぞれ、ノードＮ₂及びＮ₁と同じノードでも異なるノードでもよい。

制御回路１２１は、スイッチングトランジスタ１１１のオン／オフを切り替えるための制御信号を出力する回路である。制御回路１２１は、このような制御信号を出力することで、ＤＣＤＣコンバータ１０１の出力電圧をＰＷＭ方式又はＰＦＭ方式で制御する。図１には、当該制御信号Ｃと当該出力電圧Ｖ_outとが示されている。制御信号Ｃは、インバータ１２３を介してスイッチングトランジスタ１１１のゲート電極に入力されると共に、フリップフロップ１２２のＣＫ端子に入力される。ノードＮ₃から制御回路１２１には、出力電圧Ｖ_outにより生成された信号Ｓが入力される。図１には、ノードＮ₃と制御回路１２１との間に位置しているノードＮと、ノードＮ₃とノードＮとの間に配線された抵抗Ｒ₁と、ノードＮとグラウンドＧＮＤとの間に配線された抵抗Ｒ₂とが示されている。

制御回路１２１の制御モードには、ＰＷＭモードとＰＦＭモードが存在する。制御回路１２１は、ＰＷＭモードにおいては、出力電圧Ｖ_outをＰＷＭ方式で制御する。本実施例のＰＷＭモードでは、出力電圧Ｖ_outのパルス周波数を変化させずにパルス幅を制御することで、出力電圧Ｖ_outが一定に保たれる。即ち、制御回路１２１は、出力電圧Ｖ_outをＰＷＭ方式で一定に保つように制御信号Ｃを出力する。制御回路１２１は、ＰＦＭモードにおいては、出力電圧Ｖ_outをＰＦＭ方式で制御する。本実施例のＰＦＭモードでは、出力電圧Ｖ_outのパルス幅を変化させずにパルス周波数を制御することで、出力電圧Ｖ_outが一定に保たれる。即ち、制御回路１２１は、出力電圧Ｖ_outをＰＦＭ方式で一定に保つように制御信号Ｃを出力する。これらの制御モードにおいて、制御回路１２１は、制御信号Ｃを出力する事で、インダクタ１１２に流れる電流を制御し、出力電圧Ｖ_outを制御する。制御信号Ｃは、上述のように、スイッチングトランジスタ１１１のゲートに入力される。当該制御信号Ｃにより、スイッチングトランジスタ１１１のオン／オフ動作が制御される。

制御回路１２１の制御モードはここでは、重負荷時にはＰＷＭモードに切り替えられ、軽負荷時にはＰＦＭモードに切り替えられる。すなわち、制御モードが、ＤＣＤＣコンバータ１０１の負荷の状態に応じて切り替えられる。これにより、重負荷時の出力電圧特性を確保しつつ、軽負荷時の効率を確保することができる。

フロップフロップ１２２は、ノードＮ₄の電圧を検出（監視）する回路である。ノードＮ₄の電圧は、バッファ１２４を介してフリップフロップ１２２のＤ端子に入力される。フリップフロップ１２２は、ノードＮ₄の電圧を検出し、制御回路１２１の制御モードをＰＷＭモードとするかＰＦＭモードとするかを、当該電圧に応じて選択する。そしてフリップフロップ１２２は、制御モードの選択結果を示す信号、即ち、制御モードの切り替え信号を出力する。当該信号は、フリップフロップ１２２のＱ端子から出力され、制御回路１２１に入力される。制御回路１２１の制御モードは、当該切り替え信号に応じて切り替えられる。このように、制御回路１２１の制御モードは、フリップフロップ１２２により検出された電圧に応じて、ＰＷＭモード又はＰＦＭモードに切り替えられる。

フリップフロップ１２２はここでは、スイッチングトランジスタ１１１がオフからオンに切り替わるタイミングで、ノードＮ₄の電圧を検出する。これにより、ノードＮ₄の電圧の立ち上がりが検出される。本実施例では、フリップフロップ１２２によって検出回路が構成されているため、このような立ち上がり検出が可能となっている。フリップフロップ１２２はここでは、ＣＫ（ＣＬＯＣＫ）端子とＤ端子とＱ端子とを具備するＤ型フリップフロップである。

以下、図１の制御回路１２１について詳細に説明する。図２は、図１の制御回路１２１の回路構成図である。

制御回路１２１は、ＰＷＭ制御回路３０１と、ＰＦＭ制御回路３０２と、スイッチング回路３１１とを備えている。ＰＷＭ制御回路３０１は、ＤＣＤＣコンバータ１０１の出力電圧をＰＷＭ方式で制御する回路である。ＰＦＭ制御回路３０２は、ＤＣＤＣコンバータ１０１の出力電圧をＰＦＭ方式で制御する回路である。ＰＷＭ制御回路３０１及びＰＦＭ制御回路３０２はそれぞれ、スイッチングトランジスタ１１１のオン／オフを切り替えるための制御信号を出力する。ＰＷＭ制御回路３０１とＰＦＭ制御回路３０２はそれぞれ、このような制御信号を出力する事で、ＤＣＤＣコンバータ１０１の出力電圧をＰＷＭ方式とＰＦＭ方式で制御する。

スイッチング回路３１１は、ＰＷＭ制御回路３０１からの制御信号を出力するかＰＦＭ制御回路３０２からの制御信号を出力するかを切り替える回路である。スイッチング回路３１１には、制御モードの切り替え信号がフリップフロップ１２２から入力される。スイッチング回路３１１は、ＰＷＭモードへの切り替え信号が入力されると、ＰＷＭ制御回路３０１からの制御信号を出力するよう切り替わる。これにより、制御回路１２１がＰＷＭモードになる。スイッチング回路３１１は、ＰＦＭモードへの切り替え信号が入力されると、ＰＦＭ制御回路３０２からの制御信号を出力するよう切り替わる。これにより、制御回路１２１がＰＦＭモードになる。スイッチング回路３１１から出力される制御信号が、図１の制御信号Ｃである。ＰＷＭ制御回路３０１とＰＦＭ制御回路３０２にはそれぞれ、出力電圧Ｖ_outにより生成された信号Ｓが入力される。

ＰＷＭ制御回路３０１には、発振回路３２１と、エラーアンプ３２２と、位相補償回路３２３と、ＰＷＭコンパレータ３２４と、ＲＳ型フリップフロップ３２５とが設けられている。

発振回路３２１は、所定周波数のパルス波を発振する。エラーアンプ３２２は、その＋入力端子が直流電源Ｖに接続されており、その−入力端子には信号Ｓが入力される。位相補償回路３２３は、ノードＮ_PWMとグラウンドとの間に配線されており、互いに直列接続された抵抗Ｒ_PWMとキャパシタＣ_PWMとを含む。ノードＮ_PWMは、エラーアンプ３２２の出力端子とＰＷＭコンパレータ３２４の−入力端子との間のノードである。ＰＷＭコンパレータ３２４は、その＋入力端子が電流検出回路Ｄの出力端子と接続されており、その−入力端子がエラーアンプ３２２の出力端子と接続されている。電流検出回路Ｄは、その＋入力端子がスイッチングトランジスタ１１１の上流のノードと接続され、その−入力端子がスイッチングトランジスタ１１１の下流のノードと接続されており、スイッチングトランジスタ１１１を流れる電流を検出する。電流検出回路Ｄは、制御モードの切り替え用の電流検出回路ではない事に留意されたい。ＲＳ型フリップフロップ３２５は、そのＲ入力端子がＰＷＭコンパレータ３２４の出力端子と接続され、そのＳ入力端子が発振回路３２１と接続され、そのＱ出力端子がスイッチング回路３１１と接続されている。

ＰＦＭ制御回路３０２には、ＰＦＭコンパレータ３３１と、固定時間パルス生成回路３３２とが設けられている。

ＰＦＭコンパレータ３３１は、その＋入力端子が直流電源Ｖに接続されており、その−入力端子には信号Ｓが入力される。ＰＦＭコンパレータ３３１の出力端子は、固定時間パルス生成回路３３２の入力部と接続されている。固定時間パルス生成回路３３２は、パルス幅が一定のパルス波を生成する。固定時間パルス生成回路３３２の出力部は、スイッチング回路３１１と接続されている。

以下、図１のＤＣＤＣコンバータ１０１の動作について説明する。図３は、図１のＤＣＤＣコンバータ１０１の動作を説明するための波形図である。

上述のように、フリップフロップ１２２は、スイッチングトランジスタ１１１がＯＦＦからＯＮに切り替わるタイミングで、ノードＮ₄（スイッチングトランジスタ１１１とインダクタ１１２の接続点）の電圧を検出する。そしてフリップフロップ１２２は、当該電圧がロー（Ｌ）レベルであれば、即ち、ＧＮＤレベルに近ければ、制御回路１２１に対してＰＷＭモードを選択し、当該電圧がハイ（Ｈ）レベルであれば、即ち、出力電圧Ｖ_outに近ければ、制御回路１２１に対してＰＦＭモードを選択する。ローレベルは第１レベルの例であり、ハイレベルは第２レベルの例である。従って、第２レベルはここでは第１レベルよりも高くなっている。

ＰＷＭモードにおいて、制御回路１２１は、スイッチング周波数を一定に維持し、スイッチングトランジスタ１１１がＯＮである時間とＯＦＦである時間との比、即ち、デューティ比を変化させることで、出力電圧Ｖ_outを安定に制御する。出力電流（負荷電流）が十分に流れているときには、図３Ａのように、インダクタ電流Ｉ（Ｌ）は連続的に流れる。また、スイッチングトランジスタ１１１がＯＦＦの間は、ダイオード１１３の順方向に電流が流れ、図３Ｂのように、ノードＮ₄の電圧Ｖ（Ｌ）は負の電圧を示す。よって、制御信号ＣがＯＦＦからＯＮに変わる変化点において、フリップフロップ１２２は、図３Ｂに矢印で示すようにローレベルの信号を保持し、ＰＷＭモードを選択した状態を維持する。

一方、出力電流（負荷電流）が小さくなると、図３Ｃのように、インダクタ電流Ｉ（Ｌ）が小さくなり、スイッチング周期の間にインダクタ電流Ｉ（Ｌ）が０になる。これにより、図３Ｄのように、スイッチング周期の間においてノードＮ₄の電圧Ｖ（Ｌ）が上昇し、ダイオード１１３に電流が流れなくなる。この状態になると、制御信号ＣがＯＦＦからＯＮに変わる変化点において、フリップフロップ１２２は、図３Ｄに矢印で示すようにハイレベルの信号を保持し、ＰＦＭモードを選択する。

ＰＦＭモードにおいて、制御回路１２１は、出力電圧Ｖ_outが所定の電圧より低くなったらスイッチングトランジスタ１１１を一定時間ＯＮにする、という制御を繰り返す事で、出力電圧Ｖ_outを一定に保つ。ふたたび出力電流（負荷電流）が増大すると、出力電圧Ｖ_outが低下し、制御信号ＣがＯＦＦからＯＮになる変化点において、インダクタ電流Ｉ（Ｌ）が流れ続ける状態となる。そして、ダイオード１１３の順方向に電流が流れ、ノードＮ₄の電圧Ｖ（Ｌ）は負の電圧を示す。よって、制御信号ＣがＯＦＦからＯＮに変わる変化点において、フリップフロップ１２２は、ローレベルの信号を保持し、ＰＷＭモードを選択する。

以上のように、本実施例では、負荷電流が少ないときにはＰＦＭモードが自動的に選択され、負荷電流が大きいときにはＰＦＭモードが自動的に選択される。このように、本実施例では、出力電流の変化によって制御モードが自動的に選択される。

本実施例では、スイッチングトランジスタ１１１がＯＦＦからＯＮに切り替わるタイミングで、ノードＮ₄（スイッチングトランジスタ１１１とインダクタ１１２の接続点）の電圧が検出される。そして、本実施例では、当該電圧に基づいて、制御モードの切り替えが行われる。そのため、本実施例では、出力電流やインダクタ電流を検出する手段を必要とせずに、ＰＷＭ方式とＰＦＭ方式との切り替え制御を実現する事ができる。よって、本実施例では、ＰＷＭ方式とＰＦＭ方式との切り替え制御を比較的簡単な回路構成で実現する事ができる。これにより、素子数が少なく低価格で信頼性の高い低消費電力なＤＣＤＣコンバータ１０１が実現可能となる。

本実施例のＤＣＤＣコンバータの回路構成図である。 図１の制御回路の回路構成図である。 図１のＤＣＤＣコンバータの動作を説明するための波形図である。

符号の説明

１０１ ＤＣＤＣコンバータ
１１１ スイッチングトランジスタ
１１２ インダクタ
１１３ ダイオード
１１４ キャパシタ
１２１ 制御回路
１２２ フリップフロップ
１２３ インバータ
１２４ バッファ
２０１ 半導体集積回路装置
３０１ ＰＷＭ制御回路
３０２ ＰＦＭ制御回路
３１１ スイッチング回路

Claims (5)

1. 入力ノードと出力ノードとを結ぶパス上にソース及びドレインが配置されたトランジスタとインダクタとが配置され、前記トランジスタと前記インダクタとの間のノードとグラウンドとの間に整流器が配置され、前記出力ノードとグラウンドとの間にキャパシタが配置されるようなＤＣＤＣコンバータに対し、前記トランジスタと前記インダクタとの間のノードの電圧を検出するための検出回路と、
   前記検出回路により検出される前記電圧に応じてＰＷＭモード又はＰＦＭモードに制御モードが切り替えられ、前記トランジスタのゲートに対して該トランジスタのＯＮ／ＯＦＦ動作を制御する制御信号を出力する制御回路と、
   を具備することを特徴とする半導体装置。
2. 前記検出回路は、前記トランジスタがＯＦＦからＯＮに切り替わるタイミングで、前記電圧を検出することを特徴とする請求項１記載の半導体装置。
3. 前記検出回路は、フリップフロップであることを特徴とする請求項２記載の半導体装置。
4. 前記検出回路は、
   前記電圧が第１レベルであれば前記制御回路に対して前記ＰＷＭモードを選択し、
   前記電圧が前記第１レベルよりも高い第２レベルであれば前記制御回路に対して前記ＰＦＭモードを選択し、
   前記制御回路は、
   前記ＰＷＭモードにおいては、前記出力電圧のパルス周波数を変化させずにパルス幅を制御することで、前記出力ノードにおける出力電圧を一定に保つように前記制御信号を出力し、
   前記ＰＦＭモードにおいては、前記出力電圧のパルス幅を変化させずにパルス周波数を制御することで、前記出力ノードにおける出力電圧を一定に保つように前記制御信号を出力することを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
5. 入力ノードと出力ノードとを結ぶパス上にソース及びドレインが配置されたトランジスタと、
   前記トランジスタの出力ノード側の前記パス上に配置されたインダクタと、
   前記トランジスタと前記インダクタとの間のノードとグラウンドとの間に配線された整流器と、
   前記出力ノードとグラウンドとの間に配線されたキャパシタと、
   前記トランジスタと前記インダクタとの間のノードの電圧を検出する検出回路と、
   前記検出回路により検出される前記電圧に応じてＰＷＭモード又はＰＦＭモードに制御モードが切り替わり、前記トランジスタのゲートに対して該トランジスタのＯＮ／ＯＦＦ動作を制御する制御信号を出力する制御回路と、
   を具備することを特徴とするＤＣＤＣコンバータ。

Images