JP2006149067A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2006149067A JP2006149067A JP2004334907A JP2004334907A JP2006149067A JP 2006149067 A JP2006149067 A JP 2006149067A JP 2004334907 A JP2004334907 A JP 2004334907A JP 2004334907 A JP2004334907 A JP 2004334907A JP 2006149067 A JP2006149067 A JP 2006149067A
- Authority
- JP
- Japan
- Prior art keywords
- output
- vfb
- output voltage
- pfm
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 61
- 230000000630 rising effect Effects 0.000 abstract description 3
- 230000008859 change Effects 0.000 description 21
- 230000010355 oscillation Effects 0.000 description 20
- 239000000872 buffer Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 238000009499 grossing Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 13
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 9
- 101100284548 Neosartorya fumigata (strain ATCC MYA-4609 / Af293 / CBS 101355 / FGSC A1100) helA gene Proteins 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Abstract
【構成】DC−DCコンバータは、第1のフィードバック制御方式であるPWM制御と第2のフィードバック制御方式であるPFM制御とのいずれかに切替え可能に構成され、負荷LOADを流れる負荷電流が所定値を越えて小さくなる領域においてはPFM制御を選択するとともに、出力電圧もしくは出力電圧制御信号のレベルが変化するときは負荷電流の大きさにかかわらずPWM制御を選択するように構成されている。また、出力電圧もしくは出力電圧制御信号のレベルが変化してPWM制御となるときに、立ち上げ時は一時的にNchトランジスタを遮断し、立ち下げ時は一時的にPchトランジスタを遮断することにより、出力電圧の変化時間を一層短縮することができる。
【選択図】 図1
Description
従来から、DC−DCコンバータにおけるフィードバック制御方式には、PWM(Pulse Width Modulation)やPFM(Pulse Frequency Modulation)などの方式が知られている。また、負荷電流の減少に伴いスイッチング周波数を下げることで広い負荷領域において高い効率を維持する、PFM制御方式をPWM制御方式に併用するDC−DCコンバータもある(例えば、特許文献1参照。)。
図8は、PWM制御方式の降圧DC−DCコンバータの一例を示す回路図である。
このDC−DCコンバータは、入力電源電圧Vinを所定の電圧レベルに変換して、負荷LOADに供給するものであって、エラーアンプAmp1、位相補償用コンデンサC1、位相補償用抵抗R1、帰還抵抗R2,R3、発振回路OSC2、パルス幅変調用コンパレータCmp1、出力用のPchトランジスタ(MOSFET)P1、Nchトランジスタ(MOSFET)N1、インダクタL、ドライブ回路Dr1,Dr2、及び平滑コンデンサCoutから構成されている。
PWM制御方式の降圧DC−DCコンバータは、出力電圧信号Voutを定める出力電圧制御信号Vcontに対して、DC−DCコンバータの出力電圧信号Voutが抵抗分圧されたフィードバック信号Vfbを等しくするように動作する。例えば出力電圧信号Voutの分圧を行なう帰還抵抗R2とR3の抵抗値が等しい場合には、出力電圧信号Voutは出力電圧制御信号Vcontの2倍の電圧値となる。
パルス幅変調用コンパレータCmp1には、予め定められた周波数で発振する発振回路OSC2から出力される三角波信号Vosc2と、エラーアンプ出力信号Verrとが入力され、パルス幅変調信号Vcmpがドライブ回路Dr1,Dr2に対して出力される。パルス幅変調信号VcmpがLowのときPchトランジスタP1がオンし、HighのときNchトランジスタN1がオンする。PchトランジスタP1とNchトランジスタN1のゲートが同時にオンして入力電源電圧Vinから接地電位GNDに向けて貫通電流が流れないように、それぞれドライブ回路Dr1,Dr2ではデッドタイムを設けてタイミング調整を行っている。
PchトランジスタP1のオン期間には、入力電源電圧VinからインダクタLを介して平滑コンデンサCoutに電荷が流れ込み、インダクタLを流れる電流値はオン期間に増加する。一方、NchトランジスタN1のオン期間には、接地電位GNDから平滑コンデンサCoutに電荷を送り込み、この期間にインダクタLを流れる電流値は減少する。出力電圧信号Voutを帰還抵抗R2,R3で分圧して生成したフィードバック信号Vfbは、出力電圧制御信号VcontとともにエラーアンプAmp1に入力されることによって、Vfb=Vcontとなるようフィードバック制御が働く。
いま、PchトランジスタP1のオン期間をton、NchトランジスタN1のオン期間をtoffとすると、
Vout/Vin=ton/(ton+toff)
の関係がある。以下では、この{ton/(ton+toff)}をデューティ比という。
ここで、エラーアンプ出力信号Verrが図9(a)の状態から同図(b)に示すように低下する場合を考える。負荷LOADに流れる電流(負荷電流)が変動して出力電圧信号Voutが上昇した場合、出力電圧信号Voutを抵抗分圧しているフィードバック信号Vfbも上昇する。その結果、エラーアンプ出力信号Verrは低下するので、PchトランジスタP1のオン期間tonが減り、NchトランジスタN1のオン期間toffが増えて、出力電圧信号Voutの電圧値を下げようとする。このようにDC−DCコンバータにおけるフィードバック制御が働くために、負荷LOADに流れる電流が変化しても出力電圧信号Voutが一定に保たれることになる。
図10は、PFM制御方式のDC−DCコンバータの一例を示す回路図である。このDC−DCコンバータは、エラーアンプAmp1、位相補償用コンデンサC1、位相補償用抵抗R1、帰還抵抗R2,R3、発振回路OSC3、コンパレータCmp1、フリップフロップFF、出力用のPchトランジスタ(MOSFET)P1、電流センス用PchトランジスタPs、ダイオードD1、インダクタL、ドライブ回路Dr1、平滑コンデンサCout、電流センス用抵抗rs、基準電圧源VrefpおよびコンパレータCmpPから構成されている。
図8に示した回路と同様に、DC−DCコンバータの出力電圧信号Voutの抵抗分圧されたフィードバック信号Vfbが、外部から与えられる出力電圧制御信号Vcontに対して等しくなるように動作する。例えば出力電圧信号Voutの分圧を行なう帰還抵抗R2とR3の抵抗値が等しい場合には、出力電圧信号Voutは出力電圧制御信号Vcontの2倍の電圧値となる。
図11は、DC−DCコンバータにおけるPFM制御の動作波形を示す波形図である。
同図(a)には、コンパレータCmp1に入力するエラーアンプ出力信号Verrと三角波信号Vosc3を示している。発振回路OSC3からはエラーアンプ出力信号Verrに応じた周波数の三角波信号Vosc3が入力される。
同図(c)には、フリップフロップFFから出力されるパルス信号Vplsを示している。パルス信号Vplsは、上述のように三角波信号Vosc3がエラーアンプ出力信号Verrより小さくなった時点からPchトランジスタP1に流れる電流Ipが所定値を超える時点までの期間(tpulse)Lとなるパルスとしてドライブ回路Dr1に出力される。このパルス信号VplsがLowの期間に、PchトランジスタP1はドライブ回路Dr1によりオンされるため、インダクタLには入力電源電圧VinからPchトランジスタP1を通って電流が流れ込む。
出力電圧信号Voutを帰還抵抗R2,R3で分圧することにより生成したフィードバック信号Vfbは、出力電圧制御信号VcontとともにエラーアンプAmp1に入力される。その結果、Vfb=Vcontとなるようフィードバック制御が働く。
出力電圧信号Voutは、実際には、平滑コンデンサCoutから負荷LOADに流れ出す電流と、インダクタLを介して平滑コンデンサCoutに流れ込む電流の和によって決まるため、両者が等しくなるようフィードバック制御が行われている。すなわち、負荷電流が減少した場合には出力電圧信号Voutは上昇し、出力電圧信号Voutを抵抗分圧しているフィードバック信号Vfbも上昇する。そのためエラーアンプ出力信号Verrが低下して、三角波信号Vosc3の発振周波数を低下させる。この結果、PchトランジスタP1のスイッチング周波数が減るため、インダクタLを通って平滑コンデンサCoutに流れ込む電流は減る。
一方、近年になって出力電圧を高速に変化させながらDC−DCコンバータを使用したいという要望が多くなっている。従来のDC−DCコンバータでは、固定の基準電圧をもとに一定の出力電圧を生成するものであったが、固定した基準電圧に代えて、例えば変化する外部入力電圧を基準電圧として与え、この基準電圧にDC−DCコンバータの出力電圧を追従して変化させるという回路方式が望まれている。
例えば、W−CDMA方式の携帯電話機に使われるパワーアンプにおいては、携帯電話機に内蔵した電源の消費電力を抑える必要があった。そこで、携帯電話機と電波の送受信を行なう基地局との距離が近いときに送信電力を小さく抑えるなど、パワーアンプへ供給する電源電圧も、必要とされる送信電力の大きさに応じて変えるようにしている。
PWM/PFM切替え機能を有するDC−DCコンバータでは、一般に幅広い負荷領域で高効率を維持しながら、出力電圧信号Voutを一定に保つことができることが知られている。ところが、軽負荷条件下において基準電圧として入力される出力電圧制御信号Vcontが急激に変化する場合があって、DC−DCコンバータを一律にPFM制御によって動作させると、こうした変化に対する出力電圧信号Voutの応答性が悪くなる。
この出力電圧信号Voutの応答性について、さらに説明する。
また、上述したW−CDMA方式の携帯電話機では、電源電圧の変化時間として数10μsが要求されている。しかし、電圧が下降するタイミング(時刻t3から時刻t4)には、マイナス方向に電流が流せないため負荷LOADに電流を流すことでしか平滑コンデンサCoutの電荷を吐き出す手段がなく、負荷電流が小さい場合には電位Vout2から電位Vout1まで出力電圧信号Voutを低減するために必要な時間Tf1が非常に長くなって、こうした要求に対応できないという問題があった。
以上の問題に対し、本出願人は特願2002−319634号にて、基準電圧として入力される出力電圧制御信号Vcontの変化を検出する手段を設け、出力電圧制御信号Vcontの変化が検出されるとPWM制御方式を選択するようにして、出力電圧制御信号Vcontの急変に対応できるDC−DCコンバータを開示した。
13に示す。図13に示すように、PWM制御方式とPFM制御方式は同じエラーアンプAmp1を用いていて、その出力VerrはコンパレータCmp1の反転入力端子に接続されている。コンパレータCmp1の非反転入力端子には発振回路OSC1から出力される三角波波形Vosc10が入力されている。コンパレータCmp1は2つの入力VerrとVosc10の大小関係を比較して出力Vcmpをパルス発生回路に入力する。発振回路OSC1は制御信号PWM/PFMにより、発振モードを変化させる。制御信号PWM/PFMは図示しない制御回路が出力電圧制御信号Vcontの変化や負荷電流を検出することによりPWM制御方式かPFM制御方式かを決定し、PWM制御方式の場合はL(ローレベル)を、PFM制御方式の場合はH(ハイレベル)をそれぞれ出力する。発振回路OSC1は、制御信号PWM/PFMがLであれば抵抗rOSCにより周波数が定まる固定周期の三角波を出力し、制御信号PWM/PFMがHであればエラーアンプAmp1の出力Verrの大きさにより周波数を変更する可変周期の三角波を出力する。
また、パルス発生回路Pgenは図示しない手段によりインダクタLに流れる電流ILを検知し、PFM制御方式でかつ電流ILがマイナス方向(負荷側からPchトランジスタP1とNchトランジスタN1の接続点に向かう方向)に流れるとNchトランジスタN1をオフする機能を有している。
この発明の第2の目的は、出力電圧制御信号が変動してPFM制御からPWM制御へ切り換える場合の不適切なデューティ比に起因する出力電圧の立ち上げもしくは立ち下げの遅れの問題について対策し、出力電圧制御信号の変化に対しより高速に追随できるDC−DCコンバータを提供することにある。
そこで、上記課題を解決するために、請求項1に係る発明は、出力端子、直流電源の第1の電極と第2の電極間に直列接続されたPchトランジスタおよびNchトランジスタ、該PchトランジスタおよびNchトランジスタの接続点と出力端子間に接続されたインダクタ、出力端子と前記第2の電極間に接続されたコンデンサ、出力端子と前記第2の電極間に直列接続されて互いの接続点の電位をフィードバック信号VFBとする第1および第2の抵抗、基準電圧VREFと前記フィードバック信号VFBとから誤差信号を生成する誤差増幅器、前記誤差信号が入力され第1および第2の方形波を生成して前記PchトランジスタおよびNchトランジスタのゲートにそれぞれ出力するパルス発生回路、並びに前記Pchトランジスタに流れる電流を検出する電流検出手段を有するDC−DCコンバータであって、前記パルス発生回路が前記誤差信号の大きさにより時比率が変化するPWMパルスを発生するPWMモードおよび前記誤差信号の大きさにより決定される周期毎にPFMパルスを前記Pchトランジスタのゲートに出力するPFMモードを前記電流検出手段の出力により切り換えるDC−DCコンバータにおいて、前記フィードバック信号VFBと前記基準電圧VREFの差に関し、(VFB−VREF)が第1の所定値を超えるかもしくは(VREF−VFB)が第2の所定値を超えると前記パルス発生回路がPWMモードを選択することを特徴とする。
請求項3に係る発明は、請求項1または2に係る発明において、前記Nchトランジスタに流れる電流を検出する第2の電流検出手段を有し、該第2の電流検出手段の出力が第3の所定値より小さくなると前記Nchトランジスタを遮断することを特徴とする。
請求項4に係る発明は、請求項1ないし3のいずれかに係る発明において、第1のヒステリシスコンパレータにより前記(VFB−VREF)の判定を行ないその判定結果により前記Pchトランジスタを遮断し、第2のヒステリシスコンパレータにより前記(VREF−VFB)の判定を行ないその判定結果により前記Nchトランジスタを遮断することを特徴とする。
請求項7に係る発明は、請求項6に係る発明において、第3のヒステリシスコンパレータにより前記(VFB−VREF)の判定を行ない、その判定結果により前記Pchトランジスタおよび前記Nchトランジスタを遮断することを特徴とする。
請求項8に係る発明は、請求項7に係る発明において、前記第3のヒステリシスコンパレータが非反転入力端子にフィードバック信号VFBが入力されている第3の演算増幅器、該第3の演算増幅器の反転入力端子と前記第1の電極との間に接続された第3の定電流回路、前記第3の演算増幅器の反転入力端子と前記基準電圧VREFとの間に直列に接続された第7および第8の抵抗、および前記第8の抵抗と並列に接続された第3のスイッチを有し、前記第3のスイッチは前記第3の演算増幅器の出力がハイレベルのときは導通しローレベルのときは遮断することを特徴とする。
また、この発明のDC−DCコンバータは、出力電圧もしくは出力電圧制御信号のレベルが変化してPWM制御となるときに、立ち上げ時は一時的にNchトランジスタを遮断し、立ち下げ時は一時的にPchトランジスタを遮断することにより、出力電圧の変化時間を一層短縮することができる。
図1は本発明の実施の形態を示すもので、出力電圧Voutを出力する出力端子1,出力端子1に接続されている負荷2,出力電圧Vout設定用の出力電圧制御信号Vcont(=基準電圧Vref)を入力する入力端子3,エラーアンプAmp1,パルス発生回路4,第1のヒステリシスコンパレータ回路5,第2のヒステリシスコンパレータ回路6,第3のヒステリシスコンパレータ回路7,制御部8,スイッチング素子であるPchトランジスタP1,同期整流用素子であるNchトランジスタN1,インダクタL,コンデンサCout,ORゲート9,ANDゲート10,および帰還抵抗r1,r2からなる。
第2のヒステリシスコンパレータ6は、制御信号Vcontと接地電位GNDの間に直列に接続された、抵抗r5,r6,定電流回路17、コンパレータCmp3および抵抗r5に並列に接続されたスイッチsw2からなる。コンパレータCmp3の反転入力端子にはフィードバック信号Vfbが、非反転入力端子には定電流回路17と抵抗r6との接続部がそれぞれ接続されている。また、スイッチsw2をオン・オフする制御信号としてコンパレータCmp3の出力がスイッチsw2に入力されていて、コンパレータCmp3の出力がHであればスイッチsw2がオンし、Lであればオフするようになっている。
第3のヒステリシスコンパレータ7は、入力電源電圧Vinと接地電位(GND)の間に直列に接続された定電流回路18,抵抗r7,r8およびr9,定電流回路19、コンパレータCmp4並びに抵抗r8に並列に接続されたスイッチsw3からなる。また、抵抗r8とr9との接続部には制御信号Vcontが接続されている。コンパレータCmp4の非反転入力端子にはフィードバック信号Vfbが、反転入力端子には定電流回路18と抵抗r7との接続部がそれぞれ接続されている。また、スイッチsw3をオン・オフする制御信号としてコンパレータCmp4の出力がスイッチsw3に入力されていて、コンパレータCmp4の出力がHであればスイッチsw3がオンし、Lであればオフするようになっている。定電流回路18が出力する(吐出する)電流i2と定電流回路19に流入する電流i2は同じ大きさであり、余計な電流が制御信号Vcontのラインに流れて影響することがないようになっている。
第1のヒステリシスコンパレータ5および第2のヒステリシスコンパレータ6の出力はORゲート9に入力され、ORゲート9の出力はPWM/PFMコントローラ11に入力される。ANDゲート10には第3のヒステリシスコンパレータ7の出力およびPWM/PFMコントローラ11より出力される制御信号PWM/PFMが入力され、その出力はORゲート12,13に入力されている。
以上の構成によるDC−DCコンバータの動作について説明する。動作が平衡状態となって、Vcont=Vfbと見なせる状態では、ORゲート9への入力はLであり、その出力もLとなっている。PWM/PFMコントローラ11はこれより制御信号Vcontおよび出力電圧Voutに変化はおきていないと判断し、PWM制御方式かPFM制御方式かは、負荷判定回路によって検出されるPchトランジスタP1に流れる負荷電流Ipの大きさによって判断する。上述のように負荷電流Ipが大きいと判断すればPWM制御方式を選択して制御信号PWM/PFMをLにし、負荷電流Ipが小さいと判断すればPFM制御方式を選択して制御信号PWM/PFMをHにする。平衡状態では第3のコンパレータ7の出力もLであり、従いANDゲート10の出力もLとなる。PWM/PFMコントローラ11より出力される制御信号VENNがLであれば、ORゲート12,13への入力が全てLとなり、出力バッファ14,15のイネーブル端子ENBへの入力がLとなって出力バッファ14,15の出力がイネーブルとなるので、DC−DCコンバータとしては、制御信号PWM/PFMに従い通常のPWM制御もしくはPFM制御を行なうものとなる。なお、PWM制御およびPFM制御のどちらの制御方式においても、NchトランジスタNsおよび抵抗r11によりNchトランジスタN1に流れる電流Inの大きさが所定値、例えば数十mA、以下と判定されるとPWM/PFMコントローラ11は制御信号VENNをHにしてNchトランジスタをオフ(遮断)させる。これは、インダクタLに流れる電流ILの方向が逆転してコンデンサCを放電する動作をさせないためである。但し、この機能はORゲート9の出力がHの場合は無効になる。
第2のヒステリシスコンパレータ6の出力がHとなる場合について考えると、これは制御信号Vcontに比べてフィードバック信号Vfbが小さすぎるので、PWM制御方式により出力電圧Voutを急速に増加させなければいけない状況である。これは、制御信号Vcontが大きくなったか、もしくは負荷が変動して出力電圧Voutが小さくなった場合に相当する。制御信号Vcontが大きくなった場合について、図2により説明を行なう。図2において、(a)は制御信号Vcontの波形であり、時刻t0においてLからHに変化している。(b)はフィードバック信号Vfbおよびヒステリシスコンパレータ5,6の閾値を示すものである。時刻t0において制御信号VcontがLからHに変化すると、それに伴いヒステリシスコンパレータ5,6の閾値(Vcont+(r3+r4)・i1),(Vcont+r3・i1),(Vcont−r6・i1)および(Vcont−(r5+r6)・i1)も急変する。このため、時刻t0まではVfb>(Vcont−(r5+r6)・i1)が成り立って第2のヒステリシスコンパレータの出力がLであったものが、時刻t0以降でVfb<(Vcont−(r5+r6)・i1)に変化して第2のヒステリシスコンパレータ6の出力がHとなり、DC−DCコンバータとしてはPWM制御を選択する。時刻t1においてVfb>(Vcont−r6・i1)となると第2のヒステリシスコンパレータ6の出力がLにもどり、DC−DCコンバータとしてはそのときの負荷電流の大きさによりPWM制御方式がPFM制御方式かを選択する。
2 負荷
3 入力端子
4 パルス発生回路
5,6,7 ヒステリシスコンパレータ
8 制御部
9,12,13 ORゲート
10 ANDゲート
11 PMW/PFMコントローラ
14,15 出力バッファ
16,17,18,19 定電流回路
Amp1 エラーアンプ
Cmp1〜Cmp4 コンパレータ
CmpP コンパレータ
Cout コンデンサ
FF フリップフロップ
L インダクタ
MUX 選択回路
N1,Ns Nchトランジスタ
OSC1 発振回路
P1,Ps Pchトランジスタ
r1〜r10 抵抗
rOSC,rs
sw1〜sw3 スイッチ
Claims (8)
- 出力端子、直流電源の第1の電極と第2の電極間に直列接続されたPchトランジスタおよびNchトランジスタ、該PchトランジスタおよびNchトランジスタの接続点と出力端子間に接続されたインダクタ、出力端子と前記第2の電極間に接続されたコンデンサ、出力端子と前記第2の電極間に直列接続されて互いの接続点の電位をフィードバック信号VFBとする第1および第2の抵抗、基準電圧VREFと前記フィードバック信号VFBとから誤差信号を生成する誤差増幅器、前記誤差信号が入力され第1および第2の方形波を生成して前記PchトランジスタおよびNchトランジスタのゲートにそれぞれ出力するパルス発生回路、並びに前記Pchトランジスタに流れる電流を検出する電流検出手段を有し、前記パルス発生回路が前記誤差信号の大きさにより時比率が変化するPWMパルスを発生するPWMモードおよび前記誤差信号の大きさにより決定される周期毎にPFMパルスを前記Pchトランジスタのゲートに出力するPFMモードを前記電流検出手段の出力により切り換えるDC−DCコンバータにおいて、前記フィードバック信号VFBと前記基準電圧VREFの差に関し、(VFB−VREF)が第1の所定値を超えるかもしくは(VREF−VFB)が第2の所定値を超えると前記パルス発生回路がPWMモードを選択することを特徴とするDC−DCコンバータ。
- (VFB−VREF)が前記第1の所定値を超えると前記パルス発生回路がPWMモードを選択するとともに前記Pchトランジスタを遮断し、(VREF−VFB)が前記第2の所定値を超えると前記パルス発生回路がPWMモードを選択するとともに前記Nchトランジスタを遮断することを特徴とする請求項1に記載のDC−DCコンバータ。
- 前記Nchトランジスタに流れる電流を検出する第2の電流検出手段を有し、該第2の電流検出手段の出力が第3の所定値より小さくなると前記Nchトランジスタを遮断することを特徴とする請求項1または2に記載のDC−DCコンバータ。
- 第1のヒステリシスコンパレータにより前記(VFB−VREF)の判定を行ないその判定結果により前記Pchトランジスタを遮断し、第2のヒステリシスコンパレータにより前記(VREF−VFB)の判定を行ないその判定結果により前記Nchトランジスタを遮断することを特徴とする請求項1ないし3のいずれかに記載のDC−DCコンバータ。
- 前記第1のヒステリシスコンパレータが非反転入力端子にフィードバック信号VFBが入力されている第1の演算増幅器、該第1の演算増幅器の反転入力端子と前記第1の電極との間に接続された第1の定電流回路、前記第1の演算増幅器の反転入力端子と前記基準電圧VREFとの間に直列に接続された第3および第4の抵抗、および前記第4の抵抗と並列に接続された第1のスイッチを有し、前記第1のスイッチは前記第1の演算増幅器の出力がハイレベルのときは導通しローレベルのときは遮断し、前記第2のヒステリシスコンパレータが反転入力端子にフィードバック信号VFBが入力されている第2の演算増幅器、該第2の演算増幅器の非反転入力端子と前記第2の電極との間に接続された第2の定電流回路、前記第2の演算増幅器の非反転入力端子と前記基準電圧VREFとの間に直列に接続された第5および第6の抵抗、および前記第5の抵抗と並列に接続された第2のスイッチを有し、前記第2のスイッチは前記第2の演算増幅器の出力がハイレベルのときは導通しローレベルのときは遮断することを特徴とする請求項4に記載のDC−DCコンバータ。
- 前記パルス発生回路がPFMモードを選択しているときに前記フィードバック信号VFBと前記基準電圧VREFの差(VFB−VREF)が第3の所定値を超えると前記Pchトランジスタおよび前記Nchトランジスタを遮断することを特徴とする請求項1ないし5のいずれかに記載のDC−DCコンバータ。
- 第3のヒステリシスコンパレータにより前記(VFB−VREF)の判定を行ない、その判定結果により前記Pchトランジスタおよび前記Nchトランジスタを遮断することを特徴とする請求項6に記載のDC−DCコンバータ。
- 前記第3のヒステリシスコンパレータが非反転入力端子にフィードバック信号VFBが入力されている第3の演算増幅器、該第3の演算増幅器の反転入力端子と前記第1の電極との間に接続された第3の定電流回路、前記第3の演算増幅器の反転入力端子と前記基準電圧VREFとの間に直列に接続された第7および第8の抵抗、および前記第8の抵抗と並列に接続された第3のスイッチを有し、前記第3のスイッチは前記第3の演算増幅器の出力がハイレベルのときは導通しローレベルのときは遮断することを特徴とする請求項7に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334907A JP4548100B2 (ja) | 2004-11-18 | 2004-11-18 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334907A JP4548100B2 (ja) | 2004-11-18 | 2004-11-18 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006149067A true JP2006149067A (ja) | 2006-06-08 |
JP4548100B2 JP4548100B2 (ja) | 2010-09-22 |
Family
ID=36628111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004334907A Expired - Fee Related JP4548100B2 (ja) | 2004-11-18 | 2004-11-18 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4548100B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061433A (ja) * | 2006-08-31 | 2008-03-13 | Texas Instr Japan Ltd | スイッチング電源装置 |
JP2008092794A (ja) * | 2006-10-04 | 2008-04-17 | Power Integrations Inc | 多重動作モードを備えた制御回路のための方法および装置 |
JP2008125176A (ja) * | 2006-11-09 | 2008-05-29 | Fuji Electric Device Technology Co Ltd | ヒステリシスコンパレータ回路および電源切り替え回路 |
JP2008187813A (ja) * | 2007-01-30 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
CN100421342C (zh) * | 2006-07-06 | 2008-09-24 | 艾默生网络能源有限公司 | 谐振电路输出特性控制方法 |
JP2009254009A (ja) * | 2008-04-01 | 2009-10-29 | Mitsumi Electric Co Ltd | Dc−dcコンバータおよび電源制御用半導体集積回路 |
EP2136462A1 (en) | 2008-06-20 | 2009-12-23 | Mitsumi Electric Co., Ltd. | DC-DC Converter |
JP2010183723A (ja) * | 2009-02-05 | 2010-08-19 | Mitsumi Electric Co Ltd | Dc−dcコンバータおよびスイッチング制御回路 |
CN102265232A (zh) * | 2008-12-29 | 2011-11-30 | 艾沃特有限公司 | 提高开关型功率转换器中的轻负载效率的自适应多模式数字控制 |
JP2012100522A (ja) * | 2010-10-07 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | Dcdcコンバータ、半導体装置、発電装置 |
US8310219B2 (en) | 2008-10-29 | 2012-11-13 | Mitsumi Electric Co., Ltd. | DC-DC converter with a PWM mode and a continuously on mode |
JP2013021816A (ja) * | 2011-07-11 | 2013-01-31 | Rohm Co Ltd | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
CN106533172A (zh) * | 2016-12-08 | 2017-03-22 | 北京松果电子有限公司 | 直流降压型稳压器及其脉冲频率调制控制电路和方法 |
KR20200103224A (ko) * | 2019-02-22 | 2020-09-02 | 운해이엔씨(주) | 양자에너지 발생기가 내장된 플라이애쉬 자원화 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000184695A (ja) * | 1998-12-18 | 2000-06-30 | Fuji Xerox Co Ltd | 電源装置 |
JP2001258245A (ja) * | 2000-03-14 | 2001-09-21 | Nec Eng Ltd | コンバータ |
JP2003219637A (ja) * | 2002-01-22 | 2003-07-31 | Tohoku Pioneer Corp | Dc−dcコンバータ回路 |
JP2004080985A (ja) * | 2002-06-17 | 2004-03-11 | Hitachi Ltd | 電源装置及びそれを用いたハードディスク装置,ic |
JP2004096982A (ja) * | 2002-07-11 | 2004-03-25 | Fuji Electric Holdings Co Ltd | Dc−dcコンバータ |
JP2004173421A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | Dc/dcコンバータ |
-
2004
- 2004-11-18 JP JP2004334907A patent/JP4548100B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000184695A (ja) * | 1998-12-18 | 2000-06-30 | Fuji Xerox Co Ltd | 電源装置 |
JP2001258245A (ja) * | 2000-03-14 | 2001-09-21 | Nec Eng Ltd | コンバータ |
JP2003219637A (ja) * | 2002-01-22 | 2003-07-31 | Tohoku Pioneer Corp | Dc−dcコンバータ回路 |
JP2004080985A (ja) * | 2002-06-17 | 2004-03-11 | Hitachi Ltd | 電源装置及びそれを用いたハードディスク装置,ic |
JP2004096982A (ja) * | 2002-07-11 | 2004-03-25 | Fuji Electric Holdings Co Ltd | Dc−dcコンバータ |
JP2004173421A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | Dc/dcコンバータ |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100421342C (zh) * | 2006-07-06 | 2008-09-24 | 艾默生网络能源有限公司 | 谐振电路输出特性控制方法 |
JP2008061433A (ja) * | 2006-08-31 | 2008-03-13 | Texas Instr Japan Ltd | スイッチング電源装置 |
US10461647B2 (en) | 2006-10-04 | 2019-10-29 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
CN101183830B (zh) * | 2006-10-04 | 2012-02-01 | 电力集成公司 | 具有多种操作模式的控制电路的方法和装置 |
US8279627B2 (en) | 2006-10-04 | 2012-10-02 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
CN102570817A (zh) * | 2006-10-04 | 2012-07-11 | 电力集成公司 | 具有多种操作模式的控制电路的方法和装置 |
EP1912320A3 (en) * | 2006-10-04 | 2009-11-04 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating models |
JP2008092794A (ja) * | 2006-10-04 | 2008-04-17 | Power Integrations Inc | 多重動作モードを備えた制御回路のための方法および装置 |
US8767414B2 (en) | 2006-10-04 | 2014-07-01 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
US9343978B2 (en) | 2006-10-04 | 2016-05-17 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
US8000114B2 (en) | 2006-10-04 | 2011-08-16 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
US10211743B2 (en) | 2006-10-04 | 2019-02-19 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
US9812973B2 (en) | 2006-10-04 | 2017-11-07 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
JP4720722B2 (ja) * | 2006-11-09 | 2011-07-13 | 富士電機システムズ株式会社 | ヒステリシスコンパレータ回路および電源切り替え回路 |
JP2008125176A (ja) * | 2006-11-09 | 2008-05-29 | Fuji Electric Device Technology Co Ltd | ヒステリシスコンパレータ回路および電源切り替え回路 |
JP2008187813A (ja) * | 2007-01-30 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
JP2009254009A (ja) * | 2008-04-01 | 2009-10-29 | Mitsumi Electric Co Ltd | Dc−dcコンバータおよび電源制御用半導体集積回路 |
EP2136462A1 (en) | 2008-06-20 | 2009-12-23 | Mitsumi Electric Co., Ltd. | DC-DC Converter |
US8193793B2 (en) | 2008-06-20 | 2012-06-05 | Mitsumi Electric Co., Ltd. | DC-DC converter |
US8310219B2 (en) | 2008-10-29 | 2012-11-13 | Mitsumi Electric Co., Ltd. | DC-DC converter with a PWM mode and a continuously on mode |
CN102265232B (zh) * | 2008-12-29 | 2013-09-04 | 艾沃特有限公司 | 提高开关型功率转换器中的轻负载效率的自适应多模式数字控制 |
CN102265232A (zh) * | 2008-12-29 | 2011-11-30 | 艾沃特有限公司 | 提高开关型功率转换器中的轻负载效率的自适应多模式数字控制 |
JP2010183723A (ja) * | 2009-02-05 | 2010-08-19 | Mitsumi Electric Co Ltd | Dc−dcコンバータおよびスイッチング制御回路 |
US9362820B2 (en) | 2010-10-07 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | DCDC converter, semiconductor device, and power generation device |
JP2012100522A (ja) * | 2010-10-07 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | Dcdcコンバータ、半導体装置、発電装置 |
JP2013021816A (ja) * | 2011-07-11 | 2013-01-31 | Rohm Co Ltd | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
CN106533172A (zh) * | 2016-12-08 | 2017-03-22 | 北京松果电子有限公司 | 直流降压型稳压器及其脉冲频率调制控制电路和方法 |
CN106533172B (zh) * | 2016-12-08 | 2023-11-14 | 北京小米松果电子有限公司 | 直流降压型稳压器及其脉冲频率调制控制电路和方法 |
KR20200103224A (ko) * | 2019-02-22 | 2020-09-02 | 운해이엔씨(주) | 양자에너지 발생기가 내장된 플라이애쉬 자원화 장치 |
KR102185716B1 (ko) * | 2019-02-22 | 2020-12-03 | 운해이엔씨(주) | 양자에너지 발생기가 내장된 플라이애쉬 자원화 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4548100B2 (ja) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211959B2 (ja) | Dc−dcコンバータ | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
JP5493296B2 (ja) | スイッチングレギュレータ | |
US7843186B2 (en) | Switching regulator having high speed response | |
JP5195182B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP4440869B2 (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
US7522432B2 (en) | Switching regulator and control circuit and method used therein | |
US7804285B2 (en) | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison | |
JP4926625B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2004096982A (ja) | Dc−dcコンバータ | |
KR20070094486A (ko) | 비절연 강압형 dc-dc 컨버터 | |
JP2010136510A (ja) | 降圧型スイッチングレギュレータ | |
JP4548100B2 (ja) | Dc−dcコンバータ | |
JP2010011576A (ja) | スイッチングレギュレータ | |
JP2008072872A (ja) | スイッチングレギュレータ | |
JP2007053892A (ja) | Dc−dcコンバータ | |
JP4998094B2 (ja) | Dc−dcコンバータ | |
JP2020065402A (ja) | スイッチングレギュレータ | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2015154676A (ja) | 同期整流コンバータおよび同期整流コンバータの制御方法 | |
JP5287261B2 (ja) | Dc−dcコンバータ | |
JP2006166667A (ja) | スイッチングレギュレータ | |
JP2007135287A (ja) | Dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4548100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |