JP2012164268A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2012164268A JP2012164268A JP2011026000A JP2011026000A JP2012164268A JP 2012164268 A JP2012164268 A JP 2012164268A JP 2011026000 A JP2011026000 A JP 2011026000A JP 2011026000 A JP2011026000 A JP 2011026000A JP 2012164268 A JP2012164268 A JP 2012164268A
- Authority
- JP
- Japan
- Prior art keywords
- output
- overcurrent detection
- overcurrent
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】電源レギュレータの出力トランジスタに継続的に過電流が流れることを防止することのできる半導体集積回路を提供する。
【解決手段】実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータ100を有しており、モニター部1が、電源レギュレータ100の出力電流をモニターし、過電流検知部2が、モニター部1から出力されるモニター電流が基準値を超えたときに過電流検知信号DTを出力し、保持部3が、過電流検知信号DTの信号値を保持した遮断制御信号CTを出力し、遮断制御部4が、保持部3から出力される遮断制御信号CTによって電源レギュレータ100の出力トランジスタMP1を導通状態から遮断状態へと制御する。
【選択図】 図1
【解決手段】実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータ100を有しており、モニター部1が、電源レギュレータ100の出力電流をモニターし、過電流検知部2が、モニター部1から出力されるモニター電流が基準値を超えたときに過電流検知信号DTを出力し、保持部3が、過電流検知信号DTの信号値を保持した遮断制御信号CTを出力し、遮断制御部4が、保持部3から出力される遮断制御信号CTによって電源レギュレータ100の出力トランジスタMP1を導通状態から遮断状態へと制御する。
【選択図】 図1
Description
本発明の実施形態は、半導体集積回路に関する。
シリーズレギュレータ型の電源レギュレータは、その内部に安定した電圧を得るためのフィードバック制御ループを有し、負荷装置に安定した電圧を供給するための電源として使用される。このような電源レギュレータでは、出力電圧供給先の負荷装置に経年変化等の劣化による短絡が発生して出力電圧が低下すると、フィードバック制御ループに出力電圧を上昇させようとする作用が生じ、過電流が流れる場合がある。そこで通常は、電源レギュレータの内部にフィードバック制御ループとともに過電流防止回路を設け、過電流が流れることを防止している。
従来、過電流防止回路としては、出力トランジスタとカレントミラー回路を構成するモニタートランジスタを設け、モニタートランジスタに流れる電流が基準電流以上になったら出力トランジスタのゲート・ソース間電圧を低下させ、出力トランジスタに流れる電流を低減させるようにした回路などが用いられている。
しかし、上述の構成の従来の過電流防止回路では、過電流防止回路が動作して出力トランジスタに流れる電流が減少すると、過電流防止回路が動作しなくなり、出力トランジスタに再び過電流が流れるようになる。すると、再び過電流防止回路が動作し、出力トランジスタに流れる電流を低減させる。すなわち、従来の過電流防止回路では、過電流防止回路の動作/停止の繰り返しが発生し、出力トランジスタに断続的に過電流が流れ続ける。そのため、電源レギュレータを搭載する半導体集積回路が過熱し、半導体集積回路の発火/発煙の原因となるおそれがあった。
そこで、本発明が解決しようとする課題は、電源レギュレータの出力トランジスタに継続的に過電流が流れることを防止することのできる半導体集積回路を提供することにある。
実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータを有しており、モニター手段が、前記電源レギュレータの出力電流をモニターし、過電流検知手段が、前記モニター手段から出力されるモニター電流が基準値を超えたときに過電流検知信号を出力し、保持手段が、前記過電流検知信号の信号値を保持し、遮断制御手段が、前記保持手段の出力信号によって前記電源レギュレータの出力トランジスタを導通状態から遮断状態へと制御する。
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体集積回路の構成の例を示す回路図である。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成の例を示す回路図である。
本実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータ100を有する。
電源レギュレータ100は、ソース端子へ入力電圧Vinが印加されドレイン端子から出力電圧Voutを出力するPMOSトランジスタである出力トランジスタMP1と、出力電圧Voutを抵抗R1、R2で分圧した分圧電圧が基準電圧Vref1と一致するよう出力トランジスタMP1のゲート電圧V1を制御するオペアンプOP1と、を有する。
出力電圧Voutを分圧してオペアンプOP1へフィードバックすることにより、電源レギュレータ100は、出力電圧Voutを定電圧に保つ。
ところが、出力電圧Voutを供給する負荷装置に短絡等が発生して出力電圧Voutが低下すると、フィードバック制御ループに出力電圧Voutを上昇させようとする作用が生じ、出力トランジスタMP1に過電流が流れる。
そこで、出力トランジスタMP1に過電流が流れることを防止するために、本実施形態の半導体集積回路は、電源レギュレータ100の出力電流をモニターするモニター部1と、モニター部1から出力されるモニター電流を基準値と比較し、モニター電流が基準値を超えたときに過電流検知信号DTを出力する過電流検知部2と、過電流検知部2から出力される過電流検知信号DTの信号値を保持する保持部3と、過電流検知信号DTの信号値を保持しているときに保持部3から出力される遮断制御信号CTによって電源レギュレータ100の出力トランジスタMP1を導通状態から遮断状態へと制御する遮断制御部4と、を備える。
モニター部1は、電源レギュレータ100の出力トランジスタMP1とカレントミラー回路を構成するPMOSトランジスタであるモニタートランジスタMP2を有する。モニタートランジスタMP2のドレイン端子からは、カレントミラー回路のミラー比に応じて、出力トランジスタMP1に流れる出力電流に比例したモニター電流が出力される。したがって、電源レギュレータ100の出力トランジスタMP1に過電流が流れると、モニタートランジスタMP2から出力されるモニター電流も大きくなる。
過電流検知部2は、モニター部1から出力されるモニター電流と基準値との比較を行う。ただし、ここでは、モニター電流を抵抗R3、R4によりモニター電圧へ変換し、過電流の判定基準に応じて設定される基準電圧Vref2との比較を、オペアンプOP2により実行する。オペアンプOP2の出力を過電流検知信号DTとする。
電源レギュレータ100の出力トランジスタMP1に過電流が流れると、抵抗R4の端子電圧であるモニター電圧V2が基準電圧Vref2より大きくなり、オペアンプOP2の出力電圧は‘L(低)’レベルとなる。すなわち、オペアンプOP2から出力される過電流検知信号DTは、‘L’レベルが、電源レギュレータ100の出力トランジスタMP1の過電流検知を示す信号となる。
保持部3は、例えば、たすき掛け接続された2つのNANDゲートND1、ND2と、NANDゲートND1の出力を反転するインバータIVにより構成される、セット・リセット型フリップ・フロップである。NANDゲートND1の一方の入力に過電流検知部2から出力される過電流検知信号DTが入力される。インバータIVの出力が、遮断制御信号CTとなる。
なお、NANDゲートND2の一方の入力には、リセット信号RSTが入力される。リセット信号RSTは、例えば電源投入時に‘L’レベルとなる信号であり、出力の遮断制御信号CTを‘H’レベルに初期化する。
保持部3は、‘L’レベルの過電流検知信号DTが入力されると、出力の遮断制御信号CTを‘L’レベルにする。一旦遮断制御信号CTが‘L’レベルになると、その後過電流検知信号DTが‘H’レベルに変化しても、保持部3は、遮断制御信号CTの‘L’レベルを継続して保持する。
遮断制御部4は、ソース端子へ入力電圧Vinが印加されドレイン端子が電源レギュレータ100の出力トランジスタMP1のゲート端子に接続され、ゲート端子へ保持部3から出力される遮断制御信号CTが入力されるPMOSトランジスタであるプルアップトランジスタMP3を有する。
プルアップトランジスタMP3は、ゲート端子へ入力される遮断制御信号CTが‘L’レベルになると導通し、電源レギュレータ100の出力トランジスタMP1のゲート電圧を‘H’レベル方向へプルアップする。これにより、出力トランジスタMP1がオフし、出力電流の流れが遮断される。すなわち、過電流状態が解消される。
電源レギュレータ100の出力トランジスタMP1に過電流が流れなくなると、過電流検知部2から出力される過電流検知信号DTは、‘H’レベルへ変化する。しかし、保持部3が、出力の遮断制御信号CTの‘L’レベルを継続して保持するので、遮断制御部4のプルアップトランジスタMP3は導通を継続し、電源レギュレータ100の出力トランジスタMP1の遮断状態が継続する。
図2に、電源レギュレータ100の出力トランジスタMP1に過電流が発生したときの各信号の波形を示す。
電源レギュレータ100の出力トランジスタMP1に過電流が発生し、過電流検知部2のモニター電圧V2が基準電圧Vref2を超えると、過電流検知信号DTが‘L’レベルへ変化し、保持部3の遮断制御信号CTも‘L’レベルへ変化する。
保持部3の遮断制御信号CTが‘L’レベルへ変化すると、遮断制御部4のプルアップトランジスタMP3が導通し、電源レギュレータ100の出力トランジスタMP1のゲート電圧を‘H’レベル方向へプルアップする。これにより、出力トランジスタMP1はオフし、出力電流が流れなくなる。
電源レギュレータ100の出力トランジスタMP1に電流が流れなくなると、過電流検知部2のモニター電圧V2は基準電圧Vref2よりも低くなり、過電流検知信号DTは、‘H’レベルへ変化する。これに対して、保持部3は、出力の遮断制御信号CTの‘L’レベルを保持するので、遮断制御部4のプルアップトランジスタMP3が導通を継続し、電源レギュレータ100の出力トランジスタMP1の遮断状態が継続する。
このような本実施形態によれば、過電流検知部2が電源レギュレータ100の出力トランジスタMP1の過電流を一旦検知すると、保持部3がその検知信号レベルを保持するので、遮断制御部4が電源レギュレータ100の出力トランジスタMP1を継続して遮断することができる。これにより、出力電圧Voutの供給先に短絡故障があっても、電源レギュレータ100の出力トランジスタMP1に断続的に過電流が流れ続けることを防止でき、電源レギュレータ100の発熱を防止することができる。
(第2の実施形態)
第1の実施形態では、電源レギュレータの出力電圧の供給先に短絡故障などがあり、放置すれば電源レギュレータに過電流が流れ続けるような場合に、その過電流の発生を防止することのできる例を示した。ところが、電源レギュレータに過電流が流れるのは、出力電圧の供給先の短絡故障などが発生した場合だけとは限らない。負荷の変動等により、一時的に、電源レギュレータに過電流が流れる場合もある。そのような場合には、電源レギュレータの出力を継続した方が、出力電圧供給先の動作上、望ましい。そこで、本実施形態では、電源レギュレータの出力トランジスタに所定期間継続して過電流が流れた場合のみ、出力トランジスタを遮断することのできる半導体集積回路の例を示す。
第1の実施形態では、電源レギュレータの出力電圧の供給先に短絡故障などがあり、放置すれば電源レギュレータに過電流が流れ続けるような場合に、その過電流の発生を防止することのできる例を示した。ところが、電源レギュレータに過電流が流れるのは、出力電圧の供給先の短絡故障などが発生した場合だけとは限らない。負荷の変動等により、一時的に、電源レギュレータに過電流が流れる場合もある。そのような場合には、電源レギュレータの出力を継続した方が、出力電圧供給先の動作上、望ましい。そこで、本実施形態では、電源レギュレータの出力トランジスタに所定期間継続して過電流が流れた場合のみ、出力トランジスタを遮断することのできる半導体集積回路の例を示す。
図3は、本発明の第2の実施形態に係る半導体集積回路の構成の例を示す回路図である。
本実施形態が第1の実施形態と異なる点は、過電流検知部2Aが、第1の実施形態の過電流検知部2構成する抵抗R3、抵抗R4およびオペアンプOP2に加えて、オペアンプOP2の出力信号DT1の‘L’レベルの継続期間をカウントするカウンタ21と、オペアンプOP2の出力信号DT1とカウンタ21の出力信号DT2が入力されるORゲートORを備えている点である。本実施形態では、ORゲートORの出力が、過電流検知信号DTとなる。
カウンタ21は、リセット信号RSTにより初期リセット状態とされ、出力信号DT2が‘H’レベルに設定されるものとする。カウンタ21は、オペアンプOP2の出力信号DT1が‘L’レベルへ変化するとカウントを開始する。そのカウント値があらかじめ設定された所定値に達すると、カウンタ21は、出力信号DT2を‘L’レベルへ変化させる。この所定値は、電源レギュレータ100の出力トランジスタMP1に許容される過電流継続期間にもとづいて設定される。
一方、カウント値が所定値に達する前にオペアンプOP2の出力信号DT1が‘H’レベルへ戻ると、カウンタ21は、カウント中であったカウント値をクリアする。したがって、この場合、カウンタ21の出力信号DT2が‘L’レベルへ変化することはない。
ORゲートORは、オペアンプOP2の出力信号DT1と、カウンタ21の出力信号DT2が、ともに‘L’レベルのときのみ、出力信号である過電流検知信号DTを‘L’レベルへ変化させる。すなわち、過電流検知信号DTは、カウンタ21に設定されている所定期間を超える期間継続してオペアンプOP2の出力信号DT1が‘L’レベルであるときのみ、‘L’レベルとなる。
図4に、電源レギュレータ100の出力トランジスタMP1の過電流発生期間の違いによる本実施形態の動作の違いを示す。
図4(a)は、所定期間以上、電源レギュレータ100の出力トランジスタMP1の過電流が発生したときの動作波形である。
電源レギュレータ100の出力トランジスタMP1に過電流が発生し、過電流検知部2のモニター電圧V2が基準電圧Vref2を超えると、オペアンプOP2の出力信号DT1が‘L’レベルへ変化する。この変化を受けて、過電流検知部2Aのカウンタ21は、カウントを開始し、過電流発生期間が所定のカウント期間に達すると、出力信号DT2を‘L’レベルへ変化させる。
カウンタ21の出力信号DT2が‘L’レベルへ変化すると、過電流検知部2AのORゲートORから出力される過電流検知信号DTが‘L’レベルへ変化する。
過電流検知信号DTが‘L’レベルへ変化すると、第1の実施形態と同様、遮断制御部4のプルアップトランジスタMP3が導通し、電源レギュレータ100の出力トランジスタMP1のゲート電圧を‘H’レベル方向へプルアップする。これにより、出力トランジスタMP1はオフし、出力電流が流れなくなる。
一方、図4(b)は、一時的に、電源レギュレータ100の出力トランジスタMP1の過電流が発生したときの動作波形である。
この場合も、電源レギュレータ100の出力トランジスタMP1に過電流が発生し、過電流検知部2のモニター電圧V2が基準電圧Vref2を超えると、オペアンプOP2の出力信号DT1は‘L’レベルへ変化し、過電流検知部2Aのカウンタ21はカウントを開始する。
しかし、カウンタ21の所定カウント期間に達する前に、出力トランジスタMP1に過電流が解消するので、オペアンプOP2の出力信号DT1は‘H’レベルへ戻り、カウンタ21のカウント値はクリアされる。したがって、カウンタ21の出力信号DT2は‘H’レベルのままであり、過電流検知部2AのORゲートORから出力される過電流検知信号DTも‘H’レベルのままである。
したがって、この場合、遮断制御部4による電源レギュレータ100の出力トランジスタMP1の遮断は行われない。
このような本実施形態によれば、所定期間継続して過電流が発生したときのみ、電源レギュレータ100の出力トランジスタMP1が遮断される。これにより、過電流の発生が、負荷変動等による一時的なものである場合には、電源レギュレータ100は、出力を停止することなく、継続して出力電圧Voutを供給することができる。
以上説明した少なくとも1つの実施形態の半導体集積回路によれば、電源レギュレータの出力トランジスタに継続的に過電流が流れることを防止することができる。
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 モニター部
2、2A 過電流検知部
3 保持部
4 遮断制御部
21 カウンタ
100 電源レギュレータ
MP1 出力トランジスタ
MP2 モニタートランジスタ
MP3 プルアップトランジスタ
OP1、OP2 オペアンプ
R1〜R4 抵抗
ND1、ND2 NANDゲート
OR ORゲート
IV インバータ
2、2A 過電流検知部
3 保持部
4 遮断制御部
21 カウンタ
100 電源レギュレータ
MP1 出力トランジスタ
MP2 モニタートランジスタ
MP3 プルアップトランジスタ
OP1、OP2 オペアンプ
R1〜R4 抵抗
ND1、ND2 NANDゲート
OR ORゲート
IV インバータ
Claims (5)
- シリーズレギュレータ型の電源レギュレータを有する半導体集積回路であって、
前記電源レギュレータの出力電流をモニターするモニター手段と、
前記モニター手段から出力されるモニター電流を基準値と比較し、前記モニター電流が前記基準値を超えたときに過電流検知信号を出力する過電流検知手段と、
前記過電流検知手段から出力される前記過電流検知信号の信号値を保持する保持手段と、
前記保持手段の出力信号によって前記電源レギュレータの出力トランジスタを導通状態から遮断状態へと制御する遮断制御手段と
を備えることを特徴とする半導体集積回路。 - 前記保持手段が、電源起動時にリセットされる
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記過電流検知手段が、前記モニター電流が所定期間継続して前記基準値を超えたときに前記過電流検知信号を出力する
ことを特徴とする請求項1または2に記載の半導体集積回路。 - 前記過電流検知手段が、前記モニター電流の前記基準値を超える期間を計測するカウンタを備える
ことを特徴とする請求項3に記載の半導体集積回路。 - 前記カウンタが、前記計測中に前記モニター電流が前記基準値よりも小さくなったときは、計測中のカウント値をクリアする
ことを特徴とする請求項4に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011026000A JP2012164268A (ja) | 2011-02-09 | 2011-02-09 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011026000A JP2012164268A (ja) | 2011-02-09 | 2011-02-09 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012164268A true JP2012164268A (ja) | 2012-08-30 |
Family
ID=46843573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011026000A Withdrawn JP2012164268A (ja) | 2011-02-09 | 2011-02-09 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012164268A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103140A (ja) * | 2014-11-28 | 2016-06-02 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
CN106484017A (zh) * | 2015-08-24 | 2017-03-08 | 三美电机株式会社 | 稳压器用半导体集成电路 |
JP2019057733A (ja) * | 2018-12-26 | 2019-04-11 | ラピスセミコンダクタ株式会社 | 半導体装置および制御装置 |
US10871793B2 (en) | 2017-09-19 | 2020-12-22 | Kabushiki Kaisha Toshiba | Constant voltage power source circuit |
US11329473B2 (en) | 2019-07-26 | 2022-05-10 | Toshiba Electronic Devices & Storage Corporation | Driver circuit having overcurrent protection function and control method of driver circuit having overcurrent protection function |
-
2011
- 2011-02-09 JP JP2011026000A patent/JP2012164268A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016103140A (ja) * | 2014-11-28 | 2016-06-02 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
CN106484017A (zh) * | 2015-08-24 | 2017-03-08 | 三美电机株式会社 | 稳压器用半导体集成电路 |
US10871793B2 (en) | 2017-09-19 | 2020-12-22 | Kabushiki Kaisha Toshiba | Constant voltage power source circuit |
JP2019057733A (ja) * | 2018-12-26 | 2019-04-11 | ラピスセミコンダクタ株式会社 | 半導体装置および制御装置 |
US11329473B2 (en) | 2019-07-26 | 2022-05-10 | Toshiba Electronic Devices & Storage Corporation | Driver circuit having overcurrent protection function and control method of driver circuit having overcurrent protection function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309641B2 (ja) | 充電制御用半導体集積回路 | |
KR102110109B1 (ko) | 스위칭 레귤레이터 및 전자 기기 | |
JP5078866B2 (ja) | ボルテージレギュレータ | |
KR101320760B1 (ko) | 전압 레귤레이터 | |
JP5044448B2 (ja) | 電源スイッチ回路 | |
TWI585565B (zh) | 電壓調節器 | |
JP6130112B2 (ja) | ボルテージレギュレータ | |
JP4591571B2 (ja) | 電源装置 | |
JP2012164268A (ja) | 半導体集積回路 | |
JP6261343B2 (ja) | ボルテージレギュレータ | |
JP6008678B2 (ja) | ボルテージレギュレータ | |
US20090180231A1 (en) | Overcurrent protection circuit and voltage regulator incorporating same | |
US20120013367A1 (en) | Power stage control circuit | |
KR20150123712A (ko) | 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 | |
JP2013206381A (ja) | 過電流保護回路、および、電力供給装置 | |
JP2016139247A (ja) | 定電流駆動回路 | |
JP6405948B2 (ja) | レギュレータ用半導体集積回路 | |
KR20100083871A (ko) | 저전압 레귤레이터의 과전류 보호회로 | |
KR20160001978A (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 | |
JP2017129929A (ja) | ボルテージレギュレータ | |
US20130241508A1 (en) | Voltage regulator | |
JP2020108288A (ja) | スイッチング電源 | |
JP2009110217A (ja) | 半導体集積回路装置 | |
JP2009265740A (ja) | 負荷保護機能付き安定化電源装置 | |
JP2014003776A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |