KR20160001978A - 과전류 보호회로를 구비한 전원 레귤레이터 - Google Patents

과전류 보호회로를 구비한 전원 레귤레이터 Download PDF

Info

Publication number
KR20160001978A
KR20160001978A KR1020140080581A KR20140080581A KR20160001978A KR 20160001978 A KR20160001978 A KR 20160001978A KR 1020140080581 A KR1020140080581 A KR 1020140080581A KR 20140080581 A KR20140080581 A KR 20140080581A KR 20160001978 A KR20160001978 A KR 20160001978A
Authority
KR
South Korea
Prior art keywords
voltage
nmos transistor
terminal
input voltage
output
Prior art date
Application number
KR1020140080581A
Other languages
English (en)
Other versions
KR101659901B1 (ko
Inventor
정훈식
이병찬
류정현
Original Assignee
주식회사 에이디텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디텍 filed Critical 주식회사 에이디텍
Priority to KR1020140080581A priority Critical patent/KR101659901B1/ko
Publication of KR20160001978A publication Critical patent/KR20160001978A/ko
Application granted granted Critical
Publication of KR101659901B1 publication Critical patent/KR101659901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은, 전압 레귤레이터를 통해 정전압을 출력할 때, 출력단의 제한전류를 입력전압의 변화에 대응되게 제어함으로써, 전압 레귤레이터가 비정상적인 동작조건에 놓인 상태에서 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가하더라도 전력손실이 증가하지 않고 일정하게 유지되고, 패스 트랜지스터와 같은 소자가 손상되는 것을 방지할 수 있다.

Description

과전류 보호회로를 구비한 전원 레귤레이터{VOLTAGE REGULATOR HAVING OVER-CURRENT PROTECTION CIRCUIT}
본 발명은 과전류로부터 전원 레귤레이터를 보호하는 기술에 관한 것으로, 특히 입력전압이 증가하더라도 전력손실(Power Dissipation)이 증가하지 않고 일정하게 유지되고, 관련 소자가 손상되는 것을 방지할 수 있도록 한 과전류 보호회로를 구비한 전원 레귤레이터에 관한 것이다.
전원 레귤레이터는 입력전원의 전압이 변화되는 것에 관계없이 일정한 전압을 출력하는 장치로서 각종 전자기기나 통신 단말기 등에 널리 사용되고 있다.
도 1은 종래 기술에 의한 전원 레귤레이터의 회로도로서 이에 도시한 바와 같이, 전원 레귤레이터(100)는 패스 트랜지스터(MN1), 피드백 회로부(110) 및 에러 앰프(120)를 포함한다.
패스 트랜지스터(MN1)는 엔모스 트랜지스터로서 드레인 단자를 통해 입력전압(VIN)을 공급받고, 게이트 단자에 공급되는 에러전압(VEO)에 대응되는 레벨의 출력전압(VOUT)을 소스 단자에 출력한다.
피드백 회로부(110)는 상기 패스 트랜지스터(MN1)의 소스 단자와 상기 출력전압(VOUT)의 공통연결점과 접지단자의 사이에 직렬연결된 저항(R1),(R2)을 구비하여, 상기 출력전압(VOUT)을 분배한 피드백전압(Vfb)을 출력한다.
에러 앰프(120)는 상기 피드백전압(Vfb)을 기준전압(Vref)과 비교하여 그에 따른 에러전압(VEO)을 상기 패스 트랜지스터(MN1)의 게이트에 출력한다.
이에 따라, 입력전압(VIN)의 정격전압 범위가 좁은 조건에서는, 상기 패스 트랜지스터(MN1)는 상기와 같이 공급되는 에러전압(VEO)의 제어를 받아 입력전압(VIN)의 변동에 별다른 영향을 받지 않고 정전압 형태의 출력전압(VOUT)을 발생할 수 있게 된다.
여기서, 상기 입력전압(VIN)의 정격전압 범위에 대하여 예를 들어 설명하면, 전원 레귤레이터의 출력전압이 5V라고 할 때, 입력전압(VIN)의 정격전압 8~30V인 경우 입력전압(VIN)의 정격전압 범위가 좁은 것으로 볼 수 있지만, 입력전압(VIN)의 정격전압 8~60V인 경우에는 입력전압(VIN)의 정격전압 범위가 넓은 것으로 볼 수 있다. 즉, 상기 입력전압(VIN)의 정격전압 범위는 특별한 값으로 고정되는 것이 아니라 주어진 조건에 따라 어떤 범위 이내이면 좁은 범위라고 할 수 있고 어떤 범위 이상이면 넓은 범위라고 할 수 있다.
그런데, 어떠한 이유로 인하여 상기 출력전압(VOUT)이 접지단자에 단락되거나, 출력부하가 과도하게 증가되는 등의 이유로 인하여 전원 레귤레이터(100)가 비정상적인 동작조건에 놓이게 되는 경우 상기 패스 트랜지스터(MN1)를 통해 정격전류 이상의 과전류가 흐르게 되는 문제점이 발생된다.
이를 감안하여 종래의 전원 레귤레이터에서는 과전류 보호회로를 구비하여 전원 레귤레이터가 비정상적인 동작조건에 놓이게 될 때 패스 트랜지스터의 게이트 전압을 낮추어 패스 트랜지스터가 과전류에 의해 손상되는 것이 방지되도록 하였다.
그러나, 종래의 전원 레귤레이터는 과전류 보호회로를 이용하여 패스 트랜지스터의 과전류를 제한할 수 있지만, 이는 고정되어 있는 제한전류이므로 입력전압의 정격전압 범위가 좁은 경우에만 안전하게 제한할 수 있다.
따라서, 종래의 전원 레귤레이터는 출력전압이 접지단자에 단락되거나 출력부하가 과도하게 증가되는 등의 이유로 인하여 전원 레귤레이터가 비정상적인 동작조건에 놓이게 되고, 이와 같은 상태에서 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가할수록 패스 트랜지스터의 드레인과 출력전압 간의 전압이 과도하게 증가되어 전력 손실이 증가되는 문제점이 발생될 수 있고, 심할 경우 패스 트랜지스터의 동작범위가 안전동작영역(SOA)을 벗어나 영구적으로 손상되는 문제점이 발생될 수 있다.
본 발명이 해결하고자 하는 과제는 전원 레귤레이터의 출력단의 제한전류를 입력전압의 변화에 대응되게 제어하여, 전원 레귤레이터가 비정상적인 동작조건에 놓인 상태에서 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가하더라도 전력 손실(Power Dissipation)이 증가하지 않고 일정하게 유지되고, 패스 트랜지스터와 같은 소자가 손상되는 것을 방지할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 제1실시예에 따른 과전류 보호회로를 구비한 전원 레귤레이터는, 드레인 단자에 입력전압을 공급받고 게이트 단자에 공급되는 에러전압에 대응되는 레벨의 출력전압을 출력하는 패스트랜지스터인 제1엔모스 트랜지스터; 상기 출력전압을 직렬연결된 저항의 저항값 비율로 분배하여 그에 따른 피드백전압을 출력하는 피드백 회로부; 상기 피드백전압을 기준전압과 비교하여 그에 따른 레벨의 상기 에러전압을 출력하는 제1에러 앰프; 및 상기 제1엔모스 트랜지스터의 출력전압과 상기 입력전압의 변동에 대응하여 출력단의 제한전류를 제한하기 위해 상기 제1엔모스 트랜지스터의 게이트 전압의 전위를 하강시키는 보호 회로부;를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 제2실시예에 따른 과전류 보호회로를 구비한 전원 레귤레이터는, 드레인 단자에 입력전압을 공급받고 게이트 단자에 공급되는 에러전압에 대응되는 레벨의 출력전압을 출력하는 패스트랜지스터인 제1엔모스 트랜지스터; 상기 출력전압을 직렬연결된 저항의 저항값 비율로 분배하여 그에 따른 피드백전압을 출력하는 피드백 회로부; 상기 피드백전압을 기준전압과 비교하여 그에 따른 레벨의 상기 에러전압을 출력하는 에러 앰프; 상기 입력전압에 대하여 전류미러로 동작하는 전류미러부; 및 상기 제1엔모스 트랜지스터의 출력전압과 상기 전류미러부의 동작에 대응하여 출력단의 제한전류를 제한하기 위해 상기 제1엔모스 트랜지스터의 게이트 전압의 전위를 하강시키는 보호 회로부;를 포함한다.
상기 기술적 과제를 이루기 위한 본 발명의 제3실시예에 따른 과전류 보호회로를 구비한 전원 레귤레이터는, 드레인 단자에 입력전압을 공급받고 게이트 단자에 공급되는 에러전압에 대응되는 레벨의 출력전압을 출력하는 패스트랜지스터인 제1엔모스 트랜지스터; 입력전압을 공급받아 출력전압을 출력하는 패스 트랜지스터로 동작하고, 게이트 단자에 공급되는 제1에러전압에 대응되는 레벨의 출력전압을 출력하는 제1엔모스 트랜지스터; 상기 출력전압을 저항비율로 분배하여 그에 따른 제1피드백전압을 출력하는 피드백 회로부; 상기 제1피드백전압을 기준전압과 비교하여 그에 따른 레벨의 상기 제1에러전압을 출력하는 제1에러 앰프; 상기 입력전압을 분배한 센싱전압을 제2피드백전압과 비교하여 그에 따른 제2에러전압을 출력하는 입력전압 감지부; 및 상기 제1엔모스 트랜지스터의 출력전압과 상기 제2에러전압에 대응하여 출력단의 제한전류를 제한하기 위해 상기 제1엔모스 트랜지스터의 게이트 전압의 전위를 하강시키는 보호 회로부;를 포함한다.
본 발명은 전원 레귤레이터에서 정전압을 출력할 때, 출력단의 제한전류를 입력전압의 변화에 대응되게 제어함으로써, 전원 레귤레이터가 비정상적인 동작조건에 놓인 상태에서 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가하더라도 전력 손실이 증가하지 않고 일정하게 유지되고, 패스 트랜지스터와 같은 소자가 손상되는 것을 방지할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 전원 레귤레이터의 회로도이다.
도 2는 본 발명의 제1실시예에 따른 과전류 보호회로를 구비한 전원 레귤레이터의 회로도이다.
도 3은 본 발명에 의한 전원레귤레이터와 종래 기술에 의한 전원레귤레이터의 제한전류와 입력전압의 관계를 나타낸 그래프이다.
도 4는 본 발명의 제2실시예에 따른 과전류 보호회로를 구비한 전원 레귤레이터의 회로도이다.
도 5는 본 발명의 제3실시예에 따른 과전류 보호회로를 구비한 전원 레귤레이터의 회로도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제1실시예에 의한 과전류 보호회로를 구비한 전원 레귤레이터의 회로도로서 이에 도시한 바와 같이, 전원 레귤레이터(200)는 패스 트랜지스터로 동작하는 제1엔모스 트랜지스터(MN1), 피드백 회로부(210), 에러 앰프(220) 및 보호 회로부(230)를 포함한다.
제1엔모스 트랜지스터(MN1)는 패스 트랜지스터로 동작하는 트랜지스터로서 드레인 단자에 입력전압(VIN)을 공급받고 소스 단자에 출력전압(VOUT)을 출력함에 있어서, 게이트 단자에 공급되는 에러전압(VEO)에 대응되는 레벨의 출력전압(VOUT)을 출력한다.
피드백 회로부(210)는 상기 제1엔모스 트랜지스터(MN1)의 소스 단자와 상기 출력전압(VOUT)의 공통연결점과 접지단자의 사이에 직렬연결된 저항(R1),(R2)을 구비한다. 상기 저항(R1),(R2)은 상기 출력전압(VOUT)을 저항값의 비율로 분배하여 그에 따른 피드백전압(Vfb)을 출력한다.
에러 앰프(220)는 반전입력단자에 공급되는 상기 피드백전압(Vfb)을 비반전입력단자에 공급되는 기준전압(Vref)과 비교하여 그에 따른 에러전압(VEO)을 상기 제1엔모스 트랜지스터(MN1)의 게이트에 출력한다.
이에 따라, 입력전압(VIN)의 정격전압 범위가 좁은 조건에서는, 상기 제1엔모스 트랜지스터(MN1)는 상기와 같이 공급되는 에러전압(VEO)의 제어를 받아 입력전압(VIN)의 변동에 별다른 영향을 받지 않고 정전압 형태의 출력전압(VOUT)을 출력할 수 있게 된다.
여기서, 상기 입력전압(VIN)의 정격전압 범위에 대하여 예를 들어 설명하면, 전원 레귤레이터의 출력전압이 5V라고 할 때, 입력전압(VIN)의 정격전압 8~30V인 경우 입력전압(VIN)의 정격전압 범위가 좁은 것으로 볼 수 있지만, 입력전압(VIN)의 정격전압 8~60V인 경우에는 입력전압(VIN)의 정격전압 범위가 넓은 것으로 볼 수 있다. 즉, 상기 입력전압(VIN)의 정격전압 범위는 특별한 값으로 고정되는 것이 아니라 주어진 조건에 따라 어떤 범위 이내이면 좁은 범위라고 할 수 있고 어떤 범위 이상이면 넓은 범위라고 할 수 있다.
그런데, 어떠한 이유로 인하여 상기 출력전압(VOUT)이 접지단자에 단락되거나 출력부하가 과도하게 증가되는 등의 이유로 인하여 전원 레귤레이터(200)가 비정상적인 동작조건에 놓이게 되고, 이와 같은 상태에서 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가하더라도 상기 제1엔모스 트랜지스터(MN1)를 통해 정격용량 이상의 과전류가 흘러 해당 소자가 손상되는 것을 방지하기 위해 보호 회로부(230)가 입력전압(VIN)에 대응하여 출력전류(IOUT)의 크기를 제한하게 되는데, 이에 대하여 상세히 설명하면 다음과 같다.
보호 회로부(230)는 드레인 단자가 상기 제1엔모스 트랜지스터(MN1)의 게이트에 연결되고, 소스 단자가 상기 출력전압(VOUT)에 연결된 제2엔모스 트랜지스터(MN2), 일측 단자가 상기 제1엔모스 트랜지스터(MN1)의 소스 단자에 연결되고, 타측 단자가 상기 출력전압(VOUT)에 연결된 저항(R3), 일측 단자가 상기 제2엔모스 트랜지스터(MN2)의 게이트 단자에 연결되고, 타측 단자가 상기 제1엔모스 트랜지스터(MN1)의 소스 단자에 연결된 저항(R4) 및 일측 단자가 상기 입력전압(VIN)에 연결되고, 타측 단자가 상기 제2엔모스 트랜지스터(MN2)의 게이트에 연결된 저항(R5)을 구비한다.
전원 레귤레이터(200)가 상기와 같은 이유로 인하여 비정상적인 동작조건에 놓이게 되고, 이와 같은 상태에서 입력전압의 정격전압 범위가 넓을수록, 입력전압이 증가할수록 제1엔모스 트랜지스터(MN1) 및 저항(R3)을 통해 흐르는 출력전류(IOUT)가 정상치에 비하여 증가하게 된다. 이에 따라, 저항(R3)의 일측 단자와 제2엔모스 트랜지스터(MN2)의 소스 연결점 간의 전압이 상승된다. 또한, 입력전압(VIN)의 상승으로 인해 저항(R5)에 흐르는 전류가 정상치 이상으로 증가되어 저항(R4)의 일측 단자와 상기 제2엔모스 트랜지스터(MN2)의 게이트 연결점 간의 전압이 상승된다.
이와 같이, 상기와 같은 상태에서 상기 제1엔모스 트랜지스터(MN1) 및 저항(R3)을 통해 흐르는 출력전류(IOUT)가 상승되어 상기 제2엔모스 트랜지스터(MN2)의 게이트-소스 간 전압(VGS)이 상승됨과 아울러, 다른 한편으로는 저항(R5)을 통해 흐르는 전류(IR5)가 상승되어 상기 제2엔모스 트랜지스터(MN2)의 게이트-소스 간 전압(VGS)이 상승된다. 이때, 상기 제2엔모스 트랜지스터(MN2)의 게이트-소스 간 전압(VGS)이 문턱전압(threshold voltage)을 상회하면, 상기 제2엔모스 트랜지스터(MN2)가 턴온되고 이에 의해 상기 제1엔모스 트랜지스터(MN1)의 게이트전압의 전위가 하강되어 출력전류(IOUT)가 제한된다.
이에 따라, 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가하더라도 상기 출력전류(IOUT)의 크기 및 입력전압(VIN)의 전위에 대응하여 상기 제1엔모스 트랜지스터(MN1)의 게이트전압의 전위가 제어되므로, 상기 제1엔모스 트랜지스터(MN1)는 안정동작영역(SOA) 내에서 동작할 수 있게 된다.
전원 레귤레이터(200)의 전력 손실(PD: Power Dissipation)은 입력전압(VIN)과 출력전압(VOUT) 간의 전압(VDO)에 비례하고, 상기 저항(R3)을 통해 흐르는 출력전류(IOUT)에 비례한다. 상기 전력손실 PD = VDOㅧIOUT의 수식으로 표현할 수 있다. 그런데, 상기 설명에서와 같이 전원 레귤레이터(200)가 비정상적인 동작조건에 놓이게 되고, 이와 같은 상태에서 입력전압의 정격전압 범위가 넓을 경우, 입력전압이 증가할수록 상기와 같은 보호 회로부(230)의 동작에 의해 상기 출력전류(IOUT)가 입력전압(VIN)에 반비례하여 감소되므로 입력전압이 증가하더라도 전력손실이 증가하지 않고 일정하게 유지되고, 상기 제1엔모스 트랜지스터(MN1)가 과전류에 의해 손상되는 것을 방지할 수 있게 된다.
도 3은 종래 기술과 본 발명의 제한전류와 입력전압(VIN)의 관계를 나타낸 그래프이다. 즉, 종래의 전원 레귤레이터가 상기와 같은 이유로 인하여 비정상적인 동작조건에 놓이게 되면, 입력전압(VIN)의 변화에 관계없이 출력전류가 G1과 같이 계속 15mA로 고정된 상태로 유지된다. 따라서, 종래의 경우 입력전압(VIN)이 60V 일 때 전력손실이 900mW가 된다. 이에 비하여, 본 발명에서는 상기 설명에서와 같은 보호회로(230)의 동작에 의해 입력전압(VIN)이 60V 일 때 출력전류가 G2와 같이 4.5mA로 저하되므로 전력손실이 270mW가 된다.
한편, 도 4는 본 발명의 제2실시예에 의한 과전류 보호회로를 구비한 전원 레귤레이터의 회로도로서 이에 도시한 바와 같이, 전원 레귤레이터(400)는 패스 트랜지스터로 동작하는 제1엔모스 트랜지스터(MN1), 피드백 회로부(410), 에러 앰프(420), 전류미러부(430) 및 보호 회로부(440)를 포함한다.
도 4는 상기 도 2와 비교할 때, 보호 회로부(440)에 저항(R5)을 이용한 전류공급원을 대신하여 제2피모스 트랜지스터(MP2)가 구비되고, 전류 미러부(430)가 추가된 것이 차이점이므로, 이 차이점에 대하여 설명하면 다음과 같다.
전류미러부(430)는 소스 단자가 공통으로 접지단자에 연결되고, 게이트 단자가 공통연결된 제3엔모스 트랜지스터(MN3), 제4엔모스 트랜지스터(MN4)로 구성된 전류미러(430A), 입력전압(VIN)과 상기 제3엔모스 트랜지스터(MN3)의 드레인 단자의 사이에 연결된 저항(R6) 및 입력전압(VIN)에 소스 단자가 연결되고 드레인 단자가 상기 제4엔모스 트랜지스터(MN4)의 드레인 단자에 연결된 제1피모스 트랜지스터(MP1)를 구비한다.
보호 회로부(440)는 소스 단자가 입력전압(VIN)에 연결되고, 드레인 단자가 제2엔모스 트랜지스터(MN2)의 게이트에 연결되며, 게이트가 상기 전류 미러부(430)의 상기 제1피모스 트랜지스터(MP1)의 게이트에 연결된 제2피모스 트랜지스터(MP2)를 포함한다.
전류미러부(430)에서, 전류미러(430A)의 제3엔모스 트랜지스터(MN3),제4엔모스 트랜지스터(MN4)에 대하여 저항(R6)과 제1피모스 트랜지스터(MP1)는 전류미러의 구조로 연결되므로 상기 저항(R8)을 통해 입력전압(VIN)에 대응되는 전류(IR6)가 흐를 때, 상기 제1피모스 트랜지스터(MP1)를 통해서도 상기 전류(IR6)와 동일한 비율의 전류가 흐르게 된다.
그런데, 상기 제1피모스 트랜지스터(MP1)와 상기 보호 회로부(440)의 제2피모스 트랜지스터(MP2)가 전류미러 형태로 연결되어 있으므로, 상기 제2피모스 트랜지스터(MP2)를 통해서도 상기 제1피모스 트랜지스터(MP1)를 통해 흐르는 전류와 동일한 비율의 전류가 흐르게 된다. 그리고, 상기 제2피모스 트랜지스터(MP2)를 통해 흐르는 전류에 의해 상기 제1엔모스 트랜지스터(MN1)에 흐르는 전류량이 도 2에 설명에서와 같이 제한된다.
따라서, 전원 레귤레이터(400)는 상기와 같이 동작하는 전류미러부(430)와 보호 회로부(440)를 이용하여 도 2에서와 동일하게 전력손실(PD)이 증가하지 않고 일정하게 유지되고, 상기 제1엔모스 트랜지스터(MN1)가 과전류에 의해 손상되는 것을 방지할 수 있게 된다.
한편, 도 5는 본 발명의 제3실시예에 의한 과전류 보호회로를 구비한 전원 레귤레이터의 회로도로서 이에 도시한 바와 같이, 전원 레귤레이터(500)는 패스 트랜지스터로 동작하는 제1엔모스 트랜지스터(MN1),피드백 회로부(510), 제1에러 앰프(520), 입력전압 감지부(530) 및 보호 회로부(540)를 포함한다.
도 5는 상기 도 4와 비교할 때, 전류 미러부(430)가 입력전압 감지부(530)로 교체된 것이 차이점이므로, 이 차이점에 대해 설명하면 다음과 같다.
입력전압 감지부(530)는 입력전압 분배부(530A), 제2에러앰프(530B), 입력전압(VIN)과 접지단자의 사이에 직렬연결된 제3피모스 트랜지스터(MP3) 및 저항(R9)을 구비한다.
입력전압 분배부(530A)는 입력전압(VIN)과 접지단자의 사이에 직렬연결된 저항(R6),(R7)을 구비하여, 상기 입력전압(VIN)을 저항값의 비로 분배한 센싱전압(Vsen)을 출력한다.
입력전압(VIN)과 접지단자의 사이에 직렬연결된 제3피모스 트랜지스터(MP3)와 저항(R9)의 연결점으로부터 제2피드백전압(Vfb2)이 출력된다.
제2에러앰프(530B)는 상기 센싱전압(Vsen)을 상기 제2피드백전압(Vfb2)과 비교하여 그에 따른 제2에러전압(VEO2)을 상기 제3피모스 트랜지스터(MP3)의 게이트에 출력한다. 이와 같은 동작의 반복으로 인하여 상기 제2피드백전압(Vfb2)은 상기 센싱전압(Vsen)과 같아지게 된다. 그러므로, 저항(R9)을 통해 상기 입력전압(VIN)에 대응하는 전류량이 흐르게 된다. 이때, 상기 제3피모스 트랜지스터(MP3)와 직렬연결된 저항(R9)을 통해 흐르는 전류 IR9 = Vfb2/R9 로 표현된다.
그리고, 상기 제3피모스 트랜지스터(MP3)와 보호 회로부(540)의 제2피모스 트랜지스터(MP2)는 전류미러 형태로 연결되어 있으므로, 상기 제3피모스 트랜지스터(MP3)와 저항(R9)을 통해 흐르는 전류와 동일한 비율의 전류가 상기 제2피모스 트랜지스터(MP2)을 통해 저항(R4)에 흐르게 된다.
결국, 입력전압 감지부(530)에서 입력전압(VIN)을 감지한 결과에 따라 보호 회로부(540) 내의 제2피모스 트랜지스터(MP2)를 통해 흐르는 전류가 제어되고, 상기 제2피모스 트랜지스터(MP2)를 통해 흐르는 전류에 의해 상기 제1엔모스 트랜지스터(MN1)에 흐르는 전류량이 도 2에 설명에서와 같이 제한된다.
따라서, 전원 레귤레이터(500)는 상기와 같이 동작하는 입력전압 감지부(530)와 보호 회로부(540)를 이용하여 도 2에서와 동일하게 전력손실(PD)이 증가하지 않고 일정하게 유지되고, 상기 제1엔모스 트랜지스터(MN1)가 과전류에 의해 손상되는 것을 방지할 수 있게 된다.
상기 설명에서는 모스 트랜지스터를 P 채널 모스트랜지스터(피모스 트랜지스터)와 N 채널 모스 트랜지스터(엔모스 트랜지스터)로 구분하여 설명하였으나, 본 발명이 이에 한정되는 것이 아니며, 다른 타입의 트랜지스터를 사용하여 동일한 효과를 얻을 수 있는 것은 자명한 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
200,400,500 : 전원 레귤레이터 210,410,510 : 피드백 회로부
220, 420, 520, 530B : 에러 앰프 230, 440, 540 : 보호 회로부
430 : 전류미러부 530 : 입력전압 감지부
530A : 입력전압 분배부

Claims (8)

  1. 드레인 단자에 입력전압을 공급받고 게이트 단자에 공급되는 에러전압에 대응되는 레벨의 출력전압을 출력하는 패스트랜지스터인 제1엔모스 트랜지스터;
    상기 출력전압을 직렬연결된 저항의 저항값 비율로 분배하여 그에 따른 피드백전압을 출력하는 피드백 회로부;
    상기 피드백전압을 기준전압과 비교하여 그에 따른 레벨의 상기 에러전압을 출력하는 제1에러 앰프; 및
    상기 제1엔모스 트랜지스터에 흐르는 출력전류를 감지하고 출력단의 제한전류를 상기 입력전압에 대응되게 제한하기 위해 상기 제1엔모스 트랜지스터의 게이트 전압의 전위를 하강시키는 보호 회로부;를 포함하는 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  2. 제1항에 있어서, 상기 보호 회로부는
    드레인 단자가 상기 제1엔모스 트랜지스터의 게이트 단자에 연결되고, 소스 단자가 상기 출력전압에 연결된 제2엔모스 트랜지스터;
    일측 단자가 상기 제1엔모스 트랜지스터의 소스 단자에 연결되고, 타측 단자가 상기 출력전압에 연결된 제3저항;
    일측 단자가 상기 제2엔모스 트랜지스터의 게이트 단자에 연결되고, 타측 단자가 상기 제1엔모스 트랜지스터의 소스 단자에 연결된 제4저항 및
    일측 단자가 상기 입력전압에 연결되고, 타측 단자가 상기 제2엔모스 트랜지스터의 게이트 단자에 연결된 제5저항을 구비하는 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  3. 드레인 단자에 입력전압을 공급받고 게이트 단자에 공급되는 에러전압에 대응되는 레벨의 출력전압을 출력하는 패스트랜지스터인 제1엔모스 트랜지스터;
    상기 출력전압을 직렬연결된 저항의 저항값 비율로 분배하여 그에 따른 피드백전압을 출력하는 피드백 회로부;
    상기 피드백전압을 기준전압과 비교하여 그에 따른 레벨의 상기 에러전압을 출력하는 에러 앰프;
    상기 입력전압의 변화에 대응하여 전류미러로 동작하는 전류미러부; 및
    상기 제1엔모스 트랜지스터에 흐르는 출력전류를 감지하고 출력단의 제한전류를 상기 입력전압에 대응되게 제한하기 위해 상기 제1엔모스 트랜지스터의 게이트 전압의 전위를 하강시키는 보호 회로부;를 포함하는 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  4. 제3항에 있어서, 상기 전류 미러부는
    소스 단자가 공통으로 접지단자에 연결되고, 게이트 단자가 공통연결된 제3엔모스 트랜지스터 및 제4엔모스 트랜지스터를 구비하는 전류미러;
    상기 입력전압과 상기 제3엔모스 트랜지스터의 드레인 단자의 사이에 연결된 제6저항; 및
    상기 입력전압에 소스 단자가 연결되고 드레인 단자가 상기 제4엔모스 트랜지스터의 드레인 단자에 연결되며, 게이트 단자와 드레인 단자의 공통연결점이 상기 보호 회로부 내의 대응 트랜지스터의 게이트 단자에 연결된 제1피모스 트랜지스터;를 구비한 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  5. 제3항에 있어서, 상기 보호 회로부는
    드레인 단자가 상기 제1엔모스 트랜지스터의 게이트 단자에 연결되고, 소스 단자가 상기 출력전압에 연결된 제2엔모스 트랜지스터;
    일측 단자가 상기 제1엔모스 트랜지스터의 소스 단자에 연결되고, 타측 단자가 상기 출력전압에 연결된 제3저항;
    일측 단자가 상기 제2엔모스 트랜지스터의 게이트 단자에 연결되고, 타측 단자가 상기 제1엔모스 트랜지스터의 소스 단자에 연결된 제4저항; 및
    소스 단자가 상기 입력전압에 연결되고, 드레인 단자가 상기 제2엔모스 트랜지스터의 게이트 단자에 연결되며, 게이트 단자가 상기 전류 미러부의 대응 트랜지스터의 게이트 단자에 연결된 제2피모스 트랜지스터;를 구비한 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  6. 드레인 단자에 입력전압을 공급받고 게이트 단자에 공급되는 에러전압에 대응되는 레벨의 출력전압을 출력하는 패스트랜지스터인 제1엔모스 트랜지스터;
    상기 출력전압을 저항비율로 분배하여 그에 따른 제1피드백전압을 출력하는 피드백 회로부;
    상기 제1피드백전압을 기준전압과 비교하여 그에 따른 레벨의 상기 제1에러전압을 출력하는 제1에러 앰프;
    상기 입력전압을 분배한 센싱전압을 제2피드백전압과 비교하여 그에 따른 제2에러전압을 출력하는 입력전압 감지부; 및
    상기 제1엔모스 트랜지스터에 흐르는 출력전류를 감지하고 출력단의 제한전류를 상기 입력전압에 대응되게 제한하기 위해 상기 제1엔모스 트랜지스터의 게이트 전압의 전위를 하강시키는 보호 회로부;를 포함하는 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  7. 제6항에 있어서, 상기 입력전압 감지부는
    상기 입력전압을 직렬연결된 저항의 저항값 비율로 분배하여 그에 따른 센싱전압을 출력하는 입력전압 분배부;
    상기 입력전압과 접지단자의 사이에 직렬연결되어 직렬연결점에 피드백전압을 출력하는 제3피모스 트랜지스터 및 제9저항; 및
    상기 센싱전압을 상기 피드백전압과 비교하여 그에 따른 제2에러전압을 상기 제3피모스 트랜지스터의 게이트 단자에 출력하는 제2에러 앰프;를 구비한 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
  8. 제6항에 있어서, 상기 보호 회로부는
    드레인 단자가 상기 제1엔모스 트랜지스터의 게이트 단자에 연결되고, 소스 단자가 상기 출력전압에 연결된 제2엔모스 트랜지스터;
    일측 단자가 상기 제1엔모스 트랜지스터의 소스 단자에 연결되고, 타측 단자가 상기 출력전압에 연결된 제3저항;
    일측 단자가 상기 제2엔모스 트랜지스터의 게이트 단자에 연결되고, 타측 단자가 상기 제1엔모스 트랜지스터의 소스 단자에 연결된 제4저항; 및
    소스 단자가 상기 입력전압에 연결되고, 드레인 단자가 상기 제2엔모스 트랜지스터의 게이트 단자에 연결되며, 게이트 단자에 상기 입력전압 감지부로부터 제2에러전압이 공급되는 제2피모스 트랜지스터;를 구비한 것을 특징으로 하는 과전류 보호회로를 구비한 전원 레귤레이터.
KR1020140080581A 2014-06-30 2014-06-30 과전류 보호회로를 구비한 전원 레귤레이터 KR101659901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140080581A KR101659901B1 (ko) 2014-06-30 2014-06-30 과전류 보호회로를 구비한 전원 레귤레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140080581A KR101659901B1 (ko) 2014-06-30 2014-06-30 과전류 보호회로를 구비한 전원 레귤레이터

Publications (2)

Publication Number Publication Date
KR20160001978A true KR20160001978A (ko) 2016-01-07
KR101659901B1 KR101659901B1 (ko) 2016-09-26

Family

ID=55168707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140080581A KR101659901B1 (ko) 2014-06-30 2014-06-30 과전류 보호회로를 구비한 전원 레귤레이터

Country Status (1)

Country Link
KR (1) KR101659901B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096088A (zh) * 2019-05-10 2019-08-06 屹世半导体(上海)有限公司 一种ldo的多集成保护电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3109484B1 (fr) * 2020-04-16 2023-12-15 Tronico Procédé de contrôle d’un convertisseur d’énergie électrique, et convertisseur correspondant.
KR20230146929A (ko) 2022-04-13 2023-10-20 에스케이하이닉스 주식회사 내부전압생성회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281309A (ja) * 1989-04-24 1990-11-19 Shindengen Electric Mfg Co Ltd ドロッパ型定電圧回路
US20070159141A1 (en) * 2006-01-09 2007-07-12 Kuang Chih Shih Apparatus and method for a power converter with feed-forward voltage compensation to enable a PFC circuit
JP2012033122A (ja) * 2010-08-03 2012-02-16 Ricoh Co Ltd 定電圧回路及び定電圧回路の過電流保護方法
JP2012159870A (ja) * 2011-01-28 2012-08-23 Seiko Instruments Inc ボルテージレギュレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281309A (ja) * 1989-04-24 1990-11-19 Shindengen Electric Mfg Co Ltd ドロッパ型定電圧回路
US20070159141A1 (en) * 2006-01-09 2007-07-12 Kuang Chih Shih Apparatus and method for a power converter with feed-forward voltage compensation to enable a PFC circuit
JP2012033122A (ja) * 2010-08-03 2012-02-16 Ricoh Co Ltd 定電圧回路及び定電圧回路の過電流保護方法
JP2012159870A (ja) * 2011-01-28 2012-08-23 Seiko Instruments Inc ボルテージレギュレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096088A (zh) * 2019-05-10 2019-08-06 屹世半导体(上海)有限公司 一种ldo的多集成保护电路

Also Published As

Publication number Publication date
KR101659901B1 (ko) 2016-09-26

Similar Documents

Publication Publication Date Title
KR101320760B1 (ko) 전압 레귤레이터
KR100608112B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법
US7923978B2 (en) Regulator circuit having over-current protection
KR101586525B1 (ko) 전압 조정기
US20130293986A1 (en) Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
US7969703B2 (en) Overcurrent protection circuit and voltage regulator incorporating same
KR102187403B1 (ko) 볼티지 레귤레이터
JP6342240B2 (ja) ボルテージレギュレータ
JP2008052516A (ja) 定電圧回路
KR20040089594A (ko) 저 정지 전류 전압 레귤레이터를 형성하는 방법 및 그 구조
KR20120087840A (ko) 전압 조정기
KR102047651B1 (ko) 볼티지 레귤레이터
KR20160090251A (ko) 볼티지 레귤레이터
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
KR20160022822A (ko) 볼티지 레귤레이터
KR20100094365A (ko) 전압 레귤레이터
KR20180048326A (ko) 볼티지 레귤레이터
KR20150123712A (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
CN108693916B (zh) 过电流保护电路以及电压调节器
KR100744593B1 (ko) 전원 공급 장치
KR101659901B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터
JP2013003699A (ja) レギュレータ用半導体集積回路
JP2016139247A (ja) 定電流駆動回路
KR101630600B1 (ko) 과전류 보호 회로를 갖는 전압 레귤레이터
CN110262607B (zh) 带电流限制的稳压器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant