KR20150123712A - 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 - Google Patents

과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 Download PDF

Info

Publication number
KR20150123712A
KR20150123712A KR1020150052924A KR20150052924A KR20150123712A KR 20150123712 A KR20150123712 A KR 20150123712A KR 1020150052924 A KR1020150052924 A KR 1020150052924A KR 20150052924 A KR20150052924 A KR 20150052924A KR 20150123712 A KR20150123712 A KR 20150123712A
Authority
KR
South Korea
Prior art keywords
transistor
current
circuit
output
gate
Prior art date
Application number
KR1020150052924A
Other languages
English (en)
Other versions
KR102279836B1 (ko
Inventor
마사카즈 스기우라
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20150123712A publication Critical patent/KR20150123712A/ko
Application granted granted Critical
Publication of KR102279836B1 publication Critical patent/KR102279836B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches

Abstract

(과제) 출력 단자에 장시간 과대한 전류가 흐르는 것을 방지하는 과전류 보호 회로 및 과전류 보호 회로를 구비한 반도체 장치 및 볼티지 레귤레이터를 제공한다.
(해결 수단) 출력 트랜지스터에 흐르는 출력 전류에 비례한 전류를 흘리는 제 1 트랜지스터와, 기준 전류를 흘리는 정전류 회로와, 제 1 트랜지스터에 흐르는 전류와 기준 전류를 비교하는 비교 회로와, 비교 회로로부터 출력되는 신호에 의해 출력 트랜지스터의 게이트를 제어하는 제어 회로를 구비하는 구성으로 하였다.

Description

과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터{OVERCURRENT PROTECTION CIRCUIT, SEMICONDUCTOR DEVICE AND VOLTAGE REGULATOR}
본 발명은 과전류 보호 회로, 그 과전류 보호 회로를 구비한 반도체 장치 및 볼티지 레귤레이터에 관한 것이다.
종래의 과전류 보호 회로를 구비한 볼티지 레귤레이터에 대해 설명한다. 도 4 는, 종래의 과전류 보호 회로를 구비한 볼티지 레귤레이터를 나타내는 회로도이다. 종래의 볼티지 레귤레이터는, 기준 전압 회로 (401) 와, NMOS 트랜지스터 (403, 404, 405) 와, PMOS 트랜지스터 (402, 406, 110) 와, 저항 (204, 205) 과, 전원 단자 (101) 와, 그라운드 단자 (100) 와, 출력 단자 (102) 를 구비하고 있다.
기준 전압 회로 (401) 의 기준 전압 (Vref) 이 출력 단자 (102) 의 출력 전압 (Vout) 을 저항 (204, 205) 에 의해 분압된 분압 전압 (Vfb) 보다 클 때, NMOS 트랜지스터 (403, 404, 405) 와 PMOS 트랜지스터 (402, 406) 로 구성되는 오차 증폭 회로의 출력인 PMOS 트랜지스터 (110) 의 게이트의 전위는 낮아져 PMOS 트랜지스터 (110) 의 온 저항을 낮게 한다. 그리고, 출력 전압 (Vout) 을 상승시켜, 분압 전압 (Vfb) 과 기준 전압 (Vref) 이 동일해지도록 동작한다. 기준 전압 (Vref) 이 분압 전압 (Vfb) 보다 작을 때에는, 오차 증폭 회로의 출력인 PMOS 트랜지스터 (110) 의 게이트의 전위는 높아져 PMOS 트랜지스터 (110) 의 온 저항을 높게 한다. 그리고, 출력 전압 (Vout) 을 저하시켜, 분압 전압 (Vfb) 과 기준 전압 (Vref) 이 동일해지도록 동작한다.
볼티지 레귤레이터는, 항상 분압 전압 (Vfb) 과 기준 전압 (Vref) 을 동일하게 유지함으로써, 일정한 출력 전압 (Vout) 을 발생시키고 있다 (예를 들어, 특허문헌 1 의 도 2 참조).
일본 공개특허공보 평4-195613호
그러나, 종래의 볼티지 레귤레이터에서는, 출력 단자에 과대한 전류가 계속 흐르면 PMOS 트랜지스터 (110) 가 발열하여 파괴된다는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어져, 출력 단자에 장시간 과대한 전류가 흐르는 것을 방지하는 과전류 보호 회로 및 과전류 보호 회로를 구비한 반도체 장치 및 볼티지 레귤레이터를 제공한다.
종래의 과제를 해결하기 위해서, 본 발명의 과전류 보호 회로 및 과전류 보호 회로를 구비한 반도체 장치 및 볼티지 레귤레이터는 이하와 같은 구성으로 하였다.
출력 트랜지스터에 흐르는 출력 전류에 비례한 전류를 흘리는 제 1 트랜지스터와, 기준 전류를 흘리는 정전류 회로와, 제 1 트랜지스터에 흐르는 전류와 기준 전류를 비교하는 비교 회로와, 비교 회로로부터 출력되는 신호에 의해 출력 트랜지스터의 게이트를 제어하는 제어 회로를 구비하는 구성으로 하였다.
구동 회로의 제어에 지장을 초래하지 않아, 출력 단자에 과전류가 흘렀을 때, 출력 트랜지스터가 파괴되는 것을 방지할 수 있다.
도 1 은, 본 발명의 과전류 보호 회로를 구비한 반도체 장치의 회로도.
도 2 는, 본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터의 회로도.
도 3 은, 본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터의 다른 예를 나타내는 회로도.
도 4 는, 종래의 볼티지 레귤레이터의 회로도.
＜제 1 실시형태＞
도 1 은, 본 발명의 과전류 보호 회로를 구비한 반도체 장치의 회로도이다.
본 발명의 과전류 보호 회로를 구비한 반도체 장치는, 구동 회로 (103) 와, 정전류 회로 (104) 와, NMOS 트랜지스터 (105, 106) 와, PMOS 트랜지스터 (107, 108, 109, 110) 와, 전원 단자 (101) 와, 그라운드 단자 (100) 와, 출력 단자 (102) 를 구비하고 있다.
본 발명의 과전류 보호 회로를 구비한 반도체 장치의 접속에 대해 설명한다. 구동 회로 (103) 의 출력은 PMOS 트랜지스터 (108) 의 드레인과 PMOS 트랜지스터 (109) 의 게이트와 PMOS 트랜지스터 (110) 의 게이트에 접속된다. PMOS 트랜지스터 (108) 는, 게이트는 PMOS 트랜지스터 (107) 의 게이트 및 드레인에 접속되고, 소스는 전원 단자 (101) 에 접속된다. PMOS 트랜지스터 (107) 의 소스는 전원 단자 (101) 에 접속된다. 정전류 회로 (104) 는, 일방의 단자는 전원 단자 (101) 에 접속되고, 다른 일방의 단자는 PMOS 트랜지스터 (107) 의 게이트 및 드레인에 접속된다. NMOS 트랜지스터 (105) 는, 게이트는 NMOS 트랜지스터 (106) 의 게이트 및 드레인에 접속되고, 드레인은 PMOS 트랜지스터 (107) 의 게이트 및 드레인에 접속되며, 소스는 그라운드 단자 (100) 에 접속된다. NMOS 트랜지스터 (106) 의 소스는 그라운드 단자 (100) 에 접속된다. PMOS 트랜지스터 (109) 는, 드레인은 NMOS 트랜지스터 (106) 의 게이트 및 드레인에 접속되고, 소스는 전원 단자 (101) 에 접속된다. PMOS 트랜지스터 (110) 는, 드레인은 출력 단자 (102) 에 접속되고, 소스는 전원 단자 (101) 에 접속된다.
다음으로, 본 발명의 과전류 보호 회로를 구비한 반도체 장치의 동작에 대해 설명한다. 전원 단자 (101) 에 전원 전압 (VDD) 이 입력되면, 구동 회로 (103) 가 동작하여 구동 회로 (103) 의 출력에 의해 출력 트랜지스터로서 동작하는 PMOS 트랜지스터 (110) 의 동작을 제어한다. 구동 회로 (103) 의 출력에 의해 PMOS 트랜지스터 (110) 가 동작하면 출력 단자 (102) 에 출력 전압 (Vout) 이 발생한다.
PMOS 트랜지스터 (110) 가 동작하고 있을 때, 출력 단자 (102) 에 부하가 접속되면 PMOS 트랜지스터 (109) 는 PMOS 트랜지스터 (110) 에 흐르는 전류에 비례한 전류 (Imon) 를 흘린다. NMOS 트랜지스터 (106) 와 NMOS 트랜지스터 (105) 는 커런트 미러를 구성하여, 전류 (Imon) 를 임의의 배율로 카피한 전류 (Imon1) 를 발생시킨다. 정전류 회로 (104) 는 기준 전류 (Ia) 를 흘려, NMOS 트랜지스터 (105) 의 출력 전류 (Imon1) 와 비교된다.
Imon1 ＞ Ia 일 때, PMOS 트랜지스터 (107) 는 Imon1 － Ia 의 전류를 흘린다. 그리고, 이 전류는 PMOS 트랜지스터 (107 과 108) 로 구성되는 커런트 미러에 의해 임의의 배율로 증폭되어 PMOS 트랜지스터 (108) 에 전류를 흘려, PMOS 트랜지스터 (110) 를 오프시키도록 동작한다. 또한, Imon1 과 Ia 의 차가 클수록 PMOS 트랜지스터 (110) 의 게이트를 충전하는 전류가 증가하기 때문에 PMOS 트랜지스터 (110) 는 재빠르게 오프되고, Imon1 과 Ia 의 차가 작으면 PMOS 트랜지스터 (110) 는 천천히 오프된다. Imon1 ＜ Ia 일 때에는, PMOS 트랜지스터 (107) 에 전류는 흐르지 않는다. 이 때문에, PMOS 트랜지스터 (110) 가 오프되는 경우는 없다.
이렇게 하여, 출력 단자 (102) 에 부하가 접속되어 PMOS 트랜지스터 (110) 에 과전류가 흘렀을 때, PMOS 트랜지스터 (110) 를 오프시켜 PMOS 트랜지스터 (110) 가 파괴되는 것을 방지할 수 있다. PMOS 트랜지스터 (110) 를 오프하는 속도는 PMOS 트랜지스터 (108) 에 흐르는 전류의 크기에 의해 정해지고, 이 전류는 급격하게는 증가하지 않기 때문에, 구동 회로 (103) 에 의해 PMOS 트랜지스터 (110) 에 흐르는 전류가 순간적으로 증가하는 제어가 되었다고 해도, PMOS 트랜지스터 (110) 를 즉시 오프시키는 경우는 없다. 이 때문에, 이 점에 관해서, 구동 회로 (103) 의 제어에 지장을 초래하는 것은 발생하지 않는다.
또한, 전류 (Imon1) 와 기준 전류 (Ia) 를 비교하는 회로로서 NMOS 트랜지스터 (106) 와 NMOS 트랜지스터 (105) 로 구성되는 커런트 미러를 사용하고 있지만, 이 구성에 한정하지 않고 전류 (Imon1) 와 기준 전류 (Ia) 를 비교할 수 있는 회로이면 어떠한 비교 회로여도 된다. 또, PMOS 트랜지스터 (107) 에 흐르는 전류를 임의의 배율로 카피하는 회로로서 커런트 미러를 사용하고 있지만, 이 구성에 한정하지 않고 전류를 임의의 배율로 카피하는 회로이면 어떠한 전류 증폭 회로여도 된다. 예를 들어, PMOS 트랜지스터 (110) 에 흐르는 전류에 비례한 전류가 저항에 흐름으로써 발생한 전압과, 기준 전류가 저항에 흐름으로써 발생한 기준 전압을 비교하는 전압 비교기와, 그 출력 신호에 의해 PMOS 트랜지스터 (110) 의 게이트를 제어하는 제어 회로를 사용해도 된다.
이상 기재한 바와 같이, 본 발명의 과전류 보호 회로를 구비한 반도체 장치는, 구동 회로의 제어에 지장을 초래하지 않아, 출력 단자에 과전류가 흘렀을 때 출력 트랜지스터가 파괴되는 것을 방지할 수 있다.
＜제 2 실시형태＞
도 2 는, 본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터의 회로도이다. 도 1 과의 차이는 구동 회로 (103) 를 삭제하고, 기준 전압 회로 (201), 저항 (204, 205), 오차 증폭 회로 (202) 를 추가한 점이다. 접속에 대해서는, 오차 증폭 회로 (202) 는, 반전 입력 단자는 기준 전압 회로 (201) 의 정극에 접속되고, 비반전 입력 단자는 저항 (204 와 205) 의 접속점에 접속되며, 출력은 PMOS 트랜지스터 (108) 의 드레인과 PMOS 트랜지스터 (109) 의 게이트와 PMOS 트랜지스터 (110) 의 게이트에 접속된다. 기준 전압 회로 (201) 의 부극은 그라운드 단자 (100) 에 접속되고, 저항 (204) 의 다른 일방의 단자는 출력 단자 (102) 에 접속되며, 저항 (205) 의 다른 일방의 단자는 그라운드 단자 (100) 에 접속된다. 그 밖에는 도 1 과 동일하다.
본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터의 동작에 대해 설명한다. 전원 단자 (101) 에 전원 전압 (VDD) 이 입력되면, 볼티지 레귤레이터는, 출력 단자 (102) 로부터 출력 전압 (Vout) 을 출력한다. 저항 (204 과 205) 은, 출력 전압 (Vout) 을 분압하여, 분압 전압 (Vfb) 을 출력한다. 오차 증폭 회로 (202) 는, 기준 전압 회로 (201) 의 기준 전압 (Vref) 과 분압 전압 (Vfb) 을 비교하여, 출력 전압 (Vout) 이 일정해지도록 출력 트랜지스터로서 동작하는 PMOS 트랜지스터 (110) 의 게이트 전압을 제어한다.
출력 전압 (Vout) 이 소정 전압보다 높으면 분압 전압 (Vfb) 이 기준 전압 (Vref) 보다 높아진다. 따라서, 오차 증폭 회로 (202) 의 출력 신호 (PMOS 트랜지스터 (110) 의 게이트의 전위) 가 높아져, PMOS 트랜지스터 (110) 가 오프되어 가므로 출력 전압 (Vout) 은 낮아진다. 또, 출력 전압 (Vout) 이 소정 전압보다 낮으면, 상기와 반대의 동작을 하여, 출력 전압 (Vout) 은 높아진다. 이와 같이 하여, 볼티지 레귤레이터는, 출력 전압 (Vout) 이 일정해지도록 동작한다.
출력 단자 (102) 에 부하가 접속되어 과전류가 흘렀을 때를 생각한다. PMOS 트랜지스터 (109) 는 PMOS 트랜지스터 (110) 에 흐르는 전류에 비례한 전류 (Imon) 를 흘린다. NMOS 트랜지스터 (106) 와 NMOS 트랜지스터 (105) 는 커런트 미러를 구성하여, 전류 (Imon) 를 임의의 배율로 카피한 전류 (Imon1) 를 발생시킨다. 정전류 회로 (104) 는 기준 전류 (Ia) 를 흘려, NMOS 트랜지스터 (105) 의 출력 전류 (Imon1) 와 비교된다.
Imon1 ＞ Ia 일 때, PMOS 트랜지스터 (107) 는 Imon1 － Ia 의 전류를 흘린다. 그리고, 이 전류는 PMOS 트랜지스터 (107 과 108) 로 구성되는 커런트 미러에 의해 임의의 배율로 증폭되어, PMOS 트랜지스터 (108) 에 전류를 흘려, PMOS 트랜지스터 (110) 를 오프시키도록 동작한다. 또한, Imon1 과 Ia 의 차가 클수록 PMOS 트랜지스터 (110) 의 게이트를 충전하는 전류가 증가하기 때문에 PMOS 트랜지스터 (110) 는 재빠르게 오프되고, Imon1 과 Ia 의 차가 작으면 PMOS 트랜지스터 (110) 는 천천히 오프된다. Imon1 ＜ Ia 일 때에는, PMOS 트랜지스터 (107) 에 전류는 흐르지 않는다. 이 때문에, PMOS 트랜지스터 (110) 가 오프되는 경우는 없다.
이렇게 하여, 출력 단자 (102) 에 부하가 접속되어 PMOS 트랜지스터 (110) 에 과전류가 흘렀을 때, PMOS 트랜지스터 (110) 를 오프시켜 PMOS 트랜지스터 (110) 가 파괴되는 것을 방지할 수 있다. PMOS 트랜지스터 (110) 를 오프하는 속도는 PMOS 트랜지스터 (108) 에 흐르는 전류의 크기에 의해 정해지고, 이 전류는 급격하게는 증가하지 않기 때문에, 오차 증폭 회로 (202) 에 의해 PMOS 트랜지스터 (110) 에 흐르는 전류가 순간적으로 증가하는 제어가 되었다고 해도, PMOS 트랜지스터 (110) 를 즉시 오프시키는 경우는 없다. 예를 들어, 출력 단자의 부하가 경부하에서 중부하로 변화되면, PMOS 트랜지스터 (110) 에 큰 전류가 흐르도록 오차 증폭 회로 (202) 가 제어하지만, 이 점에 관해서 이 제어에 지장을 초래하는 것은 발생하지 않는다.
또한, 전류 (Imon1) 와 기준 전류 (Ia) 를 비교하는 회로로서 NMOS 트랜지스터 (106) 와 NMOS 트랜지스터 (105) 로 구성되는 커런트 미러를 사용하고 있지만, 이 구성에 한정하지 않고 전류 (Imon1) 와 기준 전류 (Ia) 를 비교할 수 있는 회로이면 어떠한 비교 회로여도 된다. 또, PMOS 트랜지스터 (107) 에 흐르는 전류를 임의의 배율로 카피하는 회로로서 커런트 미러를 사용하고 있지만, 이 구성에 한정되지 않고 전류를 임의의 배율로 카피하는 회로이면 어떠한 전류 증폭 회로여도 된다. 예를 들어, PMOS 트랜지스터 (110) 에 흐르는 전류에 비례한 전류가 저항에 흐름으로써 발생한 전압과, 기준 전류가 저항에 흐름으로써 발생한 기준 전압을 비교하는 전압 비교기와, 그 출력 신호에 의해 PMOS 트랜지스터 (110) 의 게이트를 제어하는 제어 회로를 사용해도 된다.
이상 기재한 바와 같이, 본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터는, 오차 증폭 회로의 제어에 지장을 초래하지 않아, 출력 단자에 과전류가 흘렀을 때 출력 트랜지스터가 파괴되는 것을 방지할 수 있다.
도 3 은, 본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다. 도 2 와의 차이는 PMOS 트랜지스터 (108) 의 드레인을 오차 증폭 회로 (202) 의 바이어스 전류를 증가시킬 수 있도록 접속한 점이다.
도 3 의 볼티지 레귤레이터의 동작에 대해 설명한다. 통상적인 동작은, 도 2 의 볼티지 레귤레이터와 동일하다. 출력 단자 (102) 에 부하가 접속되어 과전류가 흘렀을 때, PMOS 트랜지스터 (109) 는 PMOS 트랜지스터 (110) 에 흐르는 전류에 비례한 전류 (Imon) 를 흘린다. NMOS 트랜지스터 (106) 와 NMOS 트랜지스터 (105) 는 커런트 미러를 구성하여, 전류 (Imon) 를 임의의 배율로 카피한 전류 (Imon1) 를 발생시킨다. 정전류 회로 (104) 는 기준 전류 (Ia) 를 흘려, NMOS 트랜지스터 (105) 의 출력 전류 (Imon1) 와 비교된다.
Imon1 ＞ Ia 일 때, PMOS 트랜지스터 (107) 는 Imon1 － Ia 의 전류를 흘린다. 그리고, 이 전류는 PMOS 트랜지스터 (107 과 108) 로 구성되는 커런트 미러에 의해 임의의 배율로 증폭되어 PMOS 트랜지스터 (108) 에 전류를 흘려, 오차 증폭 회로 (202) 의 바이어스 전류를 증가시킨다. 그리고, 오차 증폭 회로 (202) 의 응답성을 향상시켜, 오차 증폭 회로 (202) 의 제어에 의해 PMOS 트랜지스터 (110) 를 오프시키도록 동작한다. 또한, Imon1 과 Ia 의 차가 클수록 오차 증폭 회로 (202) 의 바이어스 전류가 증가하기 때문에, 오차 증폭 회로 (202) 의 응답성은 더욱 향상되어 PMOS 트랜지스터 (110) 를 오프시키는 제어가 빨라진다. 또, Imon1 과 Ia 의 차가 작으면 오차 증폭 회로 (202) 의 바이어스 전류의 증가는 적어지기 때문에, 오차 증폭 회로 (202) 의 응답성은 약간 증가되어, PMOS 트랜지스터 (110) 를 오프시키는 제어가 오차 증폭 회로 (202) 의 바이어스 전류가 증가되고 있지 않을 때와 비교하여 약간 빠르게 실시된다. Imon1 ＜ Ia 일 때에는, PMOS 트랜지스터 (107) 에 전류는 흐르지 않는다. 이 때문에, 오차 증폭 회로 (202) 의 바이어스 전류가 증가하는 경우는 없다.
이렇게 하여, 출력 단자 (102) 에 부하가 접속되어 PMOS 트랜지스터 (110) 에 과전류가 흘렀을 때, 오차 증폭 회로 (202) 의 바이어스 전류를 증가시키고, 오차 증폭 회로 (202) 의 제어에 의해 PMOS 트랜지스터 (110) 를 오프시켜, PMOS 트랜지스터 (110) 가 파괴되는 것을 방지할 수 있다. PMOS 트랜지스터 (110) 를 오프하는 속도는 PMOS 트랜지스터 (108) 에 흐르는 전류의 크기에 의해 정해지고, 이 전류는 급격하게는 증가하지 않고 단계적으로 증가하기 때문에, 오차 증폭 회로 (202) 의 바이어스 전류도 급격하게는 증가하지 않고 단계적으로 증가하므로, 오차 증폭 회로 (202) 의 발진 여유도 시점에서의 안정 동작을 즉시 과도하게 방해하지 않고, 또한 바이어스 전류 증가에 의한 응답성의 향상의 양립이 도모되어, 본원의 과제를 달성하는 것이 가능해진다. 보다 구체적으로는, 예를 들어 PMOS 트랜지스터 (110) 에 과전류가 흘렀을 때, PMOS 트랜지스터 (110) 가 과대한 부하를 공급하기 위해서 상승하는 출력 전압 (Vout) 에 기초하여, PMOS 트랜지스터 (110) 의 게이트의 전위를 높게 하고자 하는 오차 증폭 회로 (202) 의 안정 동작과 응답 속도의 양립이 도모되어, 출력 트랜지스터 (110) 에 장시간 과대한 전류가 흐르는 것을 방지하는 것이 가능해진다.
또한, 전류 (Imon1) 와 기준 전류 (Ia) 를 비교하는 회로로서 NMOS 트랜지스터 (106) 와 NMOS 트랜지스터 (105) 로 구성되는 커런트 미러를 사용하고 있지만, 이 구성에 한정하지 않고 전류 (Imon1) 와 기준 전류 (Ia) 를 비교할 수 있는 회로이면 어떠한 비교 회로여도 된다. 또, PMOS 트랜지스터 (107) 에 흐르는 전류를 임의의 배율로 카피하는 회로로서 커런트 미러를 사용하고 있지만, 이 구성에 한정하지 않고 전류를 임의의 배율로 카피하는 회로이면 어떠한 전류 증폭 회로여도 된다. 예를 들어, PMOS 트랜지스터 (110) 에 흐르는 전류에 비례한 전류가 저항에 흐름으로써 발생한 전압과, 기준 전류가 저항에 흐름으로써 발생한 기준 전압을 비교하는 전압 비교기와, 그 출력 신호에 의해 오차 증폭 회로 (202) 의 바이어스 전류를 제어하는 제어 회로를 사용해도 된다.
이상 기재한 바와 같이, 본 발명의 과전류 보호 회로를 구비한 볼티지 레귤레이터는, 오차 증폭 회로의 제어에 지장을 초래하지 않아 출력 단자에 과전류가 흘렀을 때 출력 트랜지스터가 파괴되는 것을 방지할 수 있다.
100 : 그라운드 단자
101 : 전원 단자
102 : 출력 단자
103 : 구동 회로
104 : 정전류 회로
201 : 기준 전압 회로
202 : 오차 증폭 회로
401 : 기준 전압 회로

Claims (9)

  1. 출력 트랜지스터에 흐르는 출력 전류에 비례한 전류를 흘리는 제 1 트랜지스터와,
    기준 전류를 흘리는 정전류 회로와,
    상기 제 1 트랜지스터에 흐르는 전류와 상기 기준 전류를 비교하는 비교 회로와,
    상기 비교 회로로부터 출력되는 신호에 의해, 상기 출력 트랜지스터의 게이트를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 과전류 보호 회로.
  2. 제 1 항에 있어서,
    상기 비교 회로는,
    게이트와 드레인이 상기 제 1 트랜지스터의 드레인에 접속된 제 2 트랜지스터와,
    게이트가 상기 제 2 트랜지스터의 게이트에 접속되고, 드레인이 상기 정전류 회로에 접속된 제 ３ 트랜지스터를 구비하는 커런트 미러를 구성하고,
    상기 기준 전류와 상기 제 ３ 트랜지스터의 전류를 비교하는 것을 특징으로 하는 과전류 보호 회로.
  3. 제 1 항에 있어서,
    상기 제어 회로는,
    게이트와 드레인이 상기 정전류 회로에 접속된 제 ４ 트랜지스터와,
    게이트가 상기 제 ４ 트랜지스터의 게이트에 접속되고, 드레인이 상기 출력 트랜지스터의 게이트에 접속된 제 ５ 트랜지스터를 구비하는 커런트 미러를 구성하는 전류 증폭 회로인 것을 특징으로 하는 과전류 보호 회로.
  4. 제 2 항에 있어서,
    상기 제어 회로는,
    게이트와 드레인이 상기 정전류 회로에 접속된 제 ４ 트랜지스터와,
    게이트가 상기 제 ４ 트랜지스터의 게이트에 접속되고, 드레인이 상기 출력 트랜지스터의 게이트에 접속된 제 5 트랜지스터를 구비하는 커런트 미러를 구성하는 전류 증폭 회로인 것을 특징으로 하는 과전류 보호 회로.
  5. 입력 전압을 출력 단자에 출력하는 출력 트랜지스터와,
    상기 출력 트랜지스터의 동작을 제어하는 구동 회로와,
    제 1 항 내지 제 4 항 중 어느 한 항에 기재된 과전류 보호 회로를 구비한 것을 특징으로 하는 반도체 장치.
  6. 소정의 출력 전압을 출력 단자에 출력하는 출력 트랜지스터와,
    상기 출력 전압을 분압한 분압 전압과 기준 전압의 차를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    제 1 항 내지 제 4 항 중 어느 한 항에 기재된 과전류 보호 회로를 구비한 것을 특징으로 하는 볼티지 레귤레이터.
  7. 소정의 출력 전압을 출력 단자에 출력하는 출력 트랜지스터와,
    상기 출력 전압을 분압한 분압 전압과 기준 전압의 차를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    과전류 보호 회로를 구비한 볼티지 레귤레이터로서,
    과전류 보호 회로는,
    상기 출력 트랜지스터에 흐르는 출력 전류에 비례한 전류를 흘리는 제 1 트랜지스터와,
    기준 전류를 흘리는 정전류 회로와,
    상기 제 1 트랜지스터에 흐르는 전류와 상기 기준 전류를 비교하는 비교 회로와,
    상기 비교 회로로부터 출력되는 신호에 의해 상기 오차 증폭 회로의 바이어스 전류를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
  8. 제 7 항에 있어서
    상기 비교 회로는,
    게이트와 드레인이 상기 제 1 트랜지스터의 드레인에 접속된 제 2 트랜지스터와,
    게이트가 상기 제 2 트랜지스터의 게이트에 접속되고, 드레인이 상기 정전류 회로에 접속된 제 ３ 트랜지스터를 구비하는 커런트 미러를 구성하고,
    상기 기준 전류와 상기 제 ３ 트랜지스터의 전류를 비교하는 것을 특징으로 하는 볼티지 레귤레이터.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제어 회로는,
    게이트와 드레인이 상기 정전류 회로에 접속된 제 ４ 트랜지스터와,
    게이트가 상기 제 ４ 트랜지스터의 게이트에 접속되고, 드레인이 상기 오차 증폭 회로에 접속된 제 5 트랜지스터를 구비하는 커런트 미러를 구성하는 전류 증폭 회로인 것을 특징으로 하는 볼티지 레귤레이터.
KR1020150052924A 2014-04-25 2015-04-15 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 KR102279836B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-091923 2014-04-25
JP2014091923A JP6316647B2 (ja) 2014-04-25 2014-04-25 過電流保護回路、半導体装置、及びボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20150123712A true KR20150123712A (ko) 2015-11-04
KR102279836B1 KR102279836B1 (ko) 2021-07-20

Family

ID=54335663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150052924A KR102279836B1 (ko) 2014-04-25 2015-04-15 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US9740222B2 (ko)
JP (1) JP6316647B2 (ko)
KR (1) KR102279836B1 (ko)
CN (1) CN105005349B (ko)
TW (1) TWI658665B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086105A1 (ko) * 2019-10-30 2021-05-06 삼성전자 주식회사 전자 장치에서의 보호 회로 및 이를 위한 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904305B2 (en) * 2016-04-29 2018-02-27 Cavium, Inc. Voltage regulator with adaptive bias network
JP6649845B2 (ja) * 2016-05-24 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US10566787B2 (en) 2017-10-25 2020-02-18 Abb S.P.A. Inrush current detection and control with solid-state switching devices
CN110018708A (zh) * 2018-01-10 2019-07-16 圣邦微电子（北京）股份有限公司 一种基于电流运算的可靠限流电路
JP7126931B2 (ja) * 2018-11-30 2022-08-29 エイブリック株式会社 過熱保護回路及び半導体装置
CN114879810B (zh) * 2022-04-26 2023-10-10 思瑞浦微电子科技（苏州）股份有限公司 低压差线性稳压器、电流控制方法及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195613A (ja) 1990-11-28 1992-07-15 Seiko Instr Inc ボルテージ・レギュレーター
JP2010218543A (ja) * 2009-02-23 2010-09-30 Seiko Instruments Inc ボルテージレギュレータ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075663A (ja) * 1999-09-03 2001-03-23 Seiko Instruments Inc 低消費電流リニアレギュレータの過渡応答特性改善
JP4443301B2 (ja) * 2004-05-17 2010-03-31 セイコーインスツル株式会社 ボルテージ・レギュレータ
CN1716142A (zh) * 2004-06-14 2006-01-04 罗姆股份有限公司 具有过电流保护功能的电源装置
JP4552569B2 (ja) * 2004-09-13 2010-09-29 ソニー株式会社 定電圧電源回路
JP2007233657A (ja) * 2006-02-28 2007-09-13 Oki Electric Ind Co Ltd 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
JP4996203B2 (ja) * 2006-11-07 2012-08-08 ルネサスエレクトロニクス株式会社 電源電圧回路
JP5097664B2 (ja) * 2008-09-26 2012-12-12 ラピスセミコンダクタ株式会社 定電圧電源回路
TWI373700B (en) * 2008-10-13 2012-10-01 Holtek Semiconductor Inc Active current limiting circuit and power regulator using the same
JP5631918B2 (ja) * 2012-03-29 2014-11-26 株式会社東芝 過電流保護回路、および、電力供給装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195613A (ja) 1990-11-28 1992-07-15 Seiko Instr Inc ボルテージ・レギュレーター
JP2010218543A (ja) * 2009-02-23 2010-09-30 Seiko Instruments Inc ボルテージレギュレータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021086105A1 (ko) * 2019-10-30 2021-05-06 삼성전자 주식회사 전자 장치에서의 보호 회로 및 이를 위한 방법
CN113169715A (zh) * 2019-10-30 2021-07-23 三星电子株式会社 电子装置中的保护电路及其方法

Also Published As

Publication number Publication date
JP2015210673A (ja) 2015-11-24
US9740222B2 (en) 2017-08-22
TW201611454A (zh) 2016-03-16
US20150311691A1 (en) 2015-10-29
JP6316647B2 (ja) 2018-04-25
CN105005349A (zh) 2015-10-28
TWI658665B (zh) 2019-05-01
KR102279836B1 (ko) 2021-07-20
CN105005349B (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
KR102279836B1 (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
KR101898290B1 (ko) 전압 레귤레이터
JP4953246B2 (ja) ボルテージレギュレータ
JP4443301B2 (ja) ボルテージ・レギュレータ
KR101586525B1 (ko) 전압 조정기
JP5279544B2 (ja) ボルテージレギュレータ
JP6316632B2 (ja) ボルテージレギュレータ
JP6261343B2 (ja) ボルテージレギュレータ
KR102255543B1 (ko) 볼티지 레귤레이터
JP2015141720A (ja) 低ドロップアウト電圧レギュレータおよび方法
TW201428442A (zh) 電壓調節器
KR102225712B1 (ko) 볼티지 레귤레이터
KR20160090251A (ko) 볼티지 레귤레이터
KR20150048763A (ko) 볼티지 레귤레이터
JP2014092869A (ja) 電圧レギュレータ
JP2015082196A (ja) ボルテージレギュレータ
JP6498503B2 (ja) 電流検出回路
JP6513943B2 (ja) ボルテージレギュレータ
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
KR20160137408A (ko) 전압 레귤레이터
KR20140109830A (ko) 볼티지 레귤레이터
JP2016139247A (ja) 定電流駆動回路
JP4892366B2 (ja) 過電流保護回路およびボルテージレギュレータ
JP2019164800A (ja) ボルテージレギュレータ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant