JP4996203B2 - 電源電圧回路 - Google Patents

Description

本発明は、電源電圧回路に関する。

近年、電源電圧回路の高機能化が進展している。特に、過電流によって電源電圧回路に含まれる出力トランジスタが破壊されることを防止する過電流保護対策に関する技術の進展が著しい。例えば、特許文献１乃至４に示されているとおりである。

過電流保護回路の特性としては、良好な垂下型特性又はフの字特性が求められるとともに、過電流が流れたことを正確に検出する特性も強く求められている。なお、垂下型特性は、出力電流が一定の閾値以上となったとき、出力電流を一定にさせた状態で出力電圧が小さくなる特性である。また、フの字特性は、出力電圧がある閾値以下となったとき、出力電流を低下させる特性である。両者とも、出力トランジスタを発熱破壊から保護することを目的とする。なお、後者は、発熱損失の低減という観点から前者に比べて優れている。

また、上述の特性が求められる一方、電源電圧回路の消費電力の低下も望まれている。例えば、特許文献４記載の技術は、出力トランジスタに流れる出力電流に応じた参照用電流をＧＮＤに流す構成を採用している。この構成では、電源電圧回路の消費電力が増加してしまう。

特許文献２記載の技術は、参照トランジスタのドレインを出力端子に接続させることで消費電力の増加を低減させている。しかしながら、ここではトランジスタの閾値電圧を利用して過電流を検出しているため、正確に過電流を検出できない。これは、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果型トランジスタの閾値電圧は、プロセスや接合面温度によってばらつきが生じることがあるからである。
特開２０００−１３３７２１号公報 特開２００５−２９３０６７号公報 特開２００３−１８６５５５号公報 特開２００２−３０４２２５号公報

上述のように、良好な過電流保護回路の特性を実現しつつ、消費電力が低減される電源電圧回路は存在しなかった。

本発明にかかる電源電圧回路は、（１）制御端子に入力される誤差増幅器からの制御電圧に基づいて第１電流を出力端子に流す出力トランジスタと、（２）前記第１電流に応じた第２電流を前記出力端子に流す参照トランジスタを含み、前記第２電流に基づいて生成される検出電圧と基準電圧との比較に基づいて前記制御電圧の電位を調整する過電流保護回路と、を備える。

本発明にかかる電源電圧回路は、（１）制御端子に入力される誤差増幅器からの制御電圧に基づいて第１電流を出力端子に流す出力トランジスタと、（２）前記第１電流に応じた第２電流を前記出力端子に流す参照トランジスタと、（３）前記第２電流に基づいて生成される検出電圧と基準電圧とを比較する比較器と、（４）前記比較器から与えられる過電流検出信号に基づいて前記制御電圧の電位を調整する制御電圧調整回路と、を備える。

検出電圧と基準電圧との比較に基づいて、出力トランジスタに過電流が流れたことを検出する。これによって、より正確に過電流が流れたときを検出できる。これとともに、第１電流及び第２電流が出力端子に流れることで、電源電圧回路内で消費される電流が低減される。

良好な過電流保護回路の特性を実現しつつ、消費電力が低減される電源電圧回路を提供することができる。

以下、図面を用いて、本発明の実施の形態について説明する。尚、図面は簡略的なものであって、本発明の技術的範囲を狭めるように解釈してはならない。また、同一の要素には同一の符号を付し、重複する説明は省略するものとする。

[第１の実施の形態]
図１に、本実施形態にかかる電源電圧回路１Ａを示す。電源電圧回路１Ａは、過電流保護回路が出力電圧調整回路に付加されている。出力電圧調整回路は、基準電圧源Ｅ１、誤差増幅器２、出力トランジスタＭ１、分圧回路３、出力端子Ｐｏを有する。過電流保護回路は、検出回路４、基準電圧生成回路５、判定回路６、制御電圧調整回路７を有する。なお、出力端子Ｐｏには、負荷Ｚが接続されている。

（出力電圧調整回路）
出力電圧調整回路では、誤差増幅器２から出力トランジスタＭ１の制御端子（ゲート）に与えられる制御電圧により、出力トランジスタＭ１のオン抵抗が制御され、電源電圧回路１Ａの出力電圧Ｖｏｕｔの値が一定となるように動作する。

まず、接続関係について説明する。出力トランジスタＭ１のゲートには、誤差増幅器２の出力端が接続される。出力トランジスタＭ１のソースは、電源電圧ＶＣＣ（電源端子）に接続され、出力トランジスタＭ１のドレインは、出力端子Ｐｏに接続される。なお、出力トランジスタＭ１は、Ｐ型（Ｐチャネル型）のＭＯＳトランジスタである。誤差増幅器２の反転入力端子には、基準電圧源Ｅ１に接続され、基準電圧源Ｅ１から基準電圧が入力される。誤差増幅器２の非反転入力端子は、分圧回路３を構成する抵抗Ｒ１と抵抗Ｒ２との間の節点に接続され、出力電圧Ｖｏｕｔが分圧された電圧（分圧電圧）が入力される。

誤差増幅器２により、分圧電圧と基準電圧の差分が増幅される。誤差増幅器２の出力端は、出力トランジスタＭ１のゲートに接続され、出力トランジスタＭ１のゲートには、誤差増幅器２の出力（制御電圧）が与えられる。これにより、出力トランジスタＭ１のオン抵抗が制御され、出力電圧Ｖｏｕｔが一定に維持される。なお、誤差増幅器２の出力端と出力トランジスタＭ１のゲートとは、配線Ｌｃにより接続される。

分圧回路３は、抵抗Ｒ１、抵抗Ｒ２を有する。出力電圧Ｖｏｕｔは、抵抗Ｒ１と抵抗Ｒ２とにより分圧され、抵抗Ｒ１と抵抗Ｒ２との間の節点に分圧電圧が生じる。抵抗Ｒ１は、出力トランジスタＭ１に直列に接続される。抵抗Ｒ２は、抵抗Ｒ１に直列に接続される。抵抗Ｒ１の一端は出力トランジスタＭ１のドレインに接続され、抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続される。抵抗Ｒ２の一端は抵抗Ｒ１の他端に接続され、抵抗Ｒ２の他端は接地される。

出力電圧Ｖｏｕｔが変動した場合、これに応じて分圧電圧も変動する。誤差増幅器２は、基準電圧源Ｅ１から与えられる基準電圧と、分圧回路から与えられる分圧電圧との差分を増幅する。そして、出力トランジスタＭ１のゲートに入力される制御電圧の電位を制御し、出力トランジスタＭ１のオン抵抗を制御する。すなわち、出力電圧Ｖｏｕｔの変動を補償するように出力トランジスタＭ１を制御する。

分圧電圧が低下した場合には、誤差増幅器２は、出力トランジスタＭ１のオン抵抗が小さくなるように出力トランジスタＭ１のゲートに入力される制御電圧の電位を下げる。そして、出力トランジスタＭ１の一端から出力端子Ｐｏに流れる電流（第１電流Ｉ１）をより大きい値に設定する。これによって、出力電圧Ｖｏｕｔの低下は抑制される。

分圧電圧が上昇した場合には、誤差増幅器２は、出力トランジスタＭ１のオン抵抗が大きくなるように出力トランジスタＭ１のゲートに入力される制御電圧の電位を上げる。そして、出力トランジスタＭ１の一端から出力端子Ｐｏに流れる第１電流Ｉ１をより小さい値に設定する。これによって、出力電圧Ｖｏｕｔの上昇は抑制される。

（過電流保護回路）
過電流保護回路は、検出回路４、基準電圧生成回路５、判定回路６、制御電圧調整回路７を有する。過電流保護回路は、出力トランジスタＭ１を通過する第１電流Ｉ１が所定の閾値を超えたことを検出した場合、出力トランジスタＭ１を第１電流Ｉ１（過電流）から保護するように動作する。なお、過電流保護回路は、第１電流Ｉ１から出力トランジスタＭ１を保護するとともに、上述の出力端子Ｐｏに接続される負荷Ｚも保護する。

（検出回路４）
検出回路４は、参照トランジスタＭ２、抵抗Ｒ３１、差動増幅器８を有する。なお、参照トランジスタＭ２は、Ｐ型のＭＯＳトランジスタである。

参照トランジスタＭ２の制御端子（ゲート）は、誤差増幅器２の出力端に接続される。参照トランジスタＭ２のソースは、抵抗Ｒ３１を介して、電源電圧ＶＣＣに接続される。参照トランジスタＭ２のドレインは、出力端子Ｐｏに接続される。抵抗Ｒ３１は、電源電圧ＶＣＣと参照トランジスタＭ２との間にあり、参照トランジスタＭ２に直列に接続される。

差動増幅器８の入力端子は、抵抗Ｒ３１の両端に接続される。すなわち、差動増幅器８の反転入力端子は、抵抗Ｒ３１と参照トランジスタＭ２の間の節点に接続される。また、差動増幅器８の非反転入力端子は、抵抗Ｒ３１と電源電圧ＶＣＣとの間の節点に接続される。差動増幅器８は、抵抗Ｒ３１の両端に生じた検出電圧を増幅する。そして、差動増幅器８は、増幅された検出電圧を、後述の判定回路６に含まれる比較器９の非反転入力端子に出力する。

上述のように、誤差増幅器２の出力端には、出力トランジスタＭ１のゲートも接続される。従って、参照トランジスタＭ２のゲートには、出力トランジスタＭ１のゲートに与えられる電圧と同じ電圧が与えられる。従って、第２電流Ｉ２は、出力トランジスタＭ１に流れる第１電流Ｉ１を反映した値となる。抵抗Ｒ３１の両端間には、検出電圧としての第２電流Ｉ２に基づいた電圧が発生する。

上述の説明に基づくと、以下のことが分かる。第２電流Ｉ２は、第１電流Ｉ１に応じた値の電流である。また、この第２電流Ｉ２を電圧変換して得られる検出電圧は、第１電流Ｉ１に応じた値である。第１電流Ｉ１の電流量を検出電圧で近似させ、これを後述の判定回路６で基準電圧と判定することで、より高い精度で過電流の検出が可能となる。

（基準電圧生成回路５）
基準電圧生成回路５は、電流源ＣＳ１、第１ダイオード部Ｄ１（ダイオード部Ｄ１）、第２ダイオード部Ｄ２（ダイオード部Ｄ２）を有する。

ダイオード部Ｄ１は、電流源ＣＳ１と接地電位ＧＮＤとの間に順方向に接続される。ダイオード部Ｄ１は、３個の直列接続されたダイオードＤ１ａ、Ｄ１ｂ、Ｄ１ｃから構成される。ダイオードＤ１ａのアノードは、電流源ＣＳ１と後述の比較器９の反転入力端子に接続される。ダイオードＤ１ｃのカソードは、接地されている。ダイオードＤ１ａのアノードは、ダイオード部Ｄ１のアノードを構成し、ダイオードＤ１ｃのカソードは、ダイオード部Ｄ１のカソードを構成する。

ダイオード部Ｄ２は、電流源ＣＳ１と出力端子Ｐｏとの間に順方向に接続される。ダイオード部Ｄ２は、１つのダイオードＤ２で構成される。ダイオードＤ２のアノードは、比較器９の反転入力端子に接続され、そのカソードは、出力端子Ｐｏに接続される。

ダイオード部Ｄ１とダイオード部Ｄ２は並列に接続され、電流源ＣＳ１に直列に接続される。電流源ＣＳ１は、ダイオード部Ｄ１又はダイオード部Ｄ２のいずれかに順方向に電流を流す。

通常時には、出力電圧Ｖｏｕｔの値は、ダイオード部Ｄ１の順方向の降下電圧よりも大きい。従って、電流源ＣＳ１からダイオード部Ｄ１に電流が流れる。しかし、出力端子Ｐｏに接続された負荷Ｚの抵抗値が低下し、出力電圧Ｖｏｕｔが低下し、出力電圧Ｖｏｕｔがある閾値以下となると、電流源ＣＳ１からダイオード部Ｄ２に電流は流れる。つまり、電流経路が切り替わる。尚、本実施形態では、第１ダイオード部を構成するダイオードの数は、第２ダイオード部を構成するダイオードの数よりも多い。従って、上述した電流経路の切り替えは、好適に実現される。

また、ダイオード部Ｄ１のアノードとダイオード部Ｄ２のアノードは、比較器９の反転入力端子に接続される。電流源ＣＳ１からダイオード部Ｄ１に電流が流れているとき、比較器９の反転入力端子には、ダイオード部Ｄ１に生じた電圧ＶＤ１が与えられる。電流源ＣＳ１からダイオード部Ｄ２に電流が流れているとき、比較器９の反転入力端子には、ダイオード部Ｄ２に生じた電圧ＶＤ２と出力電圧Ｖｏｕｔとの合計値（ＶＤ２＋Ｖｏｕｔ）が与えられる。以下、説明の便宜上、ダイオード部Ｄ１に生じた電圧ＶＤ１を、ダイオード部Ｄ１のアノード電圧と呼ぶ。また、ダイオード部Ｄ２に生じた電圧ＶＤ２と出力電圧Ｖｏｕｔとの合計値（ＶＤ２＋Ｖｏｕｔ）を、ダイオード部Ｄ２のアノード電圧と呼ぶ。なお、ダイオード部Ｄ１に生じた電圧ＶＤ１は、ダイオード部Ｄ１の順方向の降下電圧に等しい。また、ダイオード部Ｄ２に生じた電圧ＶＤ２は、ダイオード部Ｄ２の順方向の降下電圧に等しい。

ダイオード部Ｄ１のアノードとダイオード部Ｄ２のアノードとの節点には、比較器９に与えられる基準電圧が生じる。この基準電圧は、ダイオード部Ｄ１のアノード電圧又はダイオード部Ｄ２のアノード電圧のいずれかの電圧である。

（判定回路６）
判定回路６は、比較器９を有する。比較器９の反転入力端子には、ダイオード部Ｄ２のアノード及びダイオード部Ｄ１のアノードが接続される。比較器９の非反転入力端子には、差動増幅器８の出力端が接続される。比較器９の出力端は、後述の制御電圧調整回路７に含まれるカレントミラー回路１０に接続される。

比較器９は、検出回路４の差動増幅器８から入力される検出電圧と基準電圧生成回路５から入力される基準電圧との大小を判定し、所定の出力信号を出力する。検出電圧が基準電圧よりも低い場合、比較器９は、過電流非検出信号としてのＯＦＦ信号（Ｌｏｗレベル電圧、以下Ｌと記載する）を出力する。このとき、過電流は発生していないものとみなされる。検出電圧が基準電圧よりも高い場合、比較器９は、過電流検出信号としてのＯＮ信号（Ｈｉｇｈレベル電圧、以下Ｈと記載する）を出力する。このとき、過電流が発生したものとみなされる。なお、基準電圧は、上述のように、ダイオード部Ｄ１のアノード電圧ＶＤ１又ダイオード部Ｄ２のアノード電圧（ＶＤ２＋Ｖｏｕｔ）の一方に基づいて設定される。

（制御電圧調整回路７）
制御電圧調整回路７は、カレントミラー回路１０、誤差増幅器２を有する。制御電圧調整回路７は、比較器９から入力される出力信号（ＯＮ信号又はＯＦＦ信号）に基づいて、動作状態が決定される。

カレントミラー回路１０は、一対のＮ型トランジスタＭ３、Ｍ４から構成される。トランジスタＭ３のゲートとＭ４のゲートとは短絡されている。また、Ｍ３のドレインは、トランジスタＭ３のゲート及びトランジスタＭ４のゲートに接続されている。比較器９からの出力端は、トランジスタＭ３のゲート、トランジスタＭ４のゲート、及びトランジスタＭ３のドレインに接続される。なお、トランジスタＭ３のソース及びトランジスタＭ４のソースは、ともに接地される。また、トランジスタＭ４のドレインは、誤差増幅器２に接続される。誤差増幅器２は、反転入力端子と非反転入力端子のほか、第３の入力端子（第３入力端子）を有する。トランジスタＭ４のドレインは、誤差増幅器２の第３入力端子に接続される。

過電流検出信号としてのＯＮ信号（Ｈ）が比較器９から出力される場合、カレントミラー回路１０はオン状態となる。このとき、トランジスタＭ４は、ＯＮ信号の電圧レベルに応じて、第３入力端子を介して、誤差増幅器２の内部配線から電流をＧＮＤへ流し込む。このとき、誤差増幅器２は、出力トランジスタＭ１のオン抵抗が大きくなるように、出力トランジスタＭ１を制御する。すなわち、Ｐ型の出力トランジスタＭ１に与えていた制御電圧を、より高い電位に変更する。

過電流非検出信号としてのＯＦＦ信号（Ｌ）が比較器９から出力される場合、カレントミラー回路１０はオフ状態にある。従って、誤差増幅器２は、第３入力端子を介して、誤差増幅器２の内部配線から電流が引き抜かれることはなく、通常どおりに動作する。すなわち、この場合には、カレントミラー回路１０は、誤差増幅器２の第３入力端子に接続されていないものとみなせる。

ここで、図２を参照しつつ、出力トランジスタＭ１に流れる第１電流Ｉ１の値が所定の閾値Ａ以上に大きくなった場合の過電流保護回路の動作について説明する。なお、過電流保護回路が好適に動作しないとすれば、出力トランジスタＭ１自体が発熱により破壊（短絡）し、電源電圧回路１Ａの機能が損なわれてしまう。

ある時刻Ｔ０にて、出力端子Ｐｏに接続された負荷Ｚの抵抗値が低下するものとする。負荷Ｚの抵抗値の低下に伴って、第１電流Ｉ１は増加する。また、第１電流Ｉ１の増加に伴って、第１電流Ｉ１の電流量を反映する第２電流Ｉ２も増加する。そして、出力電流Ｉｏｕｔは、所定の閾値Ａを超える。なお、抵抗Ｒ３１の両端には、第２電流Ｉ２に応じた電圧（検出電圧）が発生する。この検出電圧は、差動増幅器８にて増幅され、比較器９の非反転入力端子に入力される。

差動増幅器８から比較器９に与えられる検出電圧が、基準電圧生成回路５から比較器９に与えられる基準電圧（ダイオード部Ｄ１のアノード電圧ＶＤ１）よりも高くなると、出力電流Ｉｏｕｔが閾値Ａ以上になったことが検出される（図２参照）。このとき、比較器９は、過電流非検出信号としてのＯＦＦ信号（Ｌ）に代えて、過電流検出信号としてのＯＮ信号（Ｈ）をカレントミラー回路１０に出力する。そして、カレントミラー回路１０は、オン状態となる。そして、誤差増幅器２は、出力トランジスタＭ１のオン抵抗が大きくなるように、出力トランジスタＭ１に入力される制御電圧の電位を高く設定する。

尚、この時点では、比較器９の反転入力端子には、ダイオード部Ｄ１のアノード電圧ＶＤ１が基準電圧として与えられている。この時点では、ダイオード部Ｄ２のアノード電圧（ＶＤ２＋Ｖｏｕｔ）は、ダイオード部Ｄ１のアノード電圧ＶＤ１よりも十分に大きく、もっぱらダイオード部Ｄ１に電流源ＣＳ１から電流が流れるからである。

出力トランジスタＭ１のオン抵抗が大きく設定されることで、出力トランジスタＭ１を通過する第１電流Ｉ１の増加が抑制される。そして、出力電流Ｉｏｕｔが一定のまま、出力端子Ｐｏに接続された負荷Ｚの抵抗値の低下に伴って出力電圧Ｖｏｕｔは低下する。

図２に示すように、出力電圧Ｖｏｕｔが閾値Ｂを下回ったとき、比較器９に与えられる基準電圧は、ダイオード部Ｄ１のアノード電圧ＶＤ１に代えて、ダイオード部Ｄ２のアノード電圧（ＶＤ２＋Ｖｏｕｔ）となる。換言すると、上述のように出力電圧Ｖｏｕｔが低下し、出力電圧Ｖｏｕｔが閾値Ｂを下回ると、ダイオード部Ｄ１が基準電圧の設定に関して支配的であった状態から、ダイオード部Ｄ２が基準電圧の設定に関して支配的な状態となる。

この点について、以下説明を加える。第１電流Ｉ１が一定に保たれた状態で、出力端子Ｐｏに接続された負荷Ｚの抵抗値が低下すると、出力電圧Ｖｏｕｔは負荷Ｚの抵抗値の低下に従って小さくなる。そして、出力電圧Ｖｏｕｔとダイオード部Ｄ２に生じた電圧との和（Ｖｏｕｔ＋ＶＤ２）が、ダイオード部Ｄ１に生じた電圧ＶＤ１以下となる。このとき、電流源ＣＳ１からダイオード部Ｄ１に流れていた電流は、ダイオード部Ｄ２に流れる。すなわち、電流経路が切り替わる。そして、比較器９に与えられる基準電圧は、ダイオード部Ｄ２のアノード電圧（Ｖｏｕｔ＋ＶＤ２）に基づいて設定される。つまり、ダイオード部Ｄ１が基準電圧の設定に関して支配的であった状態から、ダイオード部Ｄ２が基準電圧の設定に関して支配的な状態となる。

なお、ダイオード部Ｄ２を構成するダイオードの個数は１個であり、ダイオード部Ｄ１を構成するダイオードの個数は３個である。つまり、ダイオード部Ｄ１を構成するダイオードの個数は、ダイオード部Ｄ２を構成するダイオードの個数よりも多い。従って、上述のような切り替えが好適に実現される。

また、出力電圧Ｖｏｕｔは、出力端子Ｐｏに接続された負荷Ｚの抵抗値の低下に従って小さくなる。従って、出力電圧Ｖｏｕｔの低下に従って、ダイオード部Ｄ２のアノード電圧（Ｖｏｕｔ＋ＶＤ２）は低下する。つまり、比較器９に与えられる基準電圧がダイオード部Ｄ２のアノード電圧に基づいて設定されている場合、出力電圧Ｖｏｕｔの低下に伴って、基準電圧の電圧レベルは低下する。基準電圧が低下すると、比較器９は、より低い検出電圧によっても過電流検出信号としてのＯＮ信号（Ｈ）を出力する。そして、カレントミラー回路１０はオン状態となり、出力トランジスタＭ１を通過する第１電流Ｉ１の電流量は低下する。

上述のように、出力電圧Ｖｏｕｔが低下すると比較器９に入力される基準電圧も低下する。よって、より低い検出電圧によっても、比較器９は過電流検出信号としてのＯＮ信号（Ｈ）を出力する。そして、カレントミラー回路１０はオン状態となり、出力トランジスタＭ１を通過する第１電流Ｉ１の電流量は低下する。このような過程を繰り返すことにより、図２に示すように、出力電圧Ｖｏｕｔに加えて、出力電流Ｉｏｕｔも低下する。これにより、効果的に電源電圧回路１Ａの発熱損失を低減させることができる。

上述の説明から明らかなように、本実施形態においては、出力トランジスタを通過する第１電流Ｉ１が閾値Ａ以上になったと検出された時点から過電流保護回路の動作が開始する。すなわち、第１電流Ｉ１が閾値Ａ以上になったことが検出されると、誤差増幅器１は、第１電流Ｉ１の増加を抑制するように、出力トランジスタＭ１に入力される制御電圧の電位を制御する。そして、出力端子Ｐｏに接続された負荷Ｚの抵抗値の低下等に伴って出力電圧Ｖｏｕｔが閾値Ｂを下回ると、比較器９に入力される基準電圧は、ダイオード部Ｄ１のアノード電圧に代えて、ダイオード部Ｄ２のアノード電圧に基づいて設定される。

基準電圧の切り替わりについて付言する。出力電圧Ｖｏｕｔが閾値Ｂを下回ると、出力電圧Ｖｏｕｔとダイオード部Ｄ２に生じた電圧ＶＤ２との和（Ｖｏｕｔ＋ＶＤ２）が、ダイオード部Ｄ１に生じた電圧ＶＤ１を下回る。そして、電流源ＣＳ１からダイオード部Ｄ１に流れていた電流は、ダイオード部Ｄ２に流れる。つまり、電流経路が切り替わる。このようにして、比較器９に与えられる電圧は、ダイオード部Ｄ１のアノード電圧に代えて、ダイオード部Ｄ２のアノード電圧に基づいて設定される。比較器９にダイオード部Ｄ２のアノード電圧に基づく基準電圧が入力される場合、出力電圧Ｖｏｕｔの低下に伴って、比較器９に入力される基準電圧が低下する。そして、図２に示すように、出力電圧Ｖｏｕｔに加えて、出力電流Ｉｏｕｔも低下する。

また、本実施の形態における電源電圧回路１Ａは、参照トランジスタＭ２のドレインが、出力端子Ｐｏに接続されている。これによって、参照トランジスタＭ２に流れる第２電流Ｉ２を、参照トランジスタＭ２の一端から出力端子Ｐｏに好適に流し込むことができる。そして、電源電圧回路１Ａの消費電力を低下させることができる。この点について、比較例を用いて説明する。

図３に比較例としての電源電圧回路１ｐを示す。図３に示すように、第１の実施の形態に示した電源電圧回路１Ａと異なる点は、検出回路４の構成である。すなわち、電源電圧回路１ｐにおける検出回路４は、参照トランジスタＭ２及び抵抗Ｒ３０のみで構成される。抵抗Ｒ３０の一端は、参照トランジスタＭ２のドレインに接続され、その他端は接地される。

この比較例の場合には、参照トランジスタＭ２に流れる第２電流Ｉ２は、すべてＧＮＤに流れ込む。第１電流Ｉ１の増加又は減少に伴って、第２電流Ｉ２は増加又は減少する。従って、第１電流Ｉ１が増加すると、それに応じて電源電圧回路１ｐの内部で消費される電流が増加してしまう。

図４を参照して、この点について説明する。図４には、比較例における電源電圧回路１ｐの場合（比較例（Ｃ１ｐ）の場合）と、第１の実施の形態における電源電圧回路１Ａの場合（本実施形態（Ｃ１Ａ）の場合）とが示されている。なお、電源電圧回路の内部で消費される電流（内部消費電流）Ｉｗは、電源電圧回路内を流れる電流の合計ＩＣＣと出力電流Ｉｏｕｔとの差から求められる。すなわち、内部消費電流Ｉｗは、ＩＣＣ−Ｉｏｕｔである。

尚、比較例（Ｃ１ｐ）の場合及び本実施形態（Ｃ１Ａ）の場合、第１電流Ｉ１の増加に比例して第２電流Ｉ２が増加する。また、ＩＣＣは、第１電流Ｉ１及び第２電流Ｉ２の増加に伴って増加する。

比較例（Ｃ１ｐ）の場合、出力電流Ｉｏｕｔは、第１電流Ｉ１に等しい。従って、第１電流Ｉ１及び第２電流Ｉ２が加算されたＩＣＣから、出力電流としての第１電流Ｉ１を差し引いたとしても、第２電流Ｉ２が加算された分は差し引かれない。

他方、本実施形態（Ｃ１Ａ）の場合、出力電流Ｉｏｕｔは、第１電流Ｉ１及び第２電流Ｉ２の和に等しい。従って、ＩＣＣから、出力電流Ｉｏｕｔ（第１電流Ｉ１と第２電流Ｉ２の和）を引くと、内部消費電流Ｉｗのみが残る。すなわち、比較例（Ｃ１ｐ）の場合と比較して、第２電流Ｉ２の分（その増加分を含む）だけ内部消費電流Ｉｗを低減できる。

また、出力電流Ｉｏｕｔの増加に関わらず、内部消費電流Ｉｗを一定の値に設定できるという効果もある。図５に、上述の場合ごとに、出力電流の増加にともなって電源電圧回路の内部消費電流（Ｉｗ（ＩＣＣ−Ｉｏｕｔ））が変化する様子を示す。
比較例（Ｃ１ｐ）の場合、出力電流Ｉｏｕｔの増加に伴って、内部消費電流（Ｉｗ（ＩＣＣ−Ｉｏｕｔ））が増加する。他方、本実施形態（Ｃ１Ａ）の場合、出力電流Ｉｏｕｔが増加しても、内部消費電流（Ｉｗ（ＩＣＣ−Ｉｏｕｔ））は一定である。従って、内部消費電流を適宜低く設定することで、出力電流Ｉｏｕｔの増加に関わらず、電源電圧回路１Ａの消費電力を低く設定できる。

[第２の実施の形態]
次に、図６を参照しつつ、本発明の第２の実施の形態に係る電源電圧回路１Ｂについて説明する。第１の実施の形態と異なる点は、検出回路４の構成である。すなわち、差動増幅器８の非反転入力端子は、抵抗Ｒ３２（第２抵抗器）と基準電圧生成回路５の間の節点に接続されている。

本実施の形態においては、差動増幅器８は、抵抗Ｒ３１（第１抵抗器）の一端の電位と、抵抗Ｒ３２の一端の電位（他の基準電位）との差分の電圧を増幅する。電流源ＣＳ１と電源電圧ＶＣＣとの間にある抵抗Ｒ３２の一端の電位を利用することで、別途、差動増幅器８に与えられる基準電位を生成するためのみを目的とする回路を設けなくてよい。従って、電源電圧回路１Ｂの内部消費電流が増加することを低減できる。

なお、この差動増幅器８を比較器として構成してもよい。この場合、比較器は、抵抗Ｒ３１の一端の電位と、抵抗Ｒ３２の一端の電位との比較に基づいて、ＬＯＷ出力（Ｌ）又はＨＩＧＨ出力（Ｈ）のいずれかを出力する。つまり、抵抗Ｒ３１の一端の電位が、抵抗Ｒ３２の一端の電位よりも低ければ、ＨＩＧＨレベルの電圧信号（Ｈ）を出力する。すなわち、ＶＣＣから与えられる電源電圧が抵抗Ｒ３１によって降下する量が、ＶＣＣから与えられる電源電圧が抵抗Ｒ３２によって降下する量よりも大きければ、ＨＩＧＨレベルの電圧信号（Ｈ）を出力する。また、抵抗Ｒ３１の一端の電位が、抵抗Ｒ３２の一端の電位よりも高ければ、ＬＯＷレベルの電圧信号（Ｌ）を出力する。すなわち、ＶＣＣから与えられる電源電圧が抵抗Ｒ３１によって降下する量が、ＶＣＣから与えられる電源電圧が抵抗Ｒ３２によって降下する量よりも小さければ、ＬＯＷレベルの電圧信号（Ｌ）を出力する。

[第３の実施の形態]
次に、図７を参照しつつ、本発明の第３の実施の形態に係る電源電圧回路１Ｃについて説明する。第１の実施の形態と異なる点は、検出回路４の構成である。すなわち、差動増幅器８の非反転入力端子は、参照トランジスタＭ２の一端と抵抗Ｒ３３との間の節点に接続される。また、反転入力端子は、電流源ＣＳ２と抵抗Ｒ３４との間の節点に接続される。

差動増幅器８は、抵抗Ｒ３３（第１抵抗器）の他端の電位と抵抗Ｒ３４（第２抵抗器）の他端の電位（他の基準電位）との差分の電圧を増幅する。

本実施の形態においては、抵抗Ｒ３４の一端は、出力端子Ｐｏに接続される。従って、別途、基準電位を生成する回路として、電流源ＣＳ２と抵抗Ｒ３４とを追加したとしても、電源電圧回路１Ｃの内部消費電流が増加することを低減できる。

なお、この差動増幅器８を比較器として構成してもよい。この場合、比較器は、抵抗Ｒ３３の他端の電位と、抵抗Ｒ３４の他端の電位との比較に基づいて、ＬＯＷ出力（Ｌ）又はＨＩＧＨ出力（Ｈ）のいずれかを出力する。抵抗Ｒ３３の他端の電位が抵抗Ｒ３４の他端の電位よりも低ければ、ＬＯＷ信号（Ｌ）を出力する。すなわち、抵抗Ｒ３３に流れる第２電流Ｉ２によって決定される抵抗Ｒ３３の両端間の電圧が、電流源ＣＳ２から抵抗Ｒ３４に流れる電流によって決定される抵抗Ｒ３４の両端間の電圧よりも小さければ、ＬＯＷ信号（Ｌ）を出力する。また、抵抗Ｒ３３の他端の電位が抵抗Ｒ３４の他端の電位よりも高ければ、ＨＩＧＨ信号（Ｈ）を出力する。すなわち、抵抗Ｒ３３に流れる第２電流Ｉ２によって決定される抵抗Ｒ３３の両端間の電圧が、電流源ＣＳ２から抵抗Ｒ３４に流れる電流によって決定される抵抗Ｒ３４の両端間の電圧よりも大きければ、ＨＩＧＨ信号（Ｈ）を出力する。

[第４の実施の形態]
次に、図８を参照しつつ、本発明の第４の実施の形態に係る電源電圧回路１Ｄについて説明する。第１の実施の形態と異なる点は、検出回路４の構成である。すなわち、差動増幅器８の反転入力端子は、抵抗Ｒ３１と参照トランジスタＭ２の間の節点に接続される。また、差動増幅器８の非反転入力端子は、抵抗Ｒ３５（第２抵抗器）と抵抗Ｒ３６（第３抵抗器）の間の節点に接続される。

差動増幅器８は、抵抗Ｒ３５の一端から得られる電位と、抵抗Ｒ３１の一端から得られる電位の差分の電圧を増幅する。

本実施の形態においては、差動増幅器８に与えられる基準電位を生成するため、抵抗を含む回路を設ける。抵抗Ｒ３５及び抵抗Ｒ３６の抵抗値を適宜設定することで、より正確な検出電圧を生成することができる。結果として、より正確に過電流の検出を行える。
なお、この差動増幅器８を比較器として構成してもよい。この場合、比較器は、抵抗Ｒ３１の一端の電位と、抵抗Ｒ３５の一端の電位との比較に基づいて、ＬＯＷ出力（Ｌ）又はＨＩＧＨ出力（Ｈ）のいずれかを出力する。抵抗Ｒ３１の一端の電位が、抵抗Ｒ３５の一端の電位よりも低ければ、ＨＩＧＨ信号（Ｈ）を出力する。すなわち、ＶＣＣから与えられる電源電圧が抵抗Ｒ３１によって降下する量が、ＶＣＣから与えられる電源電圧が抵抗Ｒ３５によって降下する量よりも大きければ、ＨＩＧＨ信号（Ｈ）を出力する。また、抵抗Ｒ３１の一端の電位が、抵抗Ｒ３５の一端の電位よりも高ければ、ＬＯＷ信号（Ｌ）を出力する。すなわち、ＶＣＣから与えられる電源電圧が抵抗Ｒ３１によって降下する量が、ＶＣＣから与えられる電源電圧が抵抗Ｒ３５によって降下する量よりも小さければ、ＬＯＷ信号（Ｌ）を出力する。

[第５の実施の形態]
次に、図９を参照しつつ、本発明の第５の実施の形態に係る電源電圧回路１Ｅについて説明する。第１の実施の形態と異なる点は、制御電圧調整回路７の構成である。すなわち、制御電圧調整回路７は、カレントミラー回路１０のほか、誤差増幅器２の出力端と出力トランジスタＭ１のゲートとの間に中間制御回路５０を備える。

誤差増幅器２の出力端は、中間制御回路５０の端子Ｐ２に接続される。出力トランジスタＭ１のゲートは、中間制御回路５０の端子Ｐ４に接続される。カレントミラー回路１０に含まれるトランジスタＭ４のドレインは、中間制御回路５０の端子Ｐ１に接続される。中間制御回路５０の端子Ｐ３には、電源電圧ＶＣＣが与えられる。

図１０に中間制御回路５０の回路図を示す。図１０に示すように、中間制御回路５０は、一対のＮ型トランジスタＭ５、Ｍ６から構成されるカレントミラー回路１１を有する。

カレントミラー回路１１は、トランジスタＭ５、トランジスタＭ６を有する。トランジスタＭ５のゲートとトランジスタＭ６のゲートとは接続されている。トランジスタＭ６のドレインは、トランジスタＭ５のゲートとトランジスタＭ６のゲートとの間の節点に接続される。トランジスタＭ６のドレインは、端子Ｐ２を介して、誤差増幅器２の出力端に接続される。トランジスタＭ５、トランジスタＭ６のソースは接地されている。トランジスタＭ５のドレインは、端子Ｐ４を介して、出力トランジスタＭ１のゲートに接続される。また、ＶＣＣとトランジスタＭ５との間の抵抗４０は、その一端が端子Ｐ３に接続され、その他端がトランジスタＭ５のドレインに接続される。

他方、カレントミラー回路１０に含まれるトランジスタＭ４のドレインは、端子Ｐ１、Ｐ２を介して誤差増幅器２の出力端に接続される。すなわち、誤差増幅器２の出力端には、カレントミラー回路１１の入力ラインＬｉｎ２とカレントミラー回路１０の出力ラインＬｏｕｔ１が並列接続される。

通常時には、カレントミラー回路１０はオフ状態にある。従って、誤差増幅器２の出力端には、カレントミラー回路１０が接続されていないものとみなせる。他方、検出電圧が基準電圧を超えると、比較器９からＯＮ信号が出力され、カレントミラー回路１０はオン状態となる。そして、カレントミラー回路１０は、誤差増幅器２の出力端から、比較器９から与えられる電圧信号の電圧レベルに応じた電流を引き抜く。このとき、カレントミラー回路１１の入力ラインＬｉｎ２に流れる電流の減少に伴って、カレントミラー回路１１の出力ラインＬｏｕｔ２に流れる電流も減少する。カレントミラー回路１１の出力ラインＬｏｕｔ２に流れる電流が低下するため、抵抗Ｒ４０とトランジスタＭ５の間の節点における電位は高くなる。すなわち、出力トランジスタＭ１に与えられる制御電圧の電位が高くなり、出力トランジスタＭ１のオン抵抗は大きくなる。結果として、出力トランジスタＭ１を通過する第１電流Ｉ１が小さくなり、出力トランジスタが過電流により破壊されることを抑制される。

本実施の形態においては、誤差増幅器に第３入力端子を設ける必要がない。一般的な演算増幅器を用いて誤差増幅器を構成すればよい。

[第６の実施の形態]
次に、図１１を参照しつつ、本発明の第６の実施の形態に係る電源電圧回路１Ｆについて説明する。第４の実施の形態と異なる点は、制御電圧調整回路７の構成である。

制御電圧調整回路７は、Ｎ型のトランジスタＭ７、抵抗Ｒ４１、誤差増幅器２を有する。トランジスタＭ７の制御端子（ゲート）は、比較器９の出力端子に接続される。トランジスタＭ７のドレインは、ＶＣＣに接続される。トランジスタＭ７のソースは、抵抗Ｒ４１の一端に接続される。抵抗Ｒ４１の一端はトランジスタＭ７のソースに接続され、その他端は抵抗Ｒ２の一端に接続される。

出力トランジスタＭ１に過電流が流れたものとみなされ、比較器９がＯＮ信号を出力すると、トランジスタＭ７はオン状態となる。そして、電源電圧ＶＣＣからトランジスタＭ７に流れる電流は、抵抗４１、抵抗Ｒ２を介して、接地電位ＧＮＤに流れ込む。このとき、抵抗Ｒ２に流れる電流が増加することに伴い、抵抗Ｒ２の両端の電位差が増加し、誤差増幅器２の非反転入力端子に与えられる電圧の電位が上昇する。これによって、誤差増幅器２から出力トランジスタＭ１に与えられる制御電圧の電位も上昇し、出力トランジスタＭ１のオン抵抗は大きくなり、出力トランジスタＭ１は過電流から保護される。

本実施の形態では、誤差増幅器２の非反転入力端子に入力される分圧電圧を制御することにより、出力トランジスタＭ１を過電流から保護する。これにより、簡素な回路構成で電源電圧回路を構成できる。また、誤差増幅器に第３入力端子を設ける必要がない。一般的な演算増幅器を用いて誤差増幅器を構成すればよい。また、トランジスタＭ７と抵抗Ｒ４１を追加するのみの簡素な構成を誤差増幅器２に付加するだけで制御電圧調整回路７を構成できる。

なお、本発明の技術的範囲は、上述の実施の形態に限定されることはない。比較器９からのＯＮ信号に基づいて、出力トランジスタＭ１から出力端子Ｐｏに流れる第１電流Ｉ１を制限する構成は、他の方法も採用しえる。Ｐ型とＮ型とを適宜逆の極性に代えて、電源電圧回路を構成してもよい。トランジスタは、バイポーラートランジスタで構成してもよい。

第１の実施の形態にかかる電源電圧回路を説明するための概略図である。 第１の実施の形態にかかる電源電圧回路の特性を説明するための概略図である。 比較例にかかる電源電圧回路を説明するための概略図である。 場合ごとの内部消費電流の違いを説明するための図である。 場合ごとの内部消費電流の違いを説明するための図である。 第２の実施の形態にかかる電源電圧回路を説明するための概略図である。 第３の実施の形態にかかる電源電圧回路を説明するための概略図である。 第４の実施の形態にかかる電源電圧回路を説明するための概略図である。 第５の実施の形態にかかる電源電圧回路を説明するための概略図である。 第５の実施の形態にかかる電源電圧回路に含まれる中間制御回路を説明するための概略図である。 第６の実施の形態にかかる電源電圧回路を説明するための概略図である。

符号の説明

１ 電源電圧回路
２ 誤差増幅器
３ 分圧回路
４ 検出回路
５ 基準電圧生成回路
６ 判定回路
７ 制御電圧調整回路
８ 差動増幅器
９ 比較器
１０、１１ カレントミラー回路
ＣＳ１、ＣＳ２ 電流源
Ｄ１、Ｄ２ ダイオード
Ｒ１、Ｒ２、Ｒ３０〜Ｒ３７、Ｒ４０、Ｒ４１ 抵抗
Ｅ１ 基準電圧源
ＧＮＤ 接地電位
Ｉｏｕｔ 出力電流
Ｉ１ 第１電流
Ｉ２ 第２電流
Ｉｗ 内部消費電流
Ｌｃ 配線
Ｍ１ 出力トランジスタ
Ｍ２ 参照トランジスタ
Ｍ３〜Ｍ６ トランジスタ
Ｐｏ 出力端子
Ｚ 負荷

Claims (13)

1. 制御端子に入力される誤差増幅器からの制御電圧に基づいて第１電流を出力端子に流す出力トランジスタと、
   前記第１電流に応じた第２電流を前記出力端子に流す参照トランジスタを含み、前記第２電流に基づいて生成される検出電圧と基準電圧との比較に基づいて前記制御電圧の電位を調整する過電流保護回路と、を備え、
   前記過電流保護回路は、前記基準電圧を生成する基準電圧生成回路を備え、
   前記基準電圧生成回路は、前記出力端子の電圧である出力電圧の低下に応じて、前記基準電圧が低下するように、電流源と、前記電流源にアノードが接続される第１ダイオード部と、前記電流源にアノードが接続されるとともに前記出力端子にカソードが接続される第２ダイオード部と、を含んで構成されるとともに、
   前記基準電圧は、変動する前記出力電圧に応じて支配的となる前記第１ダイオード部又は前記第２ダイオード部のいずれかのアノード電圧に基づいて設定される、
   電源電圧回路。
2. 前記過電流保護回路は、前記参照トランジスタに直列に接続された第１抵抗器の両端間の電位差を前記検出電圧として出力する検出回路を含んで構成されることを特徴とする請求項１記載の電源電圧回路。
3. 前記過電流保護回路は、前記参照トランジスタに直列に接続された第１抵抗器の一端の電位と他の基準電位との電位差を前記検出電圧として出力する検出回路を含んで構成されることを特徴とする請求項１記載の電源電圧回路。
4. 前記他の基準電位は、前記基準電圧を生成する基準電圧生成回路に接続される第２抵抗器の一端の電位であることを特徴とする請求項３記載の電源電圧回路。
5. 前記他の基準電位は、前記出力端子に接続される第２抵抗器の一端の電位であることを特徴とする請求項３記載の電源電圧回路。
6. 前記他の基準電位は、第２抵抗器と第３抵抗器との間の節点の電位であることを特徴とする請求項３記載の電源電圧回路。
7. 前記基準電圧生成回路は、前記出力電圧の増加に応じて、前記基準電圧も増加するように構成されることを特徴とする請求項１乃至６のいずれか一項に記載の電源電圧回路。
8. 前記第２ダイオード部を構成するダイオードの数は、前記第１ダイオード部を構成するダイオードの数よりも少ないことを特徴とする請求項１記載の電源電圧回路。
9. 前記過電流保護回路は、前記検出電圧と前記基準電圧とを比較する判定回路から出力される過電流検出信号に基づいて、前記第１電流を小さくするように前記制御電圧の電位を制御する制御電圧調整回路を備えることを特徴とする請求項１記載の電源電圧回路。
10. 制御端子に入力される誤差増幅器からの制御電圧に基づいて第１電流を出力端子に流す出力トランジスタと、
    前記第１電流に応じた第２電流を前記出力端子に流す参照トランジスタと、
    前記第２電流に基づいて生成される検出電圧と基準電圧とを比較する比較器と、
    前記比較器から与えられる過電流検出信号に基づいて前記制御電圧の電位を調整する制御電圧調整回路と、
    前記基準電圧を生成する基準電圧生成回路と、を備え、
    前記基準電圧生成回路は、前記出力端子の電圧である出力電圧の低下に応じて、前記基準電圧が低下するように、電流源と、前記電流源にアノードが接続される第１ダイオード部と、前記電流源にアノードが接続されるとともに前記出力端子にカソードが接続される第２ダイオード部と、を含んで構成され、
    前記基準電圧は、前記第１ダイオード部の前記アノードと前記第２ダイオード部の前記アノードとの間の節点の電圧に基づいて設定される、
    電源電圧回路。
11. 前記第２ダイオード部を構成するダイオードの数は、前記第１ダイオード部を構成するダイオードの数よりも少ないことを特徴とする請求項１０記載の電源電圧回路。
12. 前記出力電圧が所定の閾値電圧以下となったとき、
    前記基準電圧は、前記第１ダイオード部のアノード電圧に基づいて設定されることに代えて、前記第２ダイオード部のアノード電圧に基づいて設定されることを特徴とする請求項１１記載の電源電圧回路。
13. 前記第２ダイオード部の前記アノード電圧は、前記出力電圧と前記第２ダイオード部に生じる電圧との和であることを特徴とする請求項１２記載の電源電圧回路。

Images