CN110121685B - 电源电路 - Google Patents

电源电路 Download PDF

Info

Publication number
CN110121685B
CN110121685B CN201780079413.5A CN201780079413A CN110121685B CN 110121685 B CN110121685 B CN 110121685B CN 201780079413 A CN201780079413 A CN 201780079413A CN 110121685 B CN110121685 B CN 110121685B
Authority
CN
China
Prior art keywords
transistor
voltage
drain
gate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780079413.5A
Other languages
English (en)
Other versions
CN110121685A (zh
Inventor
佐贺崇史
永井俊幸
大前明纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Publication of CN110121685A publication Critical patent/CN110121685A/zh
Application granted granted Critical
Publication of CN110121685B publication Critical patent/CN110121685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明具备：输出晶体管(M7)，生成输出电压(VOUT)；误差放大器，根据与所述输出电压对应的反馈电压(VFB1)与基准电压(VREF1)的差分来生成输出晶体管(M7)的控制电压(VG7)；过电流保护电路(16)，根据监视所述控制电压(VG7)的结果来控制所述误差放大器，由此使所述输出电压降低；以及下冲检测器(15)，检测所述输出电压的下冲并进行控制，以便增大输出晶体管(M7)的驱动力。

Description

电源电路
技术领域
本发明涉及一种在产生输出电压瞬间大幅降低的下冲时实施了抑制该下冲的对策的电源电路。
背景技术
以往，作为实施了下冲对策的电源电路，例如已知有图4所记载的电源电路30(专利文献1)。在该电源电路30中，31是输入端子，32是输出端子，33是接地端子，34是基准电压源，35是误差放大器，36是可变电流源，37是比较器，M31是PMOS型的输出晶体管。
在通常的动作中，在连接于输出端子32与接地端子33之间的输出电压检测用的电阻R31、R32的共同连接点处得到的反馈电压VFB2与由基准电压源34生成的基准电压VREF2的差分由误差放大器35放大，根据该误差放大器35的输出电压来对输出晶体管M31的栅极进行控制，以使VFB2＝VREF2，由此将输出电压VOUT控制为与基准电压VREF2对应的目标值。
然而，在近年的电源电路中，从多方面(车、家电、工业设备等)强烈需求低消耗电流，要求不增加消耗电流地进行设计。为了减小消耗电流，需要减少误差放大器的工作电流(尾电流等)等，但如果减小工作电流，则会牺牲响应特性，无法对上述下冲实现迅速的响应。这样，在电源电路的低消耗电流化中，可举出响应特性的提高来作为课题之一。
因此，在图4的电源电路30中，作为向误差放大器35供给工作电流的电流源而连接可变电流源36，进而由基准电压源34生成基准电压VREF3(VREF3＜VREF2)，设置对该基准电压VREF3与反馈电压VFB2进行比较的比较器37来检测下冲，根据从该比较器37输出的升压信号(boost signal)SB1来切换可变电流源36的电流值。
当由于输入电压VIN的变动或负载电流的变动等，产生输出电压VOUT瞬间大幅降低的下冲而使VREF3＞VFB2时，通过比较器37来检测其变化，作为其输出信号的升压信号SB1从“L”变化为“H”，可变电流源36的电流值被切换为比为了降低消耗电流而减小的通常电流值大的电流值。由此，误差放大器35的工作电流比通常时增大，输出晶体管M31的栅极-源极间的电压进一步增大，使输出电压VOUT迅速上升，下冲得到抑制。
现有技术文献
专利文献
专利文献1：日本特开2007-280025号公报
发明内容
发明所要解决的问题
然而，在监视基准电压VREF3和反馈电压VFB2而抑制输出电压VOUT的下冲的方法中，存在即使在由于下冲以外的原因而使输出电压VOUT降低时也将其视为下冲而使误差放大器35的工作电流增大的情况，因此输出电压VOUT的稳定性可能会丧失。
虽然在图4的电路中没有图示过电流保护电路，但是例如在由于该过电流保护电路的工作使输出电压VOUT降低时会发生问题。通常的电源电路为了防止由热失控引起的元件破坏而内置有过电流保护电路。该过电流保护电路监测输出晶体管的栅极电压，在该栅极电压成为增大输出晶体管的驱动力的电平时，抑制该输出晶体管的驱动能力而使输出电压降低，控制误差放大器以使输出电流不流过固定值以上。
由此，当通过过电流保护电路的工作而使输出电压降低时，该输出电压的降低被检测为下冲，误差放大器的工作电流增大。即，增大输出晶体管的驱动力的下冲抑制动作与欲限制输出晶体管的驱动能力的过电流保护动作相冲突，电路动作变得不稳定。其结果是可能会无法正常进行过电流保护，无法进行期望的电流限制而导致元件破坏。
本发明是鉴于上述问题而完成的，其目的在于提供一种能仅抑制瞬间的输出电压降低即下冲，过电流保护电路动作不会与下冲抑制动作有关的电源电路。
用于解决问题的方案
(1)为了达到上述目的，本发明的电源电路包括：输出晶体管，通过调整输入电压而生成输出电压；误差放大器，根据与所述输出电压对应的反馈电压与基准电压的差分来生成所述输出晶体管的控制电压；过电流保护电路，根据监视所述控制电压的结果来控制所述误差放大器而控制所述控制电压，由此使所述输出电压降低；以及下冲检测电路，检测所述输出电压的下冲并控制所述输出晶体管的所述控制电压，以便抑制所述输出电压的降低，所述电源电路的特征在于，所述误差放大器具备：差动连接晶体管对，对所述基准电压和所述反馈电压进行比较；电流源，向该差动连接晶体管对供给工作电流；电流镜连接晶体管对，根据所述差动连接晶体管对的所述比较结果，生成所述控制电压；以及栅极接地型晶体管对，连接于所述差动连接晶体管对的各漏极与所述电流镜连接晶体管对的各漏极之间，所述过电流保护电路以向所述差动连接晶体管对的一方的漏极施加所述过电流保护电路的输出信号的方式进行连接，当所述差动连接晶体管对的各漏极电压的差分超过阈值时，所述下冲检测电路使所述差动连接晶体管对的工作电流增大。
(2)本发明是一种电源电路，具备：输出晶体管，通过调整输入电压而生成输出电压；误差放大器，根据与所述输出电压对应的反馈电压与基准电压的差分来生成所述输出晶体管的控制电压；过电流保护电路，根据监视所述控制电压的结果来控制所述误差放大器而控制所述控制电压，由此使所述输出电压降低；以及下冲检测电路，检测所述输出电压的下冲并控制所述输出晶体管的所述控制电压，以便控制所述输出电压的降低，所述电源电路的特征在于，所述误差放大器具备：差动连接晶体管对，对所述基准电压和所述反馈电压进行比较；电流源，向该差动连接晶体管对供给工作电流；电流镜连接晶体管对，根据所述差动连接晶体管对的所述比较结果，生成所述控制电压；以及栅极接地型晶体管对，连接于所述差动连接晶体管对的各漏极与所述电流镜连接晶体管对的各漏极之间，所述过电流保护电路以向所述差动连接晶体管对的一方的漏极施加所述过电流保护电路的输出信号的方式进行连接，当所述差动连接晶体管对的各漏极电压的差分超过阈值时，所述下冲检测电路直接控制所述输出晶体管的所述控制电压。
(3)本发明的特征在于，在(1)所记载的电源电路中，所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，所述电流镜连接晶体管对包括：第二导电型的第五晶体管，漏极与所述第三晶体管的漏极连接；以及第二导电型的第六晶体管，漏极和栅极与所述第四晶体管的漏极和所述第五晶体管的栅极连接。
(4)本发明的特征在于，在(2)所记载的电源电路中，所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，所述电流镜连接晶体管对包括：第二导电型的第五晶体管，漏极与所述第三晶体管的漏极连接；以及第二导电型的第六晶体管，漏极和栅极与所述第四晶体管的漏极和所述第五晶体管的栅极连接。
(5)本发明的特征在于，在(1)所记载的电源电路中，所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，所述电流镜连接晶体管对包括：第二导电型的第六晶体管，漏极与所述第四晶体管的漏极连接；以及第二导电型的第五晶体管，漏极和栅极与所述第三晶体管的漏极和所述第六晶体管的栅极连接。
(6)本发明的特征在于，在(2)所记载的电源电路中，所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，所述电流镜连接晶体管对包括：第二导电型的第六晶体管，漏极与所述第四晶体管的漏极连接；以及第二导电型的第五晶体管，漏极和栅极与所述第三晶体管的漏极和所述第六晶体管的栅极连接。
发明效果
根据本发明，在误差放大器的差动连接晶体管对与电流镜连接晶体管对之间连接有栅极接地型晶体管对，因此差动连接晶体管对的各漏极被控制为大致相同的电压，但是在下冲发生时，瞬间地在其漏极间的电压中产生大的差分，因此能通过下冲检测电路来进行输出晶体管的驱动力增大，实现下冲抑制。在使差动连接晶体管对的工作电流增大的情况下，该增大仅在发生下冲时，能削减通常动作时的消耗电流。此外，在进行过电流保护动作时，由过电流保护电路进行控制，以使栅极接地型晶体管对的漏极电流变为大致相同，因此如果使差动连接晶体管对的各漏极变为大致相同的电压，并适当地设定下冲检测电路的阈值，则不会发生过电流保护动作与下冲抑制动作有关这样的情况。这样，根据本发明，能与过电流保护动作分离地抑制下冲。
附图说明
图1是本发明的第一实施例的电源电路的电路图。
图2是本发明的第二实施例的电源电路的电路图。
图3是本发明的第三实施例的电源电路的电路图。
图4是以往的电源电路的电路图。
图5的(a)至图5的(c)是本发明的第一实施例的电源电路的动作波形图。
具体实施方式
＜第一实施例＞
图1示出本发明的第一实施例的电源电路10。11是供输入电压VIN输入的输入端子，12是供输出电压VOUT输出的输出端子，13是接地端子。M1、M2是构成源极共同连接于可变电流源14的差动连接晶体管对的NMOS型晶体管，基准电压VREF1输入至晶体管M1的栅极，反馈电压VFB1输入至晶体管M2的栅极。M3、M4构成NMOS型的栅极接地型晶体管对。晶体管M3的源极与晶体管M1的漏极连接，晶体管M4的源极与晶体管M2的漏极连接，在各个栅极输入共同的偏压VBIAS。M5、M6是构成作为晶体管M1、M2的有源负载的电流镜连接晶体管对的PMOS型晶体管。晶体管M5的源极与输入端子11连接，漏极与晶体管M3的漏极连接。晶体管M6的源极与输入端子11连接，栅极和漏极与晶体管M5的栅极和晶体管M4的漏极连接。由以上的晶体管M1至M6构成误差放大器。
M7是PMOS型输出晶体管，源极与输入端子11连接，栅极与晶体管M3、M5的共同漏极连接，漏极与输出端子12连接。输出电压VOUT检测用的电阻R1、R2串联连接于该输出端子12与接地端子13之间，从电阻R1、R2的共同连接点取出反馈电压VFB1。
15是下冲检测器，取入作为晶体管M1的漏极的节点A的电压VA和作为晶体管M2的漏极的节点B的电压VB，仅在其差分(＝VB－VA)超过预先设定的阈值的期间，将可变电流源14的电流值切换为比通常动作时的电流值大的电流值。16是过电流保护电路，取入输出晶体管M7的栅极电压VG7，当该栅极电压VG7低于规定值时，进行降低节点B的电压的控制。C1是连接于输出端子12与接地端子13之间的用于输出电压VOUT稳定化的输出电容器，20是连接于输出端子12与接地端子13之间的负载。
接着，在通常动作时，由晶体管M1、M2对通过电阻器R1、R2对输出电压VOUT进行分压后的反馈电压VFB1与基准电压VREF1进行比较。并且，当输出电压VOUT高于目标值时，变为VREF1＜VFB1，因此进行使节点A、B的电压VA、VB变为VA＞VB、晶体管M5的漏极电压上升、晶体管M7的栅极电压VG7上升、输出电压VOUT降低的控制。相反，当输出电压VOUT低于目标值时，变为VREF1＞VFB1，因此进行使VA＜VB、晶体管M5的漏极电压降低、晶体管M7的栅极电压VG7降低、输出电压VOUT升高的控制。
这样进行使输出电压VOUT变为与基准电压VREF1对应的目标电压的负反馈控制。此时，节点A、B的电压VA、VB由栅极接地型晶体管对M3、M4以变为“VBIAS-VGS”(VGS是晶体管M3、M4的栅极-源极间电压)的方式进行控制，因此，在上述的输出电压VOUT变动时，响应于该变动而稍微变动来进行上述的负反馈控制。
接着，在进行使输出电压VOUT变为目标电压的通常控制时，若由于输入电压VIN的急剧降低或负载电流的急剧增大而产生输出电压VOUT瞬间大幅降低的下冲(数msec)，则反馈电压VFB1瞬间大幅降低而变为VREF1＞VFB1，由栅极接地型晶体管M3、M4控制为大致相同电压的节点A、B的电压VA、VB暂时变为VA＜VB。并且，在其差分(＝VB－VA)的值超过在下冲检测器15的内部设定的阈值时，通过该下冲检测器15，可变电流源14的电流值被切换为比通常动作时的电流值大的电流值。因此，晶体管M1、M3的漏极电流增大，使输出晶体管M7的栅极放电的电流增大，栅极电压VG7降低，该输出晶体管M7的栅极-源极间的电压变大，使输出电压VOUT瞬时上升。可变电流源14的电流值越大，从下冲的发生到收敛为止的时间变得越短。
图5的(a)至图5的(c)示出以上的下冲发生时的动作波形。如图5的(a)所示，在时刻t1负载电流IOUT脉冲式地急增的情况下，在该状态下，输出电压VOUT如图5的(b)所示，变为在时间T1的期间降低电压V1那样的下冲波形(VOUT1)。而在本实施例中，当在时刻T1输出电压VOUT开始降低，下冲检测器15工作时，输出晶体管M7的驱动力瞬时变大，如图5的(c)所示，变为降低的电压从V1减小至V2，输出电压VOUT的降低被抑制，电压降低时间从T1缩短至T2那样的波形(VOUT2)。
在此，在通常动作时，在输出晶体管M7的栅极电压VG7降低而过电流保护电路16工作时，进行通过该过电流保护电路16使节点B的电压VB降低、使输出晶体管M7的栅极电压VG7升高、使输出电压VOUT降低的控制。此时，通过栅极接地型晶体管M3、M4控制电压为VA＝VB，因此，通过过电流保护电路16使电压VB上升的水平很小，电压VA、VB的差分(＝VB－VA)不会变大到使下冲检测器15工作的程度。因此，不会发生过电流保护电路16不能正常地进行工作的情况。
当输出晶体管M7的栅极电压VG7由于下冲抑制动作而降低，过电流保护电路16工作时，同样，电压VA、VB的差分(＝VB－VA)也不会变大到使下冲检测器15再次工作的程度。
＜第二实施例＞
图2示出本发明的第二实施例的电源电路10A。在此，通过对电压VA、VB的差分进行检测的下冲检测器15A的输出信号，直接控制输出晶体管M7的栅极电压VG7。此外，电流源变更为供给实现低消耗电流的固定电流的固定电流源14A。
在本实施例中，当电压VA、VB的差分(＝VB－VA)超过下冲检测器15A的阈值时，将栅极电压VG7直接控制为低的电压，因此不经由包括晶体管M1至M6的误差放大器的动作，从而与使用切换电流的可变电流源14的情况相比，能够提高到下冲抑制为止的响应速度。
＜第三实施例＞
图3示出本发明的第三实施例的电源电路10B。在此，将输出晶体管从PMOS型的晶体管M7替换为NMOS型晶体管M8。因此，将误差放大器的晶体管M5、M6的栅极与晶体管M5的漏极连接，将晶体管M6的漏极与输出晶体管M8的栅极连接。在电压VA、VB的差分(＝VB－VA)超过阈值时，下冲检测器15B直接控制输出晶体管M8的栅极电压VG8，使其成为高的电压。在输出晶体管M8的栅极电压VG8超过规定值时，过电流保护电路16A进行提高节点A的电压的控制。在本实施例中，也与第二实施例同样地工作。
虽然已经参照具体实施例对本发明进行了详细的说明，但是对于本领域技术人员所显而易见的是在不脱离本发明的精神和范围的情况下可以做出各种改变和修改。
本申请基于2016年12月22日提出申请的日本专利申请(日本特愿2016-249764)，并将其内容引用于此作为参考。
附图标记说明：
10、10A、10B：电源电路；
11：输入端子；
12：输出端子；
13：接地端子；
14：可变电流源；
14A：固定电流源；
15、15A、15B：下冲检测器；
16、16A：过电流保护电路；
30：电源电路；
31：输入端子；
32：输出端子；
33：接地端子；
34：基准电压源；
35：误差放大器；
36：可变电流源；
37：比较器。

Claims (6)

1.一种电源电路，具备：输出晶体管，通过调整输入电压而生成输出电压；误差放大器，根据与所述输出电压对应的反馈电压与基准电压的差分来生成所述输出晶体管的控制电压；过电流保护电路，根据监视所述控制电压的结果来控制所述误差放大器而控制所述控制电压，由此使所述输出电压降低；以及下冲检测电路，检测所述输出电压的下冲并控制所述输出晶体管的所述控制电压，以便抑制所述输出电压的降低，所述电源电路的特征在于，
所述误差放大器具备：差动连接晶体管对，对所述基准电压和所述反馈电压进行比较；电流源，向该差动连接晶体管对供给工作电流；电流镜连接晶体管对，根据所述差动连接晶体管对的所述比较的结果，生成所述控制电压；以及栅极接地型晶体管对，连接于所述差动连接晶体管对的各漏极与所述电流镜连接晶体管对的各漏极之间，
所述过电流保护电路以向所述差动连接晶体管对的一方的漏极施加所述过电流保护电路的输出信号的方式进行连接，
当所述差动连接晶体管对的各漏极电压的差分超过阈值时，所述下冲检测电路使所述差动连接晶体管对的工作电流增大。
2.根据权利要求1所述的电源电路，其特征在于，
所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，
所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，
所述电流镜连接晶体管对包括：第二导电型的第五晶体管，漏极与所述第三晶体管的漏极连接；以及第二导电型的第六晶体管，漏极和栅极与所述第四晶体管的漏极和所述第五晶体管的栅极连接。
3.根据权利要求1所述的电源电路，其特征在于，
所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，
所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，
所述电流镜连接晶体管对包括：第二导电型的第六晶体管，漏极与所述第四晶体管的漏极连接；以及第二导电型的第五晶体管，漏极和栅极与所述第三晶体管的漏极和所述第六晶体管的栅极连接。
4.一种电源电路，具备：输出晶体管，通过调整输入电压而生成输出电压；误差放大器，根据与所述输出电压对应的反馈电压与基准电压的差分来生成所述输出晶体管的控制电压；过电流保护电路，根据监视所述控制电压的结果来控制所述误差放大器而控制所述控制电压，由此使所述输出电压降低；以及下冲检测电路，检测所述输出电压的下冲并控制所述输出晶体管的所述控制电压，以便抑制所述输出电压的降低，所述电源电路的特征在于，
所述误差放大器具备：差动连接晶体管对，对所述基准电压和所述反馈电压进行比较；电流源，向该差动连接晶体管对供给工作电流；电流镜连接晶体管对，根据所述差动连接晶体管对的所述比较的结果，生成所述控制电压；以及栅极接地型晶体管对，连接于所述差动连接晶体管对的各漏极与所述电流镜连接晶体管对的各漏极之间，
所述过电流保护电路以向所述差动连接晶体管对的一方的漏极施加所述过电流保护电路的输出信号的方式进行连接，
当所述差动连接晶体管对的各漏极电压的差分超过阈值时，所述下冲检测电路直接控制所述输出晶体管的所述控制电压。
5.根据权利要求4所述的电源电路，其特征在于，
所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，
所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，
所述电流镜连接晶体管对包括：第二导电型的第五晶体管，漏极与所述第三晶体管的漏极连接；以及第二导电型的第六晶体管，漏极和栅极与所述第四晶体管的漏极和所述第五晶体管的栅极连接。
6.根据权利要求4所述的电源电路，其特征在于，
所述差动连接晶体管对包括：第一导电型的第一晶体管，源极与所述电流源连接并向栅极输入所述基准电压；以及第一导电型的第二晶体管，源极与所述电流源连接并向栅极输入所述反馈电压，
所述栅极接地型晶体管对包括：第一导电型的第三晶体管，源极与所述第一晶体管的漏极连接并向栅极输入偏压；以及第一导电型的第四晶体管，源极与所述第二晶体管的漏极连接并向栅极输入所述偏压，
所述电流镜连接晶体管对包括：第二导电型的第六晶体管，漏极与所述第四晶体管的漏极连接；以及第二导电型的第五晶体管，漏极和栅极与所述第三晶体管的漏极和所述第六晶体管的栅极连接。
CN201780079413.5A 2016-12-22 2017-12-18 电源电路 Active CN110121685B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-249764 2016-12-22
JP2016249764A JP6763763B2 (ja) 2016-12-22 2016-12-22 電源回路
PCT/JP2017/045326 WO2018117026A1 (ja) 2016-12-22 2017-12-18 電源回路

Publications (2)

Publication Number Publication Date
CN110121685A CN110121685A (zh) 2019-08-13
CN110121685B true CN110121685B (zh) 2020-11-03

Family

ID=62626318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780079413.5A Active CN110121685B (zh) 2016-12-22 2017-12-18 电源电路

Country Status (5)

Country Link
US (1) US10747247B2 (zh)
JP (1) JP6763763B2 (zh)
CN (1) CN110121685B (zh)
DE (1) DE112017006477T5 (zh)
WO (1) WO2018117026A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051388A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 전자 장치에서의 보호 회로 및 이를 위한 방법
CN113009956B (zh) * 2019-12-19 2022-05-27 圣邦微电子（北京）股份有限公司 一种低压差线性稳压器及其控制电路
JP7402707B2 (ja) 2020-02-13 2023-12-21 ローム株式会社 エラーアンプおよび電源回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044280A (ja) * 2007-08-07 2009-02-26 Sanyo Electric Co Ltd パワーアンプ
JP2010152451A (ja) * 2008-12-24 2010-07-08 Seiko Instruments Inc ボルテージレギュレータ
JP2013130937A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 定電圧回路及び電子機器
CN104283546A (zh) * 2013-07-02 2015-01-14 西安电子科技大学 一种低压差分信号驱动器
CN104603710A (zh) * 2012-09-07 2015-05-06 精工电子有限公司 稳压器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280025A (ja) 2006-04-06 2007-10-25 Seiko Epson Corp 電源装置
US7432758B2 (en) * 2006-11-08 2008-10-07 Elite Semiconductor Memory Technology Inc. Voltage regulator for semiconductor memory
TWI365365B (en) * 2008-01-30 2012-06-01 Realtek Semiconductor Corp Linear regulator and voltage regulation method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044280A (ja) * 2007-08-07 2009-02-26 Sanyo Electric Co Ltd パワーアンプ
JP2010152451A (ja) * 2008-12-24 2010-07-08 Seiko Instruments Inc ボルテージレギュレータ
JP2013130937A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 定電圧回路及び電子機器
CN104603710A (zh) * 2012-09-07 2015-05-06 精工电子有限公司 稳压器
CN104283546A (zh) * 2013-07-02 2015-01-14 西安电子科技大学 一种低压差分信号驱动器

Also Published As

Publication number Publication date
JP6763763B2 (ja) 2020-09-30
CN110121685A (zh) 2019-08-13
US10747247B2 (en) 2020-08-18
US20200073421A1 (en) 2020-03-05
DE112017006477T5 (de) 2019-09-12
JP2018106286A (ja) 2018-07-05
WO2018117026A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6130112B2 (ja) ボルテージレギュレータ
JP4758731B2 (ja) 定電圧電源回路
JP5078866B2 (ja) ボルテージレギュレータ
US20150212530A1 (en) Low dropout voltage regulator and method
JP6316632B2 (ja) ボルテージレギュレータ
US9455628B2 (en) Voltage regulator with overshoot suppression circuit and capability to stop overshoot suppression
JP6261343B2 (ja) ボルテージレギュレータ
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
KR20140109831A (ko) 볼티지 레귤레이터
KR20090082137A (ko) 볼티지 레귤레이터
KR102225712B1 (ko) 볼티지 레귤레이터
JP4996203B2 (ja) 電源電圧回路
KR20180048326A (ko) 볼티지 레귤레이터
CN110121685B (zh) 电源电路
CN112684846B (zh) 低压差线性稳压器的误差放大器以及低压差线性稳压器
JP6457887B2 (ja) ボルテージレギュレータ
US10551860B2 (en) Regulator for reducing power consumption
JP5767855B2 (ja) レギュレータ回路
JP6850199B2 (ja) 電源回路
JP5759787B2 (ja) 温度検出回路
JP5763970B2 (ja) 電圧検出回路
JP2010244481A (ja) レギュレータ
JP2013235469A (ja) 定電圧電源回路及びその過電流保護方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant