KR20090082137A - 볼티지 레귤레이터 - Google Patents

볼티지 레귤레이터 Download PDF

Info

Publication number
KR20090082137A
KR20090082137A KR1020090005658A KR20090005658A KR20090082137A KR 20090082137 A KR20090082137 A KR 20090082137A KR 1020090005658 A KR1020090005658 A KR 1020090005658A KR 20090005658 A KR20090005658 A KR 20090005658A KR 20090082137 A KR20090082137 A KR 20090082137A
Authority
KR
South Korea
Prior art keywords
voltage
output
value
circuit
regulator
Prior art date
Application number
KR1020090005658A
Other languages
English (en)
Inventor
데루오 스즈키
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20090082137A publication Critical patent/KR20090082137A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(과제) 출력 단자가 단락되어도 출력 전류의 편차가 적어지는 볼티지 레귤레이터를 제공한다.
(해결 수단) 볼티지 레귤레이터의 출력 단자가 단락되는 경우, 볼티지 레귤레이터의 출력 전류 (Iout) 가 제한되어 리미트 전류치로 고정되고, 볼티지 레귤레이터의 출력 전압 (Vout) 이 낮아져 기준 전압 회로 (34) 의 검출 전압치 (Vref3) 가 아니라 기준 전압 회로 (31) 의 검출 전압치 (Vref2) 이하가 되면, 출력 전류 (Iout) 가 보다 제한되어 적어지는 제 2 제한 동작이 된다. 또, 출력 단자가 단락되고 나서 복귀하는 경우, 출력 전압 (Vout) 이 검출 전압치 (Vref2) 가 아니라 검출 전압치 (Vref3) 이상이 되면, 제 2 제한 동작이 해제된다.
볼티지 레귤레이터, 출력 전압, 분압 전압, 리미트 전류치, 기준 전압 회로

Description

볼티지 레귤레이터{VOLTAGE REGULATOR}
본 발명은 볼티지 레귤레이터에 관한 것이다.
먼저, 종래에 있어서의 볼티지 레귤레이터에 대해 설명한다. 도 3 은 종래의 볼티지 레귤레이터를 나타내는 회로도이다. 도 4 는 종래의 볼티지 레귤레이터의 출력 전류에 대한 출력 전압을 나타내는 도면이다.
여기서, 출력 트랜지스터 (71) 는 입력 전압 (Vin) 및 증폭 회로 (74) 의 제어 전압 (Vc) 에 기초하여, 출력 전압 (Vout) 을 출력하고 있다. 볼티지 레귤레이터의 출력 전압 (Vout) 이 낮아지면, 출력 전압 (Vout) 은 분압 회로 (72) 에 의해 분압되고, 분압 회로 (72) 가 출력한 분압 전압 (Vfb) 도 낮아진다. 이 분압 전압 (Vfb) 은 증폭 회로 (74) 에 의해 기준 전압 회로 (73) 가 생성한 기준 전압 (Vref1) 과 비교되어 있고, 분압 전압 (Vfb) 이 기준 전압 (Vref1) 미만이 되면, 제어 전압 (Vc) 도 낮아진다. 그러면, 출력 트랜지스터 (71) 가 온되어, 출력 전압 (Vout) 이 높아진다. 따라서, 출력 전압 (Vout) 이 낮아지면, 상기의 피드백 제어에 의해, 출력 전압 (Vout) 이 높아지기 때문에, 출력 전압 (Vout) 이 일정한 소망 전압치가 되도록 제어된다.
또, 출력 전압 (Vout) 이 높아지면, 상기와 동일한 피드백 제어에 의해, 출력 전압 (Vout) 이 낮아지기 때문에, 출력 전압 (Vout) 이 일정한 소망 전압치가 되도록 제어된다.
또, 볼티지 레귤레이터의 출력 단자가 단락되면, 도 4 에 나타내는 바와 같이, 볼티지 레귤레이터의 출력 전류 (Iout) 가 많아진다. 출력 전류 (Iout) 가 리미트 전류치가 되면, 과전류 보호 회로 (75) 는 출력 전류 (Iout) 가 리미트 전류치 이하가 되도록 동작한다. 구체적으로는, 출력 전류 (Iout) 가 많아져 리미트 전류치가 되면, 출력 전류 (Iout) 가 제한되어 리미트 전류치로 고정되고 (제 1 제한 동작), 과전류 보호 회로 (75) 에 의해, 출력 전압 (Vout) 이 낮아져 검출 전압치가 되면, 출력 전류 (Iout) 가 더욱 제한되어 적어지고 (제 2 제한 동작), 출력 전류 (Iout) 는 단락 전류치가 되고, 출력 전압 (Vout) 은 낮아져 0 볼트가 된다.
또, 출력 단자가 단락되고 나서 복귀하면, 도 4 에 나타내는 바와 같이, 출력 전압 (Vout) 이 0 볼트에서 높아진다. 출력 전압 (Vout) 이 검출 전압치 이상이 되면, 제 2 제한 동작이 해제되어, 출력 전류 (Iout) 가 많아진다. 출력 전류 (Iout) 가 리미트 전류치가 되면, 출력 전류 (Iout) 가 제한되어 리미트 전류치로 고정된다 (제 1 제한 동작). 그 후, 출력 전압 (Vout) 이 높아져 소망 전압치가 되고, 출력 전류 (Iout) 가 적어져 리미트 전류치 미만이 되면, 제 1 제한 동작이 해제된다 (예를 들어, 특허 문헌 1 참조).
특허 문헌 1 : 일본 공개특허공보 2003-186554호 (도 5 ∼ 도 6)
그러나, 출력 단자가 단락됨으로써 출력 전압 (Vout) 이 검출 전압치 부근으로 되어 있는 경우, 과전류 보호 회로 (75) 는 1 개의 검출 전압치에 기초하여 출력 전류 (Iout) 에 대해 제 2 제한 동작을 하거나 제 2 제한 동작을 해제하기 때문에, 출력 단자가 단락될 때의 출력 전류 (Iout) 가 안정되지 않는다. 이 때, 출력 전류 (Iout) 가 단락 전류치가 되지 않고 예기치 못한 전류치가 되어 출력 전압 (Vout) 이 0 볼트가 되어 버릴 위험성이 있다.
본 발명은 상기 과제를 감안하여 이루어져, 출력 단자가 단락되어도 출력 전류의 편차가 적어지는 볼티지 레귤레이터를 제공한다.
본 발명은 상기 과제를 해결하기 위해, 볼티지 레귤레이터에 있어서, 볼티지 레귤레이터의 입력 전압 및 증폭 회로의 제어 전압에 기초하여, 볼티지 레귤레이터의 출력 전압을 출력하는 출력 트랜지스터와, 상기 출력 전압을 분압하고, 분압 전압을 출력하는 분압 회로와, 기준 전압을 생성하는 기준 전압 회로와, 상기 분압 전압이 상기 기준 전압 미만이 되면, 상기 출력 전압이 높아지는 상기 제어 전압을 출력하고, 상기 분압 전압이 상기 기준 전압보다 높아지면, 상기 출력 전압이 낮아지는 상기 제어 전압을 출력하고, 상기 출력 전압이 일정한 소망 전압치가 되도록 상기 출력 트랜지스터를 제어하는 상기 증폭 회로를 구비하고, 또한 볼티지 레귤레이터의 출력 전류가 리미트 전류치가 되면, 상기 출력 전류를 제한하여 상기 리미 트 전류치 이하로 하도록 동작하는 과전류 보호 회로와, 상기 출력 전압에 기초한 전압이 제 1 검출 전압치보다 높은 값으로부터 상기 제 1 검출 전압치 이하로 되면, 상기 과전류 보호 회로가 상기 출력 전류를 보다 제한하도록 동작하고, 상기 출력 전압에 기초한 전압이 제 2 검출 전압치 미만의 값으로부터 상기 제 2 검출 전압치 이상으로 되면, 상기 과전류 보호 회로가 상기 출력 전류의 제한을 완화시켜 상기 출력 전류를 상기 리미트 전류치 이하로 하도록 동작하는 전압 검출 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터를 제공한다.
본 발명에서는, 볼티지 레귤레이터의 출력 단자가 단락되는 경우, 볼티지 레귤레이터의 출력 전류가 제한되어 리미트 전류치로 고정되고, 볼티지 레귤레이터의 출력 전압이 낮아져 제 1 검출 전압치 이하가 되면, 출력 전류가 보다 제한되어 적어지는 제 2 제한 동작이 이루어진다. 또, 출력 단자가 단락되고 나서 복귀하는 경우, 출력 전압이 제 2 검출 전압치 이상이 되면, 제 2 제한 동작이 해제된다. 그러면, 출력 단자가 단락되는 경우의 제 2 제한 동작과 출력 단자가 단락되고 나서 복귀하는 경우의 제 2 제한 동작의 해제의 검출 전압치가 동일하고, 출력 전압이 검출 전압치 부근으로 되어 있으면, 1 개의 검출 전압치에 기초하여 출력 전류에 대해 제 2 제한 동작이 되거나 제 2 제한 동작이 해제되기 때문에, 출력 단자가 단락될 때의 출력 전류가 불안정해지지만, 본 발명에서는, 출력 단자가 단락되는 경우의 제 2 제한 동작과 출력 단자가 단락되고 나서 복귀하는 경우의 제 2 제한 동작의 해제의 검출 전압치가 상이하기 때문에, 출력 단자가 단락될 때의 출력 전류가 안정된다.
이하, 본 발명의 실시형태를, 도면을 참조하여 설명한다.
먼저, 볼티지 레귤레이터의 구성에 대해 설명한다. 도 1 은 본 발명의 볼티지 레귤레이터를 나타내는 회로도이다.
본 발명의 볼티지 레귤레이터는 출력 트랜지스터 (11), 분압 회로 (12), 기준 전압 회로 (13), 증폭 회로 (14), 과전류 보호 회로 (15) 및 전압 검출 회로 (16) 를 구비한다. 과전류 보호 회로 (15) 는 PMOS (21), 저항 (22 ∼ 23), NMOS (24), 저항 (25) 및 PMOS (26) 를 갖는다. 전압 검출 회로 (16) 는 기준 전압 회로 (31), 비교 회로 (32), 스위치 (33), 기준 전압 회로 (34), 비교 회로 (35), 스위치 (36) 및 NMOS (37) 을 갖는다.
출력 트랜지스터 (11) 는, 게이트가 증폭 회로 (14) 의 출력 단자와 PMOS (21) 의 게이트와 PMOS (26) 의 드레인에 접속되고, 소스가 볼티지 레귤레이터 입력 단자에 접속되고, 드레인이 볼티지 레귤레이터의 출력 단자에 접속된다. 분압 회로 (12) 는 볼티지 레귤레이터의 출력 단자와 접지 단자 사이에 형성되고, 출력 단자가 증폭 회로 (14) 의 비반전 입력 단자에 접속된다. 기준 전압 회로 (13) 는 증폭 회로 (14) 의 반전 입력 단자와 접지 단자 사이에 형성된다. PMOS (21) 는 소스가 볼티지 레귤레이터 입력 단자에 접속되고, 드레인이 저항 (22) 의 일단 및 NMOS (24) 의 게이트에 접속된다. 저항 (22) 은 타단이 저항 (23) 의 일단 및 NMOS (37) 의 드레인에 접속된다. 저항 (23) 은 타단이 접지 단자에 접속된다. NMOS (24) 는 소스가 접지 단자에 접속되고, 드레인이 저항 (25) 의 일단 및 PMOS (26) 의 게이트에 접속된다. 저항 (25) 은 타단이 볼티지 레귤레이터 입력 단자에 접속된다. PMOS (26) 는 소스가 볼티지 레귤레이터 입력 단자에 접속된다. 기준 전압 회로 (31) 는 비교 회로 (32) 의 반전 입력 단자와 접지 단자 사이에 형성된다. 비교 회로 (32) 는 비반전 입력 단자가 볼티지 레귤레이터의 출력 단자에 접속되고, 출력 단자가 스위치 (33) 의 일단에 접속된다. 스위치 (33) 는 타단이 NMOS (37) 의 게이트 및 스위치 (36) 의 일단에 접속된다. 기준 전압 회로 (34) 는 비교 회로 (35) 의 반전 입력 단자와 접지 단자 사이에 형성된다. 비교 회로 (35) 는 비반전 입력 단자가 볼티지 레귤레이터의 출력 단자에 접속되고, 출력 단자가 스위치 (36) 의 타단에 접속된다. NMOS (37) 는 소스가 접지 단자에 접속된다.
다음으로, 볼티지 레귤레이터의 동작에 대해 설명한다. 도 2 는 본 발명의 볼티지 레귤레이터의 출력 전류에 대한 출력 전압을 나타내는 도면이다.
<볼티지 레귤레이터의 출력 전압 (Vout) 이 낮아지는 경우>
여기서, 출력 트랜지스터 (11) 는 입력 전압 (Vin) 및 증폭 회로 (14) 의 제어 전압 (Vc) 에 기초하여, 출력 전압 (Vout) 을 출력하고 있다. 출력 전압 (Vout) 은 분압 회로 (12) 에 의해 분압되고, 분압 회로 (12) 가 출력한 분압 전압 (Vfb) 도 낮아진다. 이 분압 전압 (Vfb) 은 증폭 회로 (14) 에 의해 기준 전압 회로 (13) 가 생성한 기준 전압 (Vref1) 과 비교되어 있고, 분압 전압 (Vfb) 이 기준 전압 (Vref1) 미만이 되면, 제어 전압 (Vc) 도 낮아진다. 그러면, 출력 트 랜지스터 (11) 가 온되어, 출력 전압 (Vout) 이 높아진다. 따라서, 출력 전압 (Vout) 이 낮아지면, 상기의 피드백 제어에 의해, 출력 전압 (Vout) 이 높아지기 때문에, 출력 전압 (Vout) 이 일정한 소망 전압치가 되도록 제어된다.
<볼티지 레귤레이터의 출력 전압 (Vout) 이 높아지는 경우>
상기와 동일한 피드백 제어에 의해, 출력 전압 (Vout) 이 낮아지기 때문에, 출력 전압 (Vout) 이 일정한 소망 전압치가 되도록 제어된다.
<볼티지 레귤레이터의 출력 단자가 단락되는 경우>
도 2 에 나타내는 바와 같이, 볼티지 레귤레이터의 출력 전류 (Iout) 가 많아진다. 출력 전류 (Iout) 가 리미트 전류치가 되면, 과전류 보호 회로 (15) 및 전압 검출 회로 (16) 는 출력 전류 (Iout) 가 리미트 전류치 이하가 되도록 동작한다. 구체적으로는, 출력 전류 (Iout) 가 많아져 리미트 전류치가 되면, 출력 전류 (Iout) 가 제한되어 리미트 전류치로 고정되고 (제 1 제한 동작), 과전류 보호 회로 (15) 및 전압 검출 회로 (16) 에 의해, 출력 전압 (Vout) 이 낮아져 기준 전압 회로 (34) 의 검출 전압치 (Vref3) 가 아니라 기준 전압 회로 (31) 의 검출 전압치 (Vref2) 이하가 되면, 출력 전류 (Iout) 가 더욱 제한되어 적어지고 (제 2 제한 동작), 출력 전류 (Iout) 는 단락 전류치가 되어, 출력 전압 (Vout) 은 낮아져서 0 볼트가 된다.
<볼티지 레귤레이터의 출력 단자가 단락되고 나서 복귀하는 경우>
도 2 에 나타내는 바와 같이, 출력 전압 (Vout) 이 0 볼트에서 높아진다. 출력 전압 (Vout) 이 검출 전압치 (Vref2) 가 아니라 검출 전압치 (Vref3) 이상이 되면, 제 2 제한 동작이 해제되어 출력 전류 (Iout) 가 많아진다. 출력 전류 (Iout) 가 리미트 전류치가 되면, 출력 전류 (Iout) 가 제한되어 리미드 전류치로 고정된다 (제 1 제한 동작). 그 후, 출력 전압 (Vout) 이 높아져 소망 전압치가 되고, 출력 전류 (Iout) 가 적어져 리미트 전류치 미만이 되면, 제 1 제한 동작이 해제된다.
다음으로, 과전류 보호 회로 (15) 및 전압 검출 회로 (16) 의 동작에 대해 설명한다. 도 2 는 출력 전류에 대한 출력 전압을 나타내는 도면이다.
<볼티지 레귤레이터의 출력 단자가 단락되는 경우>
여기서, 입력 전압 (Vin) 이 인가된 직후에 있어서, 스위치 (33) 가 온되고, 스위치 (36) 가 오프되어 있다. 출력 전압 (Vout) 은 검출 전압치 (Vref2) 이상이기 때문에, 비교 회로 (32) 의 출력 단자는 하이로 되어 있다. 따라서, NMOS (37) 는 온되고, NMOS (24) 의 게이트와 접지 단자 사이에 저항 (22) 만이 존재하고 있다.
도 2 에 나타내는 바와 같이, 출력 전류 (Iout) 가 많아지면, PMOS (21) 의 드레인 전류도 많아져, 저항 (22) 에서 발생하는 전압이 높아진다.
출력 전류 (Iout) 가 리미트 전류치가 되고, 저항 (22) 에서 발생하는 전압이 NMOS (24) 의 임계 전압이 되면, NMOS (24) 가 온되고, NMOS (24) 가 드레인 전류를 흘려 보내, 저항 (25) 에서 전압이 발생하고, 그 전압이 PMOS (26) 의 임계 전압이 되고, PMOS (26) 도 온된다. 그러면, 제어 전압 (Vc) 이 높아지고, 출력 트랜지스터 (11) 가 오프되어, 출력 전류 (Iout) 가 리미트 전류치로 고정된다 (제 1 제한 동작). 또, 출력 트랜지스터 (11) 가 오프되어, 출력 전압 (Vout) 이 낮아진다.
그 후, 출력 전압 (Vout) 이 검출 전압치 (Vref2) 보다 높은 값으로부터 검출 전압치 (Vref3) 가 아니라 검출 전압치 (Vref2) 이하로 되면, 비교 회로 (32) 의 출력 단자는 로우가 된다. 요컨데, 비교 회로 (32) 는 출력 전압 (Vout) 이 검출 전압치 (Vref2) 이하가 되는 것을 검출한다. 따라서, NMOS (37) 는 오프되고, NMOS (24) 의 게이트와 접지 단자 사이에 저항 (22 ∼ 23) 이 존재하게 된다. 따라서, 출력 전류 (Iout) 및 PMOS (21) 의 드레인 전류가 적더라도, NMOS (24) 및 PMOS (26) 가 온되기 쉬워진다. 요컨데, 과전류 보호 회로 (15) 는 출력 전류 (Iout) 를 보다 제한하도록 동작한다. 또, 스위치 (33) 가 오프되고, 스위치 (36) 가 온된다.
상기의 NMOS (37) 의 동작에 의해, 출력 전류 (Iout) 가 적어져 (제 2 제한 동작), 출력 전류 (Iout) 는 단락 전류치가 되고, 출력 전압 (Vout) 이 낮아져, 출력 전압 (Vout) 은 0 볼트가 된다.
<볼티지 레귤레이터의 출력 단자가 단락되고 나서 복귀하는 경우>
여기서, 스위치 (33) 가 오프되고, 스위치 (36) 가 온되어 있다. 출력 전압 (Vout) 은 검출 전압치 (Vref3) 이하이기 때문에, 비교 회로 (32) 의 출력 단자는 로우가 된다. 따라서, NMOS (37) 는 오프되고, NMOS (24) 의 게이트와 접지 단자 사이에 저항 (22 ∼ 23) 이 존재하고 있다.
도 2 에 나타내는 바와 같이, 출력 전압 (Vout) 이 0 볼트에서 높아진다.
그 후, 출력 전압 (Vout) 이 검출 전압치 (Vref3) 미만의 값으로부터 검출 전압치 (Vref2) 가 아니라 검출 전압치 (Vref3) 이상으로 되면, 비교 회로 (35) 의 출력 단자는 하이가 된다. 즉, 비교 회로 (35) 는 출력 전압 (Vout) 이 검출 전압치 (Vref3) 이상이 되는 것을 검출한다. 따라서, NMOS (37) 는 온되고, NMOS (24) 의 게이트와 접지 단자 사이에 저항 (22) 만이 존재하게 된다. 따라서, 출력 전류 (Iout) 및 PMOS (21) 의 드레인 전류가 적으면 NMOS (24) 및 PMOS (26) 가 온되기 어려워진다. 즉, 과전류 보호 회로 (15) 는 출력 전류 (Iout) 의 제한을 완화시켜 출력 전류 (Iout) 를 리미트 전류치 이하로 하도록 동작한다. 또, 스위치 (33) 가 온되고, 스위치 (36) 가 오프된다.
상기의 NMOS (37) 의 동작에 의해, 제 2 제한 동작이 해제되고, 출력 전류 (Iout) 가 많아지고, 출력 전류 (Iout) 는 리미트 전류치가 되면, 상기와 같이, 출력 전류 (Iout) 가 제한되어 리미트 전류치로 고정된다 (제 1 제한 동작). 또, 출력 트랜지스터 (11) 가 온된다. 그 후, 출력 전압 (Vout) 이 높아져 소망 전압치가 되고, 출력 전류 (Iout) 가 적어져 리미트 전류치 미만이 되면, 제 1 제한 동작이 해제된다.
이와 같이 하면, 볼티지 레귤레이터의 출력 단자가 단락되는 경우, 볼티지 레귤레이터의 출력 전류 (Iout) 가 제한되어 리미트 전류치로 고정되고, 볼티지 레귤레이터의 출력 전압 (Vout) 이 낮아져 기준 전압 회로 (34) 의 검출 전압치 (Vref3) 가 아니라 기준 전압 회로 (31) 의 검출 전압치 (Vref2) 이하가 되면, 출력 전류 (Iout) 가 보다 제한되어 적어지는 제 2 제한 동작이 된다. 또, 출력 단자가 단락되고 나서 복귀하는 경우, 출력 전압 (Vout) 이 검출 전압치 (Vref2) 가 아니라 검출 전압치 (Vref3) 이상이 되면, 제 2 제한 동작이 해제된다. 그러면, 출력 단자가 단락되는 경우의 제 2 제한 동작과 출력 단자가 단락되고 나서 복귀하는 경우의 제 2 제한 동작의 해제의 검출 전압치가 동일하고, 출력 전압 (Vout) 이 검출 전압치 부근으로 되어 있으면, 1 개의 검출 전압치에 기초하여 출력 전류 (Iout) 에 대해 제 2 제한 동작이 되거나 제 2 제한 동작이 해제되기 때문에, 출력 단자가 단락될 때의 출력 전류 (Iout) 가 불안정해지지만, 본 발명에서는 출력 단자가 단락되는 경우의 제 2 제한 동작과 출력 단자가 단락되고 나서 복귀하는 경우의 제 2 제한 동작의 해제의 검출 전압치가 상이하기 때문에, 출력 단자가 단락될 때의 출력 전류 (Iout) 가 안정된다.
여기서, 각종 제품에 탑재되는 볼티지 레귤레이터의 출력 전압 (Vout) 은 낮아지는 경향이 있고, 이것에 수반하여 검출 전압치 (Vref2 ∼ Vref3) 도 낮아지는 경향이 있다. 그러면, 출력 단자가 단락될 때의 출력 전류 (Iout) 가 불안정해지기 쉽다. 그러나, 본 발명의 볼티지 레귤레이터에 의해, 출력 단자가 단락될 때의 출력 전류 (Iout) 가 안정되게 된다.
또한, 저항 (22) 및 저항 (25) 이 가변 저항으로서 구성되어도 된다. 그러면, 저항 (22) 및 저항 (25) 의 저항값이 커지면 리미트 전류치가 작아지고, 그 저항값이 작아지면 리미트 전류치가 커지기 때문에, 반도체 장치 제조 후에 리미트 전류치가 조정될 수 있다.
또, 출력 전압 (Vout) 이 비교 회로 (32) 및 비교 회로 (35) 에 입력되어 있 는데, 분압 전압 (Vfb) 이 비교 회로 (32) 및 비교 회로 (35) 에 입력되어도 된다. 이 때, 출력 전압 (Vout) 이 분압 전압 (Vfb) 으로 분압된 만큼, 검출 전압치 (Vref2 ∼ Vref3) 는 낮아진다.
도 1 은 본 발명의 볼티지 레귤레이터를 나타내는 회로도.
도 2 는 본 발명의 볼티지 레귤레이터의 출력 전류에 대한 출력 전압을 나타내는 도면.
도 3 은 종래의 볼티지 레귤레이터를 나타내는 회로도.
도 4 는 종래의 볼티지 레귤레이터의 출력 전류에 대한 출력 전압을 나타내는 도면.
※도면의 주요 부분에 대한 부호의 설명
11 : 출력 트랜지스터
12 : 분압 회로
13, 31, 34 : 기준 전압 회로
14 : 증폭 회로
15 : 과전류 보호 회로
16 : 전압 검출 회로
32, 35 : 비교 회로

Claims (2)

  1. 볼티지 레귤레이터로서,
    볼티지 레귤레이터의 입력 전압 및 증폭 회로의 제어 전압에 기초하여, 볼티지 레귤레이터의 출력 전압을 출력하는 출력 트랜지스터와,
    상기 출력 전압을 분압하고, 분압 전압을 출력하는 분압 회로와,
    기준 전압을 생성하는 기준 전압 회로와,
    상기 분압 전압이 상기 기준 전압 미만이 되면, 상기 출력 전압이 높아지는 상기 제어 전압을 출력하고, 상기 분압 전압이 상기 기준 전압보다 높아지면, 상기 출력 전압이 낮아지는 상기 제어 전압을 출력하고, 상기 출력 전압이 일정한 소망 전압치가 되도록 상기 출력 트랜지스터를 제어하는 상기 증폭 회로를 구비하고, 또한,
    볼티지 레귤레이터의 출력 전류가 리미트 전류치가 되면, 상기 출력 전류를 제한하여 상기 리미트 전류치 이하로 하도록 동작하는 과전류 보호 회로와,
    상기 출력 전압에 기초한 전압이 제 1 검출 전압치보다 높은 값으로부터 상기 제 1 검출 전압치 이하로 되면, 상기 과전류 보호 회로가 상기 출력 전류를 보다 제한하도록 동작하고, 상기 출력 전압에 기초한 전압이 제 2 검출 전압치 미만의 값으로부터 상기 제 2 검출 전압치 이상으로 되면, 상기 과전류 보호 회로가 상기 출력 전류의 제한을 완화시켜 상기 출력 전류를 상기 리미트 전류치 이하로 하도록 동작하는 전압 검출 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
  2. 제 1 항에 있어서,
    상기 전압 검출 회로는,
    상기 출력 전압에 기초한 전압이 상기 제 1 검출 전압치보다 높은 값으로부터 상기 제 1 검출 전압치 이하로 되는 것을 검출하는 제 1 비교 회로와,
    상기 출력 전압에 기초한 전압이 상기 제 2 검출 전압치 미만의 값으로부터 상기 제 2 검출 전압치 이상으로 되는 것을 검출하는 제 2 비교 회로를 갖는 것을 특징으로 하는 볼티지 레귤레이터.
KR1020090005658A 2008-01-24 2009-01-22 볼티지 레귤레이터 KR20090082137A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-013477 2008-01-24
JP2008013477A JP2009176008A (ja) 2008-01-24 2008-01-24 ボルテージレギュレータ

Publications (1)

Publication Number Publication Date
KR20090082137A true KR20090082137A (ko) 2009-07-29

Family

ID=40898550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005658A KR20090082137A (ko) 2008-01-24 2009-01-22 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US20090189584A1 (ko)
JP (1) JP2009176008A (ko)
KR (1) KR20090082137A (ko)
CN (1) CN101494416A (ko)
TW (1) TW200945716A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130099855A (ko) * 2012-02-29 2013-09-06 세이코 인스트루 가부시키가이샤 볼티지 레귤레이터

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082908B2 (ja) * 2008-02-13 2012-11-28 富士通セミコンダクター株式会社 電源回路及びその過電流保護回路、並びに電子機器
US8841897B2 (en) * 2011-01-25 2014-09-23 Microchip Technology Incorporated Voltage regulator having current and voltage foldback based upon load impedance
JP5670773B2 (ja) * 2011-02-01 2015-02-18 セイコーインスツル株式会社 ボルテージレギュレータ
JP5823717B2 (ja) * 2011-03-30 2015-11-25 セイコーインスツル株式会社 ボルテージレギュレータ
JP6030879B2 (ja) * 2012-07-26 2016-11-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6130112B2 (ja) * 2012-09-07 2017-05-17 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6180815B2 (ja) * 2013-06-21 2017-08-16 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN105356433B (zh) * 2014-08-19 2018-01-12 巨控自动化股份有限公司 金属氧化物半导体场效晶体管限流控制电路
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
US9891646B2 (en) * 2015-01-27 2018-02-13 Qualcomm Incorporated Capacitively-coupled hybrid parallel power supply

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986902A (en) * 1998-06-16 1999-11-16 Lucent Technologies Inc. Integrated protection circuit, method of providing current-limiting and short-circuit protection and converter employing the same
US6680837B1 (en) * 2001-06-14 2004-01-20 Analog Devices, Inc. Hiccup-mode short circuit protection circuit and method for linear voltage regulators
JP4742454B2 (ja) * 2001-06-25 2011-08-10 日本テキサス・インスツルメンツ株式会社 レギュレータ回路
JP2003216252A (ja) * 2001-11-15 2003-07-31 Seiko Instruments Inc ボルテージレギュレータ
JP3782726B2 (ja) * 2001-12-13 2006-06-07 株式会社リコー 過電流保護回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130099855A (ko) * 2012-02-29 2013-09-06 세이코 인스트루 가부시키가이샤 볼티지 레귤레이터

Also Published As

Publication number Publication date
US20090189584A1 (en) 2009-07-30
TW200945716A (en) 2009-11-01
CN101494416A (zh) 2009-07-29
JP2009176008A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
KR20090082137A (ko) 볼티지 레귤레이터
KR101109308B1 (ko) 전압 레귤레이터
US9665111B2 (en) Low dropout voltage regulator and method
KR101435238B1 (ko) 볼티지 레귤레이터
CN106444954B (zh) 稳压器
US9600006B2 (en) Short activation time voltage regulator
US9400515B2 (en) Voltage regulator and electronic apparatus
KR102187403B1 (ko) 볼티지 레귤레이터
KR101586525B1 (ko) 전압 조정기
US10416696B2 (en) Low dropout voltage regulator
KR102255543B1 (ko) 볼티지 레귤레이터
KR101422924B1 (ko) 저전압 강하 레귤레이터
EP2816438B1 (en) Active clamps for multi-stage amplifiers in over/under-voltage condition
KR20140109831A (ko) 볼티지 레귤레이터
KR20100075398A (ko) 볼티지 레귤레이터
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
US7772815B2 (en) Constant voltage circuit with higher speed error amplifier and current limiting
KR20180048326A (ko) 볼티지 레귤레이터
US10175708B2 (en) Power supply device
KR20120087840A (ko) 전압 조정기
JP2008276611A (ja) 過電流保護回路
CN110121685B (zh) 电源电路
US8674671B2 (en) Constant-voltage power supply circuit
KR101659901B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터
JP4892366B2 (ja) 過電流保護回路およびボルテージレギュレータ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid