JP5082908B2 - 電源回路及びその過電流保護回路、並びに電子機器 - Google Patents
電源回路及びその過電流保護回路、並びに電子機器 Download PDFInfo
- Publication number
- JP5082908B2 JP5082908B2 JP2008031330A JP2008031330A JP5082908B2 JP 5082908 B2 JP5082908 B2 JP 5082908B2 JP 2008031330 A JP2008031330 A JP 2008031330A JP 2008031330 A JP2008031330 A JP 2008031330A JP 5082908 B2 JP5082908 B2 JP 5082908B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- power supply
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 230000004044 response Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000004043 responsiveness Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
誤差増幅器1は、第1の誤差増幅器の一例である。
抵抗R13は、第1の抵抗の一例である。
トランジスタTr13は、第1のトランジスタの一例である。
NチャネルMOSトランジスタTr21、Tr22で構成される入力側カレントミラー回路は、第1のカレントミラー回路の一例である。
NチャネルMOSトランジスタTr31、Tr32で構成される出力側カレントミラー回路は、第2のカレントミラー回路の一例である。
抵抗R14は、第2の抵抗の一例である。
誤差増幅器2は、第2の誤差増幅器の一例である。
トランジスタTr14は、第2のトランジスタの一例である。
例えば、図5に示される第3具体例では、抵抗R14と誤差増幅器2とNチャネルMOSトランジスタTr14とでSCPを構成したが、これに限られないことは言うまでもない。短絡電流を絞れるような回路であればよい。また、本発明の電源回路の出力端子に負荷回路を接続して、電子機器を構成してもよい。負荷回路に供給される出力電流の過電流保護において応答性が改善されるため、過電流による電子機器の損傷などを防ぐことができる。
2 第2の誤差増幅器
10 過電流保護回路
Io 出力電流
Is 短絡電流値
R1、R2、R11、R12 抵抗
R13 第1の抵抗
R14 第2の抵抗
Tr1 出力トランジスタ
Tr2 バッファトランジスタ
Tr3 電流検出トランジスタ
Tr11、Tr12、Tr21、Tr22、Tr31、Tr32 トランジスタ
Tr13 第1のトランジスタ
Tr14 第2のトランジスタ
Vb 一定の電圧
VDD 電源電圧
Vo 出力電圧
Vref 基準電圧
Vth 所定の電圧
Claims (9)
- ソース端子が電源電圧線に接続され、ドレイン端子から出力電圧を出力する出力トランジスタと、
前記電源電圧線から電源電圧が供給され、前記出力電圧と基準電圧との電位差に基づく信号を出力する第1の誤差増幅器と、
ゲート端子が前記第1の誤差増幅器の出力に接続され、ソース端子が定電流源を介して前記電源電圧線に接続されるとともに前記出力トランジスタのゲート端子に接続されるバッファトランジスタと、
ゲート端子とソース端子とがそれぞれ前記出力トランジスタと共通に接続される電流検出トランジスタと、
前記電流検出トランジスタのドレイン電流の増加により、前記バッファトランジスタのドレイン電流を制限することで、前記出力トランジスタの出力電流を制御する過電流保護回路とを備え、
前記過電流保護回路は、
前記電流検出トランジスタのドレイン端子に接続される第1の抵抗と、
ゲート端子が一定の電圧でバイアスされ、ソース端子が前記電流検出トランジスタのドレイン端子と前記第1の抵抗との間に接続され、ドレイン端子が前記バッファトランジスタのドレイン端子に接続される第1のトランジスタとを備えることを特徴とする電源回路。 - ソース端子が電源電圧線に接続され、ドレイン端子から出力電圧を出力する出力トランジスタと、
前記電源電圧線から電源電圧が供給され、前記出力電圧と基準電圧との電位差に基づく信号を出力する第1の誤差増幅器と、
ゲート端子が前記第1の誤差増幅器の出力に接続され、ソース端子が定電流源を介して前記電源電圧線に接続されるとともに前記出力トランジスタのゲート端子に接続されるバッファトランジスタと、
ゲート端子とソース端子とがそれぞれ前記出力トランジスタと共通に接続される電流検出トランジスタと、
前記電流検出トランジスタのドレイン電流の増加により、前記バッファトランジスタのドレイン電流を制限することで、前記出力トランジスタの出力電流を制御する過電流保護回路とを備え、
前記過電流保護回路は、
入力端子が前記電流検出トランジスタのドレイン端子に接続される第1のカレントミラー回路と、
出力端子が前記バッファトランジスタのドレイン端子に接続される第2のカレントミラー回路とを備え、
前記第1のカレントミラー回路の出力端子と前記第2のカレントミラー回路の入力端子とが相互に接続されるとともに定電流源を介して前記電源電圧に接続されることを特徴とする電源回路。 - 前記過電流保護回路は、
前記第1の抵抗に直列に接続される第2の抵抗と、
前記出力電圧と所定の電圧との電位差に基づく信号を出力する第2の誤差増幅器と、
ゲート端子が前記第2の誤差増幅器の出力に接続され、ドレイン端子が前記第1の抵抗と前記第2の抵抗との間に接続される第2のトランジスタとをさらに備えることを特徴とする請求項1に記載の電源回路。 - ソース端子が電源電圧線に接続され、ドレイン端子から出力電圧を出力する出力トランジスタと、
前記電源電圧線から電源電圧が供給され、前記出力電圧と基準電圧との電位差に基づく信号を出力する第1の誤差増幅器と、
ゲート端子が前記第1の誤差増幅器の出力に接続され、ソース端子が定電流源を介して前記電源電圧線に接続されるとともに前記出力トランジスタのゲート端子に接続されるバッファトランジスタと、
ゲート端子とソース端子とがそれぞれ前記出力トランジスタと共通に接続される電流検出トランジスタと、
前記電流検出トランジスタのドレイン電流の増加に応じて前記バッファトランジスタのドレイン端子の電圧を高くし、前記バッファトランジスタのドレイン電流を制限することで、前記出力トランジスタの出力電流を制御する過電流保護回路とを備えることを特徴とする電源回路。 - 前記過電流保護回路は、
前記電流検出トランジスタのドレイン端子に接続される第1の抵抗と、
ゲート端子が一定の電圧でバイアスされ、ソース端子が前記電流検出トランジスタのドレイン端子と前記第1の抵抗との間に接続され、ドレイン端子が前記バッファトランジスタのドレイン端子に接続される第1のトランジスタとを備えることを特徴とする請求項4に記載の電源回路。 - 前記過電流保護回路は、
入力端子が前記電流検出トランジスタのドレイン端子に接続される第1のカレントミラー回路と、
出力端子が前記バッファトランジスタのドレイン端子に接続される第2のカレントミラー回路とを備え、
前記第1のカレントミラー回路の出力端子と前記第2のカレントミラー回路の入力端子とが相互に接続されるとともに定電流源を介して前記電源電圧に接続されることを特徴とする請求項4に記載の電源回路。 - 前記過電流保護回路は、
前記第1の抵抗に直列に接続される第2の抵抗と、
前記出力電圧と所定の電圧との電位差に基づく信号を出力する第2の誤差増幅器と、
ゲート端子が前記第2の誤差増幅器の出力に接続され、ドレイン端子が前記第1の抵抗と前記第2の抵抗との間に接続される第2のトランジスタとをさらに備えることを特徴とする請求項5に記載の電源回路。 - ソース端子が電源電圧線に接続され、ドレイン端子から出力電圧を出力する出力トランジスタと、前記電源電圧線から電源電圧が供給され、前記出力電圧と基準電圧との電位差に基づく信号を出力する第1の誤差増幅器と、ゲート端子が前記第1の誤差増幅器の出力に接続され、ソース端子が定電流源を介して前記電源電圧線に接続されるとともに前記出力トランジスタのゲート端子に接続されるバッファトランジスタとを備え、前記第1の誤差増幅器は前記出力電圧を一定にするように前記バッファトランジスタを介して前記出力トランジスタを駆動する電源回路における過電流保護回路であって、
ゲートとソースとがそれぞれ前記出力トランジスタと共通に接続される電流検出トランジスタを備え、
前記電流検出トランジスタのドレイン電流の増加に応じて前記バッファトランジスタのドレイン端子の電圧を高くし、前記バッファトランジスタのドレイン電流を制限することで、前記出力トランジスタの出力電流を制御することを特徴とする過電流保護回路。 - ソース端子が電源電圧線に接続され、ドレイン端子から出力電圧を出力する出力トランジスタと、前記電源電圧線から電源電圧が供給され、前記出力電圧と基準電圧との電位差に基づく信号を出力する第1の誤差増幅器と、ゲート端子が前記第1の誤差増幅器の出力に接続され、ソース端子が定電流源を介して前記電源電圧線に接続されるとともに前記出力トランジスタのゲート端子に接続されるバッファトランジスタとを備える電源回路と、
前記電源回路の出力端子に接続される負荷回路と、
ゲート端子とソース端子とがそれぞれ前記出力トランジスタと共通に接続される電流検出トランジスタと、
前記電流検出トランジスタのドレイン電流の増加に応じて前記バッファトランジスタのドレイン端子の電圧を高くし、前記バッファトランジスタのドレイン電流を制限することで、前記負荷回路に供給される出力電流を制御する過電流保護回路とを備えることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008031330A JP5082908B2 (ja) | 2008-02-13 | 2008-02-13 | 電源回路及びその過電流保護回路、並びに電子機器 |
US12/369,907 US8233257B2 (en) | 2008-02-13 | 2009-02-12 | Power supply circuit, overcurrent protection circuit for the same, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008031330A JP5082908B2 (ja) | 2008-02-13 | 2008-02-13 | 電源回路及びその過電流保護回路、並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009193190A JP2009193190A (ja) | 2009-08-27 |
JP5082908B2 true JP5082908B2 (ja) | 2012-11-28 |
Family
ID=40938676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008031330A Active JP5082908B2 (ja) | 2008-02-13 | 2008-02-13 | 電源回路及びその過電流保護回路、並びに電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8233257B2 (ja) |
JP (1) | JP5082908B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9071248B2 (en) * | 2010-03-03 | 2015-06-30 | Freescale Semiconductor, Inc. | MOS transistor drain-to-gate leakage protection circuit and method therefor |
JP5676340B2 (ja) * | 2011-03-30 | 2015-02-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5823717B2 (ja) * | 2011-03-30 | 2015-11-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5793979B2 (ja) * | 2011-06-14 | 2015-10-14 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
KR20130022346A (ko) * | 2011-08-24 | 2013-03-06 | 윤천영 | 과전류 방지 장치 |
US9778667B2 (en) * | 2013-07-30 | 2017-10-03 | Qualcomm Incorporated | Slow start for LDO regulators |
EP2846213B1 (en) * | 2013-09-05 | 2023-05-03 | Renesas Design Germany GmbH | Method and apparatus for limiting startup inrush current for low dropout regulator |
DE102013219141A1 (de) * | 2013-09-24 | 2015-03-26 | Robert Bosch Gmbh | Interlock-Schaltkreis zur Absicherung eines elektrischen Bordnetzes |
JP6253418B2 (ja) * | 2014-01-17 | 2017-12-27 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータおよび半導体装置 |
DE102015216928B4 (de) | 2015-09-03 | 2021-11-04 | Dialog Semiconductor (Uk) Limited | Regler mit Überspannungsklemme und entsprechende Verfahren |
JP6912350B2 (ja) * | 2017-10-13 | 2021-08-04 | エイブリック株式会社 | ボルテージレギュレータ |
US11469586B2 (en) * | 2019-06-04 | 2022-10-11 | Texas Instruments Incorporated | Over-current protection circuit |
JP7272926B2 (ja) * | 2019-10-11 | 2023-05-12 | ローム株式会社 | 電源回路 |
US11378993B2 (en) | 2020-09-23 | 2022-07-05 | Microsoft Technology Licensing, Llc | Voltage regulator circuit with current limiter stage |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4574902B2 (ja) * | 2001-07-13 | 2010-11-04 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP3782726B2 (ja) | 2001-12-13 | 2006-06-07 | 株式会社リコー | 過電流保護回路 |
JP3983612B2 (ja) * | 2002-07-08 | 2007-09-26 | ローム株式会社 | 電流制限機能付き安定化電源装置 |
TWI244582B (en) * | 2003-04-18 | 2005-12-01 | Fujitsu Ltd | Constant voltage power supply circuit |
US6977491B1 (en) * | 2003-10-06 | 2005-12-20 | National Semiconductor Corporation | Current limiting voltage regulation circuit |
JP3610556B1 (ja) * | 2003-10-21 | 2005-01-12 | ローム株式会社 | 定電圧電源装置 |
JP2006053898A (ja) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 |
JP2006139673A (ja) | 2004-11-15 | 2006-06-01 | Seiko Instruments Inc | ボルテージレギュレータ |
JP4616067B2 (ja) * | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
JP2007249712A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | リニアレギュレータ回路 |
JP4929043B2 (ja) * | 2007-05-15 | 2012-05-09 | 株式会社リコー | 過電流保護回路および該過電流保護回路を備えた電子機器 |
JP2009048362A (ja) * | 2007-08-17 | 2009-03-05 | Ricoh Co Ltd | 過電流制限及び出力短絡保護回路およびそれを用いたボルテージレギュレータと電子機器 |
JP2009176008A (ja) * | 2008-01-24 | 2009-08-06 | Seiko Instruments Inc | ボルテージレギュレータ |
JP5407510B2 (ja) * | 2008-08-29 | 2014-02-05 | 株式会社リコー | 定電圧回路装置 |
JP5470128B2 (ja) * | 2010-03-26 | 2014-04-16 | ローム株式会社 | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 |
-
2008
- 2008-02-13 JP JP2008031330A patent/JP5082908B2/ja active Active
-
2009
- 2009-02-12 US US12/369,907 patent/US8233257B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8233257B2 (en) | 2012-07-31 |
JP2009193190A (ja) | 2009-08-27 |
US20090201618A1 (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5082908B2 (ja) | 電源回路及びその過電流保護回路、並びに電子機器 | |
US7852054B2 (en) | Low dropout regulator and the over current protection circuit thereof | |
JP5097664B2 (ja) | 定電圧電源回路 | |
JP4443301B2 (ja) | ボルテージ・レギュレータ | |
JP5279544B2 (ja) | ボルテージレギュレータ | |
US9819173B2 (en) | Overheat protection circuit and voltage regulator | |
JPWO2017164197A1 (ja) | レギュレータ回路 | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
JP6020223B2 (ja) | 過電流検出回路 | |
JP5631918B2 (ja) | 過電流保護回路、および、電力供給装置 | |
JP2017126259A (ja) | 電源装置 | |
JP4542972B2 (ja) | 過電流検出回路及びそれを用いた電源装置 | |
JP5793979B2 (ja) | レギュレータ用半導体集積回路 | |
JP6027806B2 (ja) | 出力バッファ及び半導体装置 | |
JP5806972B2 (ja) | 出力ドライバ回路 | |
TWI681277B (zh) | 電壓調整器 | |
JP5666694B2 (ja) | 負荷電流検出回路 | |
JP4935189B2 (ja) | 電源装置 | |
JP4374388B2 (ja) | 電圧制御回路 | |
KR20160106498A (ko) | 기준 전압 회로 | |
US8593179B2 (en) | Delay circuit and inverter for semiconductor integrated device | |
CN111258364B (zh) | 过热保护电路以及具备该过热保护电路的半导体装置 | |
JP4408761B2 (ja) | ダイオード回路 | |
JP5428259B2 (ja) | 基準電圧発生回路および電源クランプ回路 | |
JP2014052890A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5082908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |