JP4574902B2 - ボルテージレギュレータ - Google Patents

ボルテージレギュレータ Download PDF

Info

Publication number
JP4574902B2
JP4574902B2 JP2001214411A JP2001214411A JP4574902B2 JP 4574902 B2 JP4574902 B2 JP 4574902B2 JP 2001214411 A JP2001214411 A JP 2001214411A JP 2001214411 A JP2001214411 A JP 2001214411A JP 4574902 B2 JP4574902 B2 JP 4574902B2
Authority
JP
Japan
Prior art keywords
transistor
pmos
voltage
level shifter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001214411A
Other languages
English (en)
Other versions
JP2003029856A (ja
Inventor
厚夫 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2001214411A priority Critical patent/JP4574902B2/ja
Priority to TW091112937A priority patent/TW554516B/zh
Priority to US10/177,836 priority patent/US6801419B2/en
Priority to KR10-2002-0040316A priority patent/KR100472719B1/ko
Priority to CNB02140657XA priority patent/CN1299430C/zh
Publication of JP2003029856A publication Critical patent/JP2003029856A/ja
Priority to HK03105774A priority patent/HK1053547A1/xx
Application granted granted Critical
Publication of JP4574902B2 publication Critical patent/JP4574902B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Protection Of Static Devices (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、ボルテージレギュレータの過電流保護回路に関するものである。
【０００２】
【従来の技術】
従来のボルテージレギュレータの過電流保護回路の構成を図３に示す。基準電圧源１０１は一定電圧Ｖｒｅｆをエラーアンプ１０２の反転入力端子に供給している。エラーアンプ１０２の出力はＰＭＯＳ出力ドライバートランジスタ１０５のゲートと、過電流保護回路１０３の第一のＰＭＯＳセンストランジスタ１０６のゲートとＰＭＯＳトランジスタ１０７のドレインに接続される。 ＰＭＯＳ出力ドライバートランジスタ１０５のソースは入力端子ＩＮに接続され、ドレインは出力端子ＯＵＴに接続されている。出力端子ＯＵＴには負荷抵抗１１４と容量１１３と抵抗１１１、１１２で構成される電圧分割回路１０４が接続されている。電圧分割回路１０４は出力電圧ＶＯＵＴを分割した電圧をエラーアンプの非反転入力端子に供給している。
【０００３】
過電流保護回路は第一のＰＭＯＳセンストランジスタ１０６とＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８と抵抗１０９、１１０で構成されている。 ＰＭＯＳ出力ドライバートランジスタ１０５と第一のＰＭＯＳセンストランジスタ１０６が共に飽和状態で動作している場合は、第一のＰＭＯＳセンストランジスタ１０６には、 ＰＭＯＳ出力ドライバートランジスタ１０５に流れる電流に比例した電流が流れ、その比はほぼ両者のトランジスタサイズ比となる。
【０００４】
ＰＭＯＳ出力ドライバートランジスタ１０５と第一のＰＭＯＳセンストランジスタ１０６が共に飽和状態で動作している場合について考える。負荷１１４にＰＭＯＳ出力ドライバートランジスタ１０５が供給する電流が少ない場合は、第一のＰＭＯＳセンストランジスタ１０６に流れる電流も比例して小さいため、抵抗１０９の両端に生じる電圧差も小さく、ＮＭＯＳトランジスタ１０８は非導通状態である。したがってＮＭＯＳトランジスタ１０８に電流が流れないため、抵抗１１０の両端には電圧差は発生しないので、ＰＭＯＳトランジスタも非導通状態である。
【０００５】
ところが、負荷１１４にＰＭＯＳ出力ドライバートランジスタ１０５が供給する電流が増大すると、第一のＰＭＯＳセンストランジスタ１０６に流れる電流も比例して増大し、抵抗１０９の両端に生じる電圧差が大きくなるため、ＮＭＯＳトランジスタ１０８は導通状態となる。ＮＭＯＳトランジスタ１０８が導通状態となり、抵抗１１０の両端に生じる電圧差が大きくなるとＰＭＯＳトランジスタ１０７が導通し、ＰＭＯＳ出力ドライバートランジスタ１０５のゲート電圧を上昇させるため、ＰＭＯＳ出力ドライバートランジスタ１０５の駆動能力が低下し、出力電圧ＯＵＴが低下する。この様子を示したのが図４であり、このようにして過負荷電流に対して素子が破壊されることを防止している。
【０００６】
【発明が解決しようとする課題】
図３に示した回路では、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が小さいと、ＰＭＯＳ出力ドライバートランジスタ１０５は非飽和状態となるが、この状態でも第一のＰＭＯＳセンストランジスタ１０６は飽和状態で動作している。するとＰＭＯＳ出力ドライバートランジスタ１０５と第一のＰＭＯＳセンストランジスタ１０６の動作状態が異なるため、両者の電流比は両者のトランジスタサイズ比とは異なってしまう。第一のＰＭＯＳセンストランジスタ１０６に流れる電流は、ＰＭＯＳ出力ドライバートランジスタ１０５との第一のＰＭＯＳセンストランジスタ１０６とのトランジスタサイズ比とＰＭＯＳ出力ドライバートランジスタ１０５に流れる電流から求められる電流値よりも多くなってしまう。
【０００７】
すなわちＰＭＯＳ出力ドライバートランジスタが非飽和状態となると、負荷電流が少なくても第一のＰＭＯＳセンストランジスタに流れる電流が多くなってしまい、先述した様にＰＭＯＳトランジスタ１０７が導通し、ＰＭＯＳ出力ドライバートランジスタ１０５のゲート電圧を上昇させるため、ＰＭＯＳ出力ドライバートランジスタ１０５の駆動能力が低下するというような過電流保護回路の異常動作が生じ、過電流保護回路１０３がない場合よりも出力電圧ＯＵＴの低下が顕著となるという欠点がある。この様子を示したのが図５である。
【０００８】
また入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が大きく、ＰＭＯＳ出力ドライバートランジスタと第一のＰＭＯＳセンストランジスタが共に飽和状態で動作している場合でも、両者のソース―ドレイン間電圧が異なるためチャネル長変調の影響により、両者に流れる電流の比は両者のトランジスタサイズ比とは異なってしまう。結果として過電流保護が動作する負荷電流が不正確になるという欠点がある。
【０００９】
【課題を解決するための手段】
本発明においてはＰＭＯＳ出力ドライバートランジスタと第一のＰＭＯＳセンストランジスタの動作状態を常に同じにして、両者に流れる電流の比がトランジスタサイズ比となるようにすることで、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が小さい時の過電流保護回路の異常動作による出力電圧の低下と、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が大きい場合のチャネル長変調による影響により過電流保護が動作する負荷電流が不正確になるといる問題点を解決している。
【００１０】
【発明の実施の形態】
本発明においては第一のＰＭＯＳセンストランジスタのドレイン電圧を常に出力電圧ＶＯＵＴと同等にすることにより、ＰＭＯＳ出力ドライバートランジスタと第一のセンストランジスタの動作状態が同じになるようにすることで、両者に流れる電流の比がトランジスタサイズ比となるようにしている。
【００１１】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。
【００１２】
図１は本発明の第一実施例のボルテージレギュレータである。過電流保護回路１０３の構成が異なる以外は図３に示した従来回路と同様である。
【００１３】
過電流保護回路１０３には図３に示した従来例で説明した過電流保護回路１０３に第二のＰＭＯＳセンストランジスタ１１５、第一のＰＭＯＳレベルシフタ１２０、第二のＰＭＯＳレベルシフタ１１９、第三のＰＭＯＳレベルシフタ１１８、カレントミラー回路を構成しているＮＭＯＳトランジスタ１１６と１１７が付加されている。第一のＰＭＯＳレベルシフタ１２０のソースは第一のセンストランジスタ１０６ドレインに接続されており、第一のレベルシフタのドレインは抵抗１０９の一端とＮＭＯＳトランジスタ１０８のゲートに接続されている。第二のＰＭＯＳセンストランジスタ１１５のドレインは第二のＰＭＯＳレベルシフト１１９のソースに接続されており、第二のレベルシフタ１１９のドレインは、カレントミラー回路を構成しているＮＭＯＳトランジスタ１１６のゲートとドレインおよびＮＭＯＳトランジスタ１１７のゲートに接続されている。ＮＭＯＳトランジスタ１１７のドレインは第三のＰＭＯＳレベルシフタ１１８のゲートとドレインおよび第一のＰＭＯＳレベルシフタ１２０と第二のＰＭＯＳレベルシフタ１１９のゲートに接続されている。第三のＰＭＯＳレベルシフタ１１８のソースは出力端子ＯＵＴに接続されている。
【００１４】
簡単のために第一のＰＭＯＳセンストランジスタ１０６と第二のＰＭＯＳセンストランジスタ１１５が同トランジスタサイズの場合について説明する。第一のＰＭＯＳセンストランジスタ１０６と第二のＰＭＯＳセンストランジスタ１１５が同トランジスタサイズで、両者のゲート−ソース間電圧が等しく、後述するようにＡ点とＢ点の電圧が等しいため両者のソース−ドレイン間電圧も等しくなるので、両者に流れる電流も等しくなる。第二のＰＭＯＳセンストランジスタ１１５に流れる電流は、ＮＭＯＳトランジスタ１１６と１１７でカレントミラーされるため、ＮＭＯＳトランジスタ１１７に流れる電流は第二のＰＭＯＳセンストランジスタ１１５の電流と等しくなる。以上より第一のＰＭＯＳセンストランジスタ１０６と第二のＰＭＯＳセンストランジスタ１１５とＮＭＯＳトランジスタ１１７に流れる電流は等しいので、第一のＰＭＯＳレベルシフタ１２０と第二のＰＭＯＳレベルシフタ１１９と第三のＰＭＯＳレベルシフタ１１８に流れる電流も等しくなる。したがって、第一のＰＭＯＳレベルシフタ１２０のゲート―ソース間電圧と第二のＰＭＯＳレベルシフタ１１９のゲート―ソース間電圧と第三のＰＭＯＳレベルシフタ１１８のゲート―ソース間電圧も等しくなる。ところで第三のＰＭＯＳレベルシフト１１８のソースは出力端子ＯＵＴに接続されているので、第三のＰＭＯＳレベルシフト１１８のソース電圧は出力電圧ＶＯＵＴである。
上記のように第一、第二、第三のＰＭＯＳレベルシフトのゲート―ソース間電圧が等しいので、Ａ点とＢ点の電圧は出力電圧ＶＯＵＴとほぼ等しくなる。
【００１５】
第一のＰＭＯＳセンストランジスタ１０６と第二のＰＭＯＳセンストランジスタ１１５のトランジスタサイズが異なる場合でも、第一、第二、第三のＰＭＯＳレベルシフトのゲート―ソース間電圧を等しくできることは明白であり、したがって第一のＰＭＯＳセンストランジスタ１０６と第二のＰＭＯＳセンストランジスタ１１５のトランジスタサイズが異なる場合でも、Ａ点とＢ点の電圧を出力電圧ＶＯＵＴとほぼ等しくすることが可能である。
【００１６】
以上の様にＰＭＯＳ出力ドライバートランジスタ１０５と第一のＰＭＯＳセンストランジスタのソース−ドレイン間電圧はほぼ等しく、かつ両者のソース−ゲート間電圧も等しいので、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差の大小に関わらず、両者の動作状態は同じとなる。すなわちＰＭＯＳ出力ドライバートランジスタと第一のＰＭＯＳセンストランジスタの電流の比は、常に両者のトランジスタサイズ比となる。もちろん両者のソース−ドレイン間電圧が等しいので、チャネル長変調による影響も生じない。
【００１７】
より具体的に入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が小さい場合について考える。入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が小さいのでＰＭＯＳ出力ドライバートランジスタ１０５は非飽和状態で動作するが、同様に第一のＰＭＯＳセンストランジスタも非飽和状態となり、かつ両者のソース−ドレイン間電圧は等しいので、 ＰＭＯＳ出力ドライバートランジスタと第一のＰＭＯＳセンストランジスタに流れる電流の比は、両者のトランジスタサイズ比でほぼ決定される。したがって、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が小さいときに過電流保護回路が異常動作することで出力電圧ＶＯＵＴが低下してしまう現象を回避することができる。この様子を示したのが図５である。
【００１８】
また、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が大きく、ＰＭＯＳ出力ドライバートランジスタ１０５が飽和状態で動作している場合は、第一のＰＭＯＳセンストランジスタも飽和状態で動作しており、かつ両者のソース−ドレイン間電圧は等しいので、チャネル長変調による影響が生じないのは明白であり、ＰＭＯＳ出力ドライバートランジスタと第一のＰＭＯＳセンストランジスタに流れる電流の比は、両者のトランジスタサイズ比で決定されるため、過電流保護が機能する負過電流を正確に設定できる。
【００１９】
負荷抵抗１１４に過電流が流れた場合には、第一のＰＭＯＳセンストランジスタ１０６に流れる電流も増大し、抵抗１０９の両端に生じる電圧差が大きくなり、ＮＭＯＳトランジスタ１０８が導通状態となる。ＮＭＯＳトランジスタ１０８が導通状態となり、抵抗１１０の両端に生じる電圧差が大きくなるとＰＭＯＳトランジスタ１０７が導通し、ＰＭＯＳ出力ドライバートランジスタ１０５のゲート電圧を上昇させるため、ＰＭＯＳ出力ドライバートランジスタ１０５の駆動能力が低下する。したがって出力電圧ＶＯＵＴが低下し、負荷の過電流に対する保護を行っているのは従来例と同様であり、その様子は図４のようになる。
【００２０】
図２は本発明の第二実施例のボルテージレギュレータである。第二実施例では上記第一実施例の過電流保護回路に定電流源１２１と１２２を追加したものである。定電流源１２１と１２２を追加しても第二のレベルシフタ１１９と第三のレベルシフタ１１８に流れる電流は第一実施例の場合と変わらないので、第一実施例と同じ効果が得られることは明白である。
【００２１】
【発明の効果】
本発明においてはＰＭＯＳ出力ドライバートランジスタと第一のＰＭＯＳセンストランジスタの動作状態を常に同じにして、両者に流れる電流の比がトランジスタサイズ比となるようにすることで、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が小さい時の過電流保護回路の異常動作による出力電圧の低下を防止すると共に、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が大きい場合のチャネル長変調による影響をなくすことで過電流保護が動作する負荷電流をより正確に設定できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一実施例の過電流保護回路を有するボルテージレギュレータの回路図である。
【図２】本発明の第二実施例の過電流保護回路を有するボルテージレギュレータの回路図である。
【図３】従来の過電流保護回路を有するボルテージレギュレータの回路図である。
【図４】負過電流と出力電圧の関係を示した図である。
【図５】本発明の第一実施例、第二実施例の過電流保護回路を有したボルテージレギュレータの入力電圧と出力電圧の関係及び従来の過電流保護回路を有するボルテージレギュレータの入力電圧と出力電圧の関係を示した図である。
【符号の説明】
１０１ 基準電圧源
１０２ エラーアンプ
１０３ 過電流保護回路
１０４ 電圧分割回路
１０５ ＰＭＯＳ出力ドライバートランジスタ
１０６ 第一のＰＭＯＳセンストランジスタ
１０７ ＰＭＯＳトランジスタ
１０８、１１６、１１７ ＮＭＯＳトランジスタ
１０９、１１０、１１１、１１２ 抵抗
１１３ コンデンサ
１１４ 負荷抵抗
１１５ 第二のＰＭＯＳセンストランジスタ
１１８ 第三のＰＭＯＳレベルシフタ
１１９ 第二のＰＭＯＳレベルシフタ
１２０ 第一のＰＭＯＳレベルシフタ
１２１、１２２ 定電流源

Claims (3)

  1. 出力電圧に基づく電圧と基準電圧を比較するエラーアンプと、
    前記エラーアンプの出力でゲートを制御される出力トランジスタの過電流を検出し、前記出力トランジスタのゲートを制御する過電流保護回路と、を備えたボルテージレギュレータであって、
    前記過電流保護回路は、
    前記エラーアンプの出力でゲートを制御され、前記出力トランジスタの電流を検出する第一のセンストランジスタと、
    一方の端子から前記第一のセンストランジスタの電流が入力される抵抗と、
    前記抵抗の一方の端子に発生した電圧によって、前記出力トランジスタのゲートを制御する制御回路と、
    前記出力トランジスタと前記第一のセンストランジスタの動作状態を同じにする回路と、を備え、
    前記出力トランジスタと前記第一のセンストランジスタの動作状態を同じにする前記回路は、
    前記第一のセンストランジスタと前記抵抗の間に設けられた第一のレベルシフタと、
    前記エラーアンプの出力でゲートを制御され、前記出力トランジスタの電流を検出する第二のセンストランジスタと、
    前記第二のセンストランジスタに接続された第二のレベルシフタと、
    前記出力トランジスタに接続された第三のレベルシフタと、
    前記第二のレベルシフタと前記第三のレベルシフタに接続され、前記第二のレベルシフタの電流と同じ電流を前記第三のレベルシフタに流すカレントミラー回路と、を備えたことを特徴とするボルテージレギュレータ。
  2. 前記第一のレベルシフタと前記第二のレベルシフタと前記第三のレベルシフタはＭＯＳトランジスタで構成され、それぞれのゲートの電圧は前記第三のレベルシフタのドレインの電圧と等しいこと特徴とする請求項１に記載のボルテージレギュレータ。
  3. 前記カレントミラー回路の入力と出力にそれぞれ定電流回路を設けたことを特徴とする請求項１または２に記載のボルテージレギュレータ。
JP2001214411A 2001-07-13 2001-07-13 ボルテージレギュレータ Expired - Lifetime JP4574902B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001214411A JP4574902B2 (ja) 2001-07-13 2001-07-13 ボルテージレギュレータ
TW091112937A TW554516B (en) 2001-07-13 2002-06-13 Overcurrent protection circuit for voltage regulator
US10/177,836 US6801419B2 (en) 2001-07-13 2002-06-21 Overcurrent protection circuit for voltage regulator
KR10-2002-0040316A KR100472719B1 (ko) 2001-07-13 2002-07-11 전압 레귤레이터의 과전류 보호 회로
CNB02140657XA CN1299430C (zh) 2001-07-13 2002-07-12 用于调压器的过电流保护电路
HK03105774A HK1053547A1 (en) 2001-07-13 2003-08-12 Overcurrent protection circuit for votage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214411A JP4574902B2 (ja) 2001-07-13 2001-07-13 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
JP2003029856A JP2003029856A (ja) 2003-01-31
JP4574902B2 true JP4574902B2 (ja) 2010-11-04

Family

ID=19049240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214411A Expired - Lifetime JP4574902B2 (ja) 2001-07-13 2001-07-13 ボルテージレギュレータ

Country Status (6)

Country Link
US (1) US6801419B2 (ja)
JP (1) JP4574902B2 (ja)
KR (1) KR100472719B1 (ja)
CN (1) CN1299430C (ja)
HK (1) HK1053547A1 (ja)
TW (1) TW554516B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354648B2 (en) 2011-09-27 2016-05-31 Panasonic Intellectual Property Management Co., Ltd. Constant-voltage circuit

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255582B4 (de) * 2002-11-28 2007-09-13 Texas Instruments Deutschland Gmbh Spannungsregler mit Einschaltschutzschaltung
EP1652018A4 (en) * 2003-07-10 2007-12-05 Atmel Corp METHOD AND DEVICE FOR LIMITING VOLTAGE IN VOLTAGE REGULATORS
US7173405B2 (en) * 2003-07-10 2007-02-06 Atmel Corporation Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage
ITTO20030533A1 (it) * 2003-07-10 2005-01-11 Atmel Corp Procedimento e circuito per la limitazione di corrente in
US7542258B2 (en) * 2004-01-16 2009-06-02 Lutron Electronics Co., Inc. DV/dt-detecting overcurrent protection circuit for power supply
JP3889402B2 (ja) * 2004-01-22 2007-03-07 ローム株式会社 過電流検出回路及びそれを備えたレギュレータ
JP2005235932A (ja) * 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
JP4353826B2 (ja) * 2004-02-26 2009-10-28 株式会社リコー 定電圧回路
JP2005251130A (ja) 2004-03-08 2005-09-15 Nec Electronics Corp 短絡保護回路付きボルテージレギュレータ回路
US7075373B2 (en) * 2004-11-02 2006-07-11 Micrel, Inc. Overcurrent protection circuit with fast current limiting control
CN101088059A (zh) * 2004-11-12 2007-12-12 模拟设备股份有限公司 电池充电器系统
JP2006139673A (ja) * 2004-11-15 2006-06-01 Seiko Instruments Inc ボルテージレギュレータ
JP4555131B2 (ja) * 2005-03-28 2010-09-29 株式会社リコー 定電圧電源回路
US7602162B2 (en) * 2005-11-29 2009-10-13 Stmicroelectronics Pvt. Ltd. Voltage regulator with over-current protection
JP2008052516A (ja) * 2006-08-24 2008-03-06 Seiko Instruments Inc 定電圧回路
TW200836037A (en) * 2006-12-08 2008-09-01 Seiko Instr Inc Voltage regulator
JP4892366B2 (ja) * 2007-02-01 2012-03-07 セイコーインスツル株式会社 過電流保護回路およびボルテージレギュレータ
JP4914738B2 (ja) * 2007-02-17 2012-04-11 セイコーインスツル株式会社 ボルテージレギュレータ
JP4953246B2 (ja) * 2007-04-27 2012-06-13 セイコーインスツル株式会社 ボルテージレギュレータ
US8174251B2 (en) 2007-09-13 2012-05-08 Freescale Semiconductor, Inc. Series regulator with over current protection circuit
JP5082908B2 (ja) * 2008-02-13 2012-11-28 富士通セミコンダクター株式会社 電源回路及びその過電流保護回路、並びに電子機器
US7990128B2 (en) * 2008-04-25 2011-08-02 Infineon Technologies Ag Circuit and method for pulling a potential at a node towards a feed potential
JP5279544B2 (ja) * 2009-02-17 2013-09-04 セイコーインスツル株式会社 ボルテージレギュレータ
JP5580608B2 (ja) * 2009-02-23 2014-08-27 セイコーインスツル株式会社 ボルテージレギュレータ
EP2273338A1 (en) * 2009-06-22 2011-01-12 Austriamicrosystems AG Current source regulator
JP5558964B2 (ja) * 2009-09-30 2014-07-23 セイコーインスツル株式会社 ボルテージレギュレータ
US8896148B2 (en) 2010-06-22 2014-11-25 Infineon Technologies Ag Use of auxiliary currents for voltage regulation
JP5670773B2 (ja) * 2011-02-01 2015-02-18 セイコーインスツル株式会社 ボルテージレギュレータ
JP2013092958A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 電流検出回路及び電源回路
JP5833938B2 (ja) * 2012-01-18 2015-12-16 セイコーインスツル株式会社 ボルテージレギュレータ
CN103135646A (zh) * 2013-01-23 2013-06-05 苏州硅智源微电子有限公司 一种低电压电流限制电路
JP6205142B2 (ja) 2013-03-08 2017-09-27 エスアイアイ・セミコンダクタ株式会社 定電圧回路
CN103368540B (zh) * 2013-07-26 2016-04-13 苏州智浦芯联电子科技有限公司 用于低压差线性稳压器的能够自动恢复的短路保护电路
US9241355B2 (en) * 2013-09-30 2016-01-19 Sonos, Inc. Media system access via cellular network
KR20150050880A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 전압 레귤레이터 및 바이어스 전류 조절 장치
JP6253418B2 (ja) * 2014-01-17 2017-12-27 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータおよび半導体装置
JP6316632B2 (ja) * 2014-03-25 2018-04-25 エイブリック株式会社 ボルテージレギュレータ
US20160164279A1 (en) * 2014-12-09 2016-06-09 Infineon Technologies Ag Circuit and method for measuring a current
DE102015205359B4 (de) * 2015-03-24 2018-01-25 Dialog Semiconductor (Uk) Limited Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung
JP6506133B2 (ja) * 2015-08-10 2019-04-24 エイブリック株式会社 ボルテージレギュレータ
US9645594B2 (en) * 2015-10-13 2017-05-09 STMicroelectronics Design & Application S.R.O. Voltage regulator with dropout detector and bias current limiter and associated methods
JP6624979B2 (ja) * 2016-03-15 2019-12-25 エイブリック株式会社 ボルテージレギュレータ
CN105700598B (zh) * 2016-03-25 2017-08-18 南京微盟电子有限公司 一种用于电压稳压器的折返限流电路
TWI612408B (zh) * 2016-04-12 2018-01-21 瑞昱半導體股份有限公司 Ｐｍｏｓ功率電晶體線性降壓穩壓電路
US9791874B1 (en) * 2016-11-04 2017-10-17 Nxp B.V. NMOS-based voltage regulator
CN106774595A (zh) * 2017-01-09 2017-05-31 电子科技大学 一种用于低压差线性稳压器的过流保护电路
CN106602502A (zh) * 2017-02-28 2017-04-26 广东欧珀移动通信有限公司 电流检测电路以及终端设备
JP6785705B2 (ja) * 2017-03-31 2020-11-18 エイブリック株式会社 過電流保護回路及びボルテージレギュレータ
JP6882090B2 (ja) * 2017-06-20 2021-06-02 エイブリック株式会社 ボルテージレギュレータ
TWI650628B (zh) * 2017-08-31 2019-02-11 大陸商北京集創北方科技股份有限公司 穩壓裝置
FR3075518B1 (fr) * 2017-12-18 2021-01-29 Safran Electronics & Defense Circuit de commutation
JP2019139445A (ja) * 2018-02-08 2019-08-22 ローム株式会社 レギュレータ
JP7031983B2 (ja) * 2018-03-27 2022-03-08 エイブリック株式会社 ボルテージレギュレータ
US11791715B2 (en) * 2020-04-16 2023-10-17 Hamilton Sundstrand Corporation Intelligent architecture for actuator motor drive powered from wide-input high-voltage direct current
CN112600167B (zh) * 2020-12-24 2022-09-27 成都思瑞浦微电子科技有限公司 一种高压稳压器的过流保护电路
US11621686B2 (en) * 2021-01-26 2023-04-04 Infineon Technologies Ag Gray zone prevention circuit with indirect signal monitoring

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576133A (ja) * 1991-05-02 1993-03-26 New Japan Radio Co Ltd 電源用ｉｃの短絡保護回路
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
JP2001154747A (ja) * 1999-11-29 2001-06-08 Mitsumi Electric Co Ltd 定電圧回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9027111D0 (en) * 1990-12-13 1991-02-06 Raychem Ltd Circuit protection device
JPH05111250A (ja) * 1991-10-17 1993-04-30 Murata Mfg Co Ltd スイツチングレギユレータ
CN1063896C (zh) * 1993-09-27 2001-03-28 日本电装株式会社 包含功率晶体管过电流保护电路的负载驱动装置
JPH08340672A (ja) * 1995-06-12 1996-12-24 Fuji Elelctrochem Co Ltd 過電流保護機能を有するスイッチングレギュレータ
JP3442942B2 (ja) * 1996-10-08 2003-09-02 シャープ株式会社 直流安定化電源回路の出力ドライブ回路
JP3452459B2 (ja) * 1997-04-25 2003-09-29 セイコーインスツルメンツ株式会社 ボルテージレギュレータ
KR19990049048A (ko) * 1997-12-11 1999-07-05 구본준 과전류 보호회로
JPH11224131A (ja) * 1998-02-04 1999-08-17 Seiko Instruments Inc ボルテージ・レギュレータ
JP2000284843A (ja) * 1999-03-31 2000-10-13 Fuji Electric Co Ltd シリーズレギュレータ電源回路
JP2001147726A (ja) * 1999-09-06 2001-05-29 Seiko Instruments Inc ボルテージ・レギュレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576133A (ja) * 1991-05-02 1993-03-26 New Japan Radio Co Ltd 電源用ｉｃの短絡保護回路
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
JP2001154747A (ja) * 1999-11-29 2001-06-08 Mitsumi Electric Co Ltd 定電圧回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354648B2 (en) 2011-09-27 2016-05-31 Panasonic Intellectual Property Management Co., Ltd. Constant-voltage circuit

Also Published As

Publication number Publication date
TW554516B (en) 2003-09-21
US6801419B2 (en) 2004-10-05
CN1299430C (zh) 2007-02-07
JP2003029856A (ja) 2003-01-31
HK1053547A1 (en) 2003-10-24
KR100472719B1 (ko) 2005-03-10
US20030011952A1 (en) 2003-01-16
CN1398043A (zh) 2003-02-19
KR20030007123A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
JP4574902B2 (ja) ボルテージレギュレータ
US6998826B2 (en) Voltage regulator
US6720754B2 (en) Voltage regulator
US7315154B2 (en) Voltage regulator
US6922321B2 (en) Overcurrent limitation circuit
US7233462B2 (en) Voltage regulator having overcurrent protection circuit
US8680828B2 (en) Voltage regulator
US9298200B2 (en) Constant voltage circuit with drooping and foldback overcurrent protection
JP5008472B2 (ja) ボルテージレギュレータ
JP2005235932A (ja) ボルテージレギュレータおよびその製造方法
JP2010218543A (ja) ボルテージレギュレータ
KR101411812B1 (ko) 전압 레귤레이터
KR20150046731A (ko) 볼티지 레귤레이터
JP6498503B2 (ja) 電流検出回路
KR102390730B1 (ko) 과전류 보호 회로 및 전압 레귤레이터
JP4058334B2 (ja) ヒステリシスコンパレータ回路
US11695406B2 (en) Overcurrent protection circuit and load driving device
JP4892366B2 (ja) 過電流保護回路およびボルテージレギュレータ
US8148961B2 (en) Low-dropout regulator
JP2788746B2 (ja) デューティ可変回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4574902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term