KR19990049048A - 과전류 보호회로 - Google Patents
과전류 보호회로 Download PDFInfo
- Publication number
- KR19990049048A KR19990049048A KR1019970067885A KR19970067885A KR19990049048A KR 19990049048 A KR19990049048 A KR 19990049048A KR 1019970067885 A KR1019970067885 A KR 1019970067885A KR 19970067885 A KR19970067885 A KR 19970067885A KR 19990049048 A KR19990049048 A KR 19990049048A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- overcurrent
- voltage regulator
- integrated circuit
- turned
- Prior art date
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
본 발명은 래치-업 발생에 따른 과전류로부터 집적회로 및 전압 레귤레이터를 보호하여 회로의 안정성을 향상시키기 위한 것으로써, 집적회로로 전달되는 과전류를 접지단으로 바이패스시키는 제 1 트랜지스터(Q1)와, 에미터가 상기 전압 레귤레이터의 입력단에 연결되어 상기 제 1 트랜지스터(Q1)의 온/오프를 제어하는 제 2 트랜지스터와, 상기 제 2 트랜지스터의 온/오프를 제어하는 스레스홀드 전압을 결정하는 저항 R1,R2 및 로드(LOAD)저항 R3,R4와, 과전류가 전압 레귤레이터로 입력되는 것을 차단하는 제 3 트랜지스터(Q3)와, 상기 제 3 트랜지스터(Q3)의 베이스에 연결되어 온/오프를 결정하는 제 4 트랜지스터(Q4)와, 상기 제 4 트랜지스터(Q4)의 온/오프를 제어하는 제 5 트랜지스터(Q5)를 포함하여 구성된다.
Description
본 발명은 CMOS집적회로에 있어서, 래치-업(Latch-up)발생에 따른 과전류로부터 집적회로 및 레귤레이터(Regulator)를 보호하기 위한 과전류 보호회로에 관한 것이다.
이하, 종래기술에 따른 과전류 보호회로를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래기술에 따른 과전류 보호회로의 구성도이다.
도 1에 도시한 바와같이 전압 레귤레이터(11)와 집적회로(12)사이에 구성되어 래치업 발생시 전압 레귤레이터(11)를 통해 집적회로(12)로 전달되는 과전류를 접지단으로 바이패스 시키는 제 1 트랜지스터(Q1)와, 에미터가 상기 전압 레귤레이터(11)의 입력단에 연결되어 상기 제 1 트랜지스터(Q1)의 온/오프를 제어하는 제 2 트랜지스터(Q2)와, 상기 제 2 트랜지스터(Q2)의 바이어스를 제어하는 다이오드(D1)와, 상기 제 2 트랜지스터의 온/오프를 제어하는 스레스홀드 전압을 결정하는 저항 R1,R2와, 그리고 로드(LOAD)저항 R3,R4로 구성된다.
여기서, 상기 제 1 트랜지스터(Q1)는 NPN 바이폴라 트랜지스터이고, 제 2 트랜지스터(Q2)는 PNP바이폴라 트랜지스터이다.
이와같이 구성된 종래 과전류 보호회로의 동작을 설명하면 다음과 같다.
먼저, 정상동작시에는 도 1에 도시한 바와같이 상기 제 1, 제 2 트랜지스터(Q1,Q2)는 오프상태를 유지하게 되며, 전류는 Vin에서 전압 레귤레이터(11)를 통해 집적회로(12)쪽으로 전달된다.
이어, 래치-업 발생시 동작설명은 다음과 같다.
제 2 트랜지스터(Q2)는 래치-업을 모니터링하는 역할을 하며, 래치-업이 발생되면 오프상태가 된다.
따라서, 래치-업이 발생되면, 전압 레귤레이터(11)와 집적회로(12)사이의 전압(Vout)은 낮은 임피던스(Impedance)되어 전류는 증가하게 되고, 전압은 낮아지게 된다.
여기서, 상기 제 2 트랜지스터(Q2)는 미리 설정된 저항 R1,R2값에 의해 스레스홀드 전압이 결정된다.
따라서, 상기 전압(Vout)이 상기 제 2 트랜지스터(Q2)의 스레스홀드 전압 이하로 낮아지면, 상기 제 2 트랜지스터(Q2)가 턴-온된다.
여기서, 상기 제 2 트랜지스터(Q2)의 스레스홀드 전압을 수식으로 표현하면 아래와 같다.
여기서, 1.4(V)는 상기 다이오드(D1)와 제 2 트랜지스터(Q2)의 스레스홀드 전압을 합한 값이다.
이와같이 상기 제 2 트랜지스터(Q2)가 턴-온됨에 따라 제 1 트랜지스터(Q1)가 턴-온된다.
상기 제 1 트랜지스터(Q1)가 턴-온됨으로 인하여 상기 전압 레귤레이터(11)와 집적회로(12)사이의 전압(Vout)을 접지단으로 바이패스시켜 더 이상 집적회로쪽으로 전류가 흐르지 못하게 한다.
이후, 일정한 시간이 경과한 후에(C1과 R2에 의해서 결정), 상기 제 2 트랜지스터(Q2)가 턴-오프가 되고, 이에따라 제 1 트랜지스터(Q1)도 턴-오프상태가 됨으로써, 래치-업상태에서 정상동작 상태로 전환된다.
그러나 상기와 같은 종래 과전류 보호회로는 래치-업 발생에 따른 과전류로부터 집적회로를 보호할 수는 있으나 과전류가 전압 레귤레이터로 입력되는 것은 방지할 수 없는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, 래치-업 발생에 따른 과전류로부터 집직회로를 포함한 전압 레귤레이터를 보호할 수 있는 과전류 보호회로를 제공하는데 그 목적이 있다.
도 1은 종래 과전류 보호회로의 구성도
도 2는 본 발명에 따른 과전류 보호회로의 구성도
도면의 주요부분에 대한 부호의 설명
11,21 : 전압 레귤레이터 12,22 : 집적회로
23 : 바이패스부
상기의 목적을 달성하기 위한 본 발명의 과전류 보호회로는 래치-업 발생시 과전류로부터 집적회로 및 전압 레귤레이터를 보호하는 과전류 보호회로에 있어서,집적회로로 전달되는 과전류를 접지단으로 바이패스시키는 제 1 트랜지스터(Q1)와, 에미터가 상기 전압 레귤레이터의 입력단에 연결되어 상기 제 1 트랜지스터(Q1)의 온/오프를 제어하는 제 2 트랜지스터와, 상기 제 2 트랜지스터의 온/오프를 제어하는 스레스홀드 전압을 결정하는 저항 R1,R2 및 로드(LOAD)저항 R3,R4와, 과전류가 전압 레귤레이터로 입력되는 것을 차단하는 제 3 트랜지스터(Q3)와, 상기 제 3 트랜지스터(Q3)의 베이스에 연결되어 온/오프를 결정하는 제 4 트랜지스터(Q4)와, 상기 제 4 트랜지스터(Q4)의 온/오프를 제어하는 제 5 트랜지스터(Q5)를 포함하여 구성된다.
이하, 본 발명의 과전류 보호회로를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 종래 과전류 보호회로가 집적회로만 보호할 수 있었던 반면에 본 발명에 따르면, 과전류를 전압 레귤레이터로부터 바이패스시키기 위한 바이패스부를 추가로 구성함으로써, 집적회로 및 전압 레귤레이터를 과전류로부터 모두 보호하고자 한 것이다.
도 2는 본 발명에 따른 과전류 보호회로의 구성도이다.
도 2에 도시한 바와같이 본 발명의 과전류 보호회로는 전압 레귤레이터(21)와 집적회로(22)사이에 구성되어 래치-업 발생시 전압 레귤레이터(21)를 통해 집적회로(22)로 전달되는 과전류를 접지단으로 바이패스 시키는 제 1 트랜지스터(Q1)와, 에미터가 상기 전압 레귤레이터(21)의 입력단에 연결되어 상기 제 1 트랜지스터(Q1)의 온/오프를 제어하는 제 2 트랜지스터(Q2)와, 상기 제 2 트랜지스터(Q2)의 바이어스를 제어하는 다이오드(D1)와, 상기 제 2 트랜지스터의 온/오프를 제어하는 스레스홀드 전압을 결정하는 저항 R1,R2와, 그리고 로드(LOAD)저항 R3,R4와, 래치-업 발생시 과전류가 전압 레귤레이터로 입력되는 것을 차단하기 위한 제 3 트랜지스터(Q3)와, 상기 제 3 트랜지스터(Q3)의 베이스에 연결되어 온/오프를 결정하는 제 4 트랜지스터(Q4)와, 상기 제 4 트랜지스터(Q4)의 온/오프를 제어하는 제 5 트랜지스터(Q5)와, 상기 제 5 트랜지스터(Q5)의 스레스홀드 전압을 결정하는 저항 R5를 포함하여 구성된다.
여기서, 상기 제 3, 제 4, 제 5 트랜지스터(Q3,Q4,Q5)에 의해 전압 레귤레이터에 인가되는 과전류를 바이패스시키는 바이패스부(23)가 구성된다.
상기와 같이 구성된 본 발명에 따른 과전류 보호회로의 동작설명은 다음과 같다.
먼저, 래치-업 발생에 따른 과전류로부터 집적회로를 보호하는 동작은 종래와 동일하다.
즉, 래치-업 발생시 전압 레귤레이터(21)와 집적회로(22)사이의 전압(Vout)의 점차 낮아지게 된다.
결국, 제 2 트랜지스터(Q2)의 스레스홀드 전압이 이하로 낮아지면 제 2 트랜지스터(Q2)가 턴-온되어, 상기 제 1 트랜지스터(Q1)를 턴-온시킨다.
따라서, 상기 Vout이 제 1 트랜지스터(Q1)를 통해 접지단으로 바이패스되어 더 이상 집적회로(22)로 과전류가 들어가지 못한다.
결과적으로 래치-업 발생에 따른 과전류로부터 집적회로(22)를 보호하게 된다.
이어, 과전류로부터 전압 레귤레이터를 보호하는 동작을 설명하기로 한다.
도 2에 도시된 바와같이 제 2 트랜지스터(Q2)는 래치-업이 발생하는 것을 모니터링한다.
이에 래치-업이 발생하면, 제 2 트랜지스터(Q2)가 턴-온되어 상기 제 1 트랜지스터(Q1)도 턴-온된다.
래치-업이 발생하지 않으면, 상기 제 1, 제 2 트랜지스터(Q1,Q2)는 항상 오프상태를 유지하고 있으며, 제 5 트랜지스터(Q5)는 턴-온상태가 된다.
상기 제 5 트랜지스터(Q5)가 턴-온됨에 따라 다이오드(D1)의 출력단 전압이 제 4 트랜지스터(Q4)의 베이스에 인가되어 결국, 제 4 트랜지스터(Q4)가 턴-온된다.
상기 제 4 트랜지스터(Q4)가 턴-온됨에 따라 접지전압이 상기 제 3 트랜지스터(Q3)의 베이스에 인가되어 제 3 트랜지스터(Q3)를 턴-온시킴으로써, 정상적인 동작을 수행하게 된다.
이때 래치-업이 발생하면, 제 2 트랜지스터(Q2)의 베이스전압이 제 5 트랜지스터(Q5)의 베이스에 인가되어 상기 제 5 트랜지스터(Q5)를 턴-오프시킨다.
상기 제 5 트랜지스터(Q5)가 오프됨에 따라 제 4 트랜지스터(Q4)가 오프된다.
결국, 상기 제 4 트랜지스터(Q4)가 오프됨에 따라 상기 제 3 트랜지스터(Q3)가 턴-오프된다.
따라서, 래치-업 발생에 따른 과전류가 전압 레귤레이터(21)로 들어가는 경로가 차단되어 더 이상 과전류가 전압 레귤레이터(21)로 들어가지 못한다.
이후, 상기 제 3 트랜지스터(Q3)가 오프됨에 따라 상기 전압 레귤레이터(21)의 입력이 컷-오프되어 래치-업이 끝나게 되면, 상기 제 1, 제 2 트랜지스터(Q1,Q2)는 턴-오프되고, 상기 제 3, 제 4, 제 5 트랜지스터(Q3,Q4,Q5)가 턴-온되어 정상적인 동작을 수행하게 된다.
이상 상술한 바와같이 본 발명의 과전류 보호회로는 래치-업 발생에 따른 과전류로부터 집적회로뿐만 아니라 전압 레귤레이터까지도 보호하므로써, 회로의 안정성을 향상시키는 효과가 있다.
Claims (3)
- 래치-업 발생시 과전류로부터 집적회로 및 전압 레귤레이터를 보호하는 과전류 보호회로에 있어서,집적회로로 전달되는 과전류를 접지단으로 바이패스시키는 제 1 트랜지스터(Q1)와,에미터가 상기 전압 레귤레이터의 입력단에 연결되어 상기 제 1 트랜지스터(Q1)의 온/오프를 제어하는 제 2 트랜지스터와,상기 제 2 트랜지스터의 온/오프를 제어하는 스레스홀드 전압을 결정하는 저항 R1,R2 및 로드(LOAD)저항 R3,R4와,과전류가 전압 레귤레이터로 입력되는 것을 차단하는 제 3 트랜지스터(Q3)와,상기 제 3 트랜지스터(Q3)의 베이스에 연결되어 온/오프를 결정하는 제 4 트랜지스터(Q4)와,상기 제 4 트랜지스터(Q4)의 온/오프를 제어하는 제 5 트랜지스터(Q5)를 포함하여 구성되는 것을 특징으로 하는 과전류 보호회로.
- 제 1 항에 있어서,상기 제 4 트랜지스터가 턴-온됨에 따라 상기 제 3 트랜지스터가 오프되어 전압 레귤레이터로 입력되는 과전류의 경로를 차단하는 것을 특징으로 하는 과전류 보회회로.
- 제 1 항에 있어서,상기 전압 레귤레이터와 집적회로 사이의 전압변화에 따라 상기 제 2 트랜지스터의 온/오프가 결정되고, 상기 제 2 트랜지스터가 턴-온됨에 따라 상기 제 1 트랜지스터가 턴-온되어 상기 집적회로로 입력되는 과전류를 접지단으로 바이패스시키는 것을 특징으로 하는 과전류 보호회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067885A KR19990049048A (ko) | 1997-12-11 | 1997-12-11 | 과전류 보호회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067885A KR19990049048A (ko) | 1997-12-11 | 1997-12-11 | 과전류 보호회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990049048A true KR19990049048A (ko) | 1999-07-05 |
Family
ID=66089162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067885A KR19990049048A (ko) | 1997-12-11 | 1997-12-11 | 과전류 보호회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990049048A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472719B1 (ko) * | 2001-07-13 | 2005-03-10 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터의 과전류 보호 회로 |
-
1997
- 1997-12-11 KR KR1019970067885A patent/KR19990049048A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472719B1 (ko) * | 2001-07-13 | 2005-03-10 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터의 과전류 보호 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021701A (en) | Transistor protection circuit | |
| JPH0510522Y2 (ko) | ||
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| US4291357A (en) | Short circuit protection circuit | |
| US3074006A (en) | Transistor circuit overload protective device | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| US5285346A (en) | Current driven control circuit for a power device | |
| EP0917338B1 (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| KR19990049048A (ko) | 과전류 보호회로 | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| KR100218359B1 (ko) | 쇼트 전류 방지회로 | |
| JP3440636B2 (ja) | パワー素子駆動回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| KR900009468Y1 (ko) | 과부하시 전원 차단회로 | |
| KR910005626Y1 (ko) | 과전류 보호 회로 | |
| EP0921638B1 (en) | Bus driver circuit | |
| JPH0422571Y2 (ko) | ||
| SU1238047A1 (ru) | Многоканальный источник питани с защитой (его варианты) | |
| JP3023484U (ja) | 電源回路の出力電圧制御回路における過電流保護回路 | |
| JPH08289458A (ja) | 過電流保護回路装置 | |
| JPS61245222A (ja) | 定電圧電源回路 | |
| JP2964567B2 (ja) | 過電流防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |