KR20150046731A - 볼티지 레귤레이터 - Google Patents

볼티지 레귤레이터 Download PDF

Info

Publication number
KR20150046731A
KR20150046731A KR20140138842A KR20140138842A KR20150046731A KR 20150046731 A KR20150046731 A KR 20150046731A KR 20140138842 A KR20140138842 A KR 20140138842A KR 20140138842 A KR20140138842 A KR 20140138842A KR 20150046731 A KR20150046731 A KR 20150046731A
Authority
KR
South Korea
Prior art keywords
transistor
output
circuit
voltage
leak current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR20140138842A
Other languages
English (en)
Other versions
KR102227587B1 (ko
Inventor
유지 고바야시
데루오 스즈키
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20150046731A publication Critical patent/KR20150046731A/ko
Application granted granted Critical
Publication of KR102227587B1 publication Critical patent/KR102227587B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Power Engineering (AREA)

Abstract

[과제] 고온시에 있어서의 출력 트랜지스터의 리크 전류의 영향을 억제할 수 있고, 또한 상온시에는 저소비 전류화할 수 있는 리크 전류 싱크 회로를 구비한 볼티지 레귤레이터를 제공한다.
[해결수단] 기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 피드백 전압의 차이를 증폭하여 출력하고, 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 출력 단자에 접속되고, 상온시에는 동작하지 않고, 고온시에만 출력 트랜지스터로부터의 리크 전류의 영향을 억제하는 리크 전류 싱크 회로를 구비하는 구성으로 하였다.

Description

볼티지 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 고온시에 출력 트랜지스터의 리크 전류를 억제하고, 또한 상온시에 저소비 전류화할 수 있는 리크 전류 싱크 회로를 구비한 볼티지 레귤레이터의 제공에 관한 것이다.
도 6 에, 종래의 출력 트랜지스터의 리크 전류를 억제하는 볼티지 레귤레이터를 나타낸다. 종래의 볼티지 레귤레이터는, 기준 전압 회로 (103), 차동 증폭 회로 (104), 출력 트랜지스터 (105), 분압 회로 (106), 리크 전류 싱크 회로 (107) 를 구비한다.
차동 증폭 회로 (104) 는, 기준 전압 회로 (103) 가 출력하는 기준 전압 (VREF) 및 분압 회로 (106) 가 출력하는 피드백 전압 (VFB) 을 비교하여, 출력 단자 (102) 의 출력 전압 (VOUT) 이 소정의 전압을 유지하도록 출력 트랜지스터 (105) 의 게이트 전압을 제어한다.
출력 전압 (VOUT) 은, 식 (1) 로 나타내는 바와 같이 전원 전압에 의존하지 않고 일정해진다.
VOUT ＝ (RS ＋ RF)/RS × VREF … (1)
여기서, RS 는 저항 (122) 의 저항값, RF 는 저항 (121) 의 저항값을 나타낸다.
출력 단자 (102) 에 부하를 접속하지 않은 상태, 또는 경부하를 접속한 상태에서는, 차동 증폭 회로 (104) 는, 분압 회로 (106) 의 출력을 유지하는 데에 필요한 전류만, 또는 그 전류에 경부하 전류분을 가산한 전류를 흘릴 수 있도록, 출력 트랜지스터 (105) 의 게이트-소스 간 전압을, 출력 트랜지스터 (105) 가 거의 오프 상태가 되도록 제어한다. 이 때, 분압 회로 (106) 에 흘리는 전류 (Ifb) 는, 이상적으로는 식 (2) 가 된다.
Ifb ＝ VREF/RS … (2)
분압 회로 (106) 에 흘리는 전류 (Ifb) 를 사용하여 출력 전압 (VOUT) 을 표현하면, 식 (3) 이 된다.
VOUT ＝ (RS ＋ RF) × Ifb … (3)
그러나, 고온시에서는, 출력 트랜지스터 (105) 의 리크 전류 (Ileak) 가 흐른다. 리크 전류 (Ileak) 는, 온도의 증가에 수반하여 지수적으로 증가하기 때문에 무시할 수 없게 되며, 출력 단자 (102) 에 부하를 접속하지 않은 상태, 또는 경부하를 접속한 상태에서는, 최종적으로 분압 회로 (106) 에 흘러 들어간다.
따라서, 식 (3) 은, 고온시에는 식 (4) 가 된다.
VOUT ＝ (RS ＋ RF) × (Ifb ＋ Ileak) … (4)
따라서, 리크 전류 (Ileak) 의 영향에 의해 출력 전압 (VOUT) 이 상승하여, 볼티지 레귤레이터가 정상적으로 동작할 수 없게 된다. 이 때문에, 디프레션형 NMOS 트랜지스터 (111) 와 NMOS 트랜지스터 (112) 로 구성한 리크 전류 싱크 회로 (107) 를 사용하여, 리크 전류의 영향을 저감시킨다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 2012-226421호
그러나, 종래의 볼티지 레귤레이터는, 상온시에도 리크 전류 싱크 회로 (107) 에 출력 단자 (102) 로부터 전류가 흐르기 때문에, 저소비 전류화할 수 없다는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 고온시에 있어서의 출력 트랜지스터의 리크 전류의 영향을 억제할 수 있고, 또한 상온시에는 저소비 전류화할 수 있는 리크 전류 싱크 회로를 구비한 볼티지 레귤레이터를 제공한다.
종래의 과제를 해결하기 위하여, 본 발명의 볼티지 레귤레이터는 이하와 같은 구성으로 하였다.
기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 피드백 전압의 차이를 증폭하여 출력하고, 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 출력 단자에 접속되고, 온도 검출 수단과, 온도 검출 수단의 출력 신호에 의해 제어되는 리크 전류를 흘리는 트랜지스터를 갖고, 상온시에는 동작하지 않고, 고온시에만 출력 단자로부터 출력 트랜지스터의 리크 전류의 영향을 억제하는 리크 전류 싱크 회로를 구비하는 구성으로 하였다.
본 발명의 리크 전류 싱크 회로를 구비한 볼티지 레귤레이터는, 상온시에는 동작하지 않아 저소비 전류화할 수 있고, 고온시에는 출력 트랜지스터로부터의 리크 전류를 싱크하여 리크 전류의 영향을 억제할 수 있다. 또, 리크 전류 싱크 회로를 구성하고 있는 소자를 NMOS 트랜지스터와 디프레션형 NMOS 트랜지스터로 정렬시킴으로써 프로세스 편차를 억제할 수 있다.
도 1 은 제 1 실시형태의 볼티지 레귤레이터를 나타내는 회로도.
도 2 는 제 2 실시형태의 볼티지 레귤레이터를 나타내는 회로도.
도 3 은 제 3 실시형태의 볼티지 레귤레이터를 나타내는 회로도.
도 4 는 제 4 실시형태의 볼티지 레귤레이터를 나타내는 회로도.
도 5 는 제 5 실시형태의 볼티지 레귤레이터를 나타내는 회로도.
도 6 은 종래의 볼티지 레귤레이터를 나타내는 회로도.
이하, 본 실시형태에 대해서 도면을 참조하여 설명한다.
[제 1 실시형태]
도 1 은, 제 1 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다. 제 1 실시형태의 볼티지 레귤레이터는, 기준 전압 회로 (103) 와, 차동 증폭 회로 (104) 와, 출력 트랜지스터 (105) 와, 분압 회로 (106) 와, 리크 전류 싱크 회로 (107) 와, 그라운드 단자 (100) 와, 전원 단자 (101) 와, 출력 단자 (102) 로 구성되어 있다. 기준 전압 회로 (103) 는, 디프레션형 NMOS 트랜지스터 (131) 와 NMOS 트랜지스터 (132) 로 구성되어 있다. 분압 회로 (106) 는, 저항 (121, 122) 으로 구성되어 있다. 리크 전류 싱크 회로 (107) 는, 디프레션형 NMOS 트랜지스터 (111 및 115) 와, NMOS 트랜지스터 (112 및 114) 와, 인버터 (113) 로 구성되어 있다.
디프레션형 NMOS 트랜지스터 (131) 는, 게이트와 소스는 NMOS 트랜지스터 (132) 의 게이트 및 드레인과 차동 증폭 회로 (104) 의 반전 입력 단자에 접속되고, 드레인은 전원 단자 (101) 에 접속된다. NMOS 트랜지스터 (132) 의 소스는 그라운드 단자 (100) 에 접속된다. 차동 증폭 회로 (104) 는, 출력 단자는 출력 트랜지스터 (105) 의 게이트에 접속되고, 비반전 입력 단자는 저항 (121) 의 일방의 단자와 저항 (122) 의 일방의 단자의 접속점에 접속된다. 출력 트랜지스터 (105) 는, 소스는 전원 단자 (101) 에 접속되고, 드레인은 출력 단자 (102) 및 저항 (121) 의 다른 일방의 단자에 접속된다. 저항 (122) 의 다른 일방의 단자는 그라운드 단자 (100) 에 접속된다. 디프레션형 NMOS 트랜지스터 (111) 는, 게이트는 그라운드 단자 (100) 에 접속되고, 드레인은 출력 단자 (102) 에 접속되고, 소스는 NMOS 트랜지스터 (112) 의 드레인과 인버터 (113) 의 입력 단자에 접속된다. NMOS 트랜지스터 (112) 는, 게이트 및 소스는 그라운드 단자 (100) 에 접속된다. NMOS 트랜지스터 (114) 는, 게이트는 인버터 (113) 의 출력에 접속되고, 드레인은 출력 단자 (102) 에 접속되고, 소스는 디프레션형 NMOS 트랜지스터 (115) 의 드레인에 접속된다. 디프레션형 NMOS 트랜지스터 (115) 는, 게이트 및 소스는 그라운드 단자 (100) 에 접속된다.
다음으로, 제 1 실시형태의 볼티지 레귤레이터의 동작에 대해서 설명한다.
상온시에는, NMOS 트랜지스터 (112) 에 의해, 출력 단자 (102) 와 그라운드 단자 (100) 사이에 전류는 흐르지 않고, 디프레션형 NMOS 트랜지스터 (111) 는 채널이 형성되어 있는 상태로 기동하기 때문에, 인버터 (113) 의 입력 단자에 하이 (High) 가 입력된다. 그리고, 인버터 (113) 는 로우 (Low) 를 출력하여, NMOS 트랜지스터 (114) 를 오프시킨다. 이와 같이 하여, 상온시에 리크 전류 싱크 회로 (107) 는 소비 전류를 흘리지 않는다.
고온시에는, 디프레션형 NMOS 트랜지스터 (111) 는 정션 리크 전류와 NMOS 트랜지스터 (112) 의 오프 리크 전류를 흘리기 때문에, 인버터 (113) 의 입력 단자의 전압은 낮아져 Low 가 입력된다. 그리고, 인버터 (113) 는 High 를 출력하여, NMOS 트랜지스터 (114) 를 온시켜, 디프레션형 NMOS 트랜지스터 (115) 에 흘릴 수 있는 전류분만큼, 출력 트랜지스터 (105) 로부터의 리크 전류를 싱크한다. 이와 같이 하여, 고온시에만 출력 트랜지스터 (105) 의 리크 전류를 싱크하여, 리크 전류의 영향을 억제할 수 있다.
또한, 디프레션형 NMOS 트랜지스터의 임계값과 NMOS 트랜지스터의 임계값은, 동일한 장치에서 동일한 이온을 사용하여 농도를 바꾸어 주입함으로써, 장치의 편차에 의해 임계값이 불규칙하게 분포할 때에는 동일한 방향으로 산포되어 프로세스 편차를 억제하는 것이 가능해진다.
또, 기준 전압 회로 (103) 는, 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것은 아니며, 어떠한 구성이어도 된다.
또, 도시는 생략하지만, NMOS 트랜지스터 (112) 의 드레인에, 적어도 1 개 이상의 게이트와 드레인을 접속한 디프레션형 NMOS 트랜지스터를 직렬로 접속해도 된다.
또, 인버터 (113) 의 전원 단자는, 전원 단자 (101) 또는 출력 단자 (102) 의 어느 쪽에 접속해도 된다.
이상에 의해, 제 1 실시형태의 볼티지 레귤레이터는, 상온시에 리크 전류 싱크 회로 (107) 를 동작시키지 않아 저소비 전류화할 수 있고, 또한 고온시에 리크 전류 싱크 회로 (107) 를 동작시켜 출력 트랜지스터 (105) 의 리크 전류를 싱크하여, 리크 전류의 영향을 억제할 수 있다.
또, 리크 전류 싱크 회로 (107) 를 구성하고 있는 소자를 디프레션형 NMOS 트랜지스터와 NMOS 트랜지스터로 정렬시킴으로써 프로세스 편차를 억제할 수 있다.
[제 2 실시형태]
도 2 는, 제 2 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다. 도 1 과의 차이는, NMOS 트랜지스터 (114) 의 드레인이 디프레션형 NMOS 트랜지스터 (116) 의 소스에 접속되고, 디프레션형 NMOS 트랜지스터 (116) 의 게이트가 그라운드 단자 (100) 에 접속되고, 드레인이 출력 단자 (102) 에 접속된 점이다. 이와 같은 구성에서도 제 1 실시형태와 동일하게 동작시킬 수 있다.
또한, 도시는 생략하지만 디프레션형 NMOS 트랜지스터 (111) 의 게이트를 소스에 접속해도 동일하게 동작시킬 수 있다. 또, 기준 전압 회로 (103) 는 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것은 아니며 어떠한 구성이어도 된다.
이상에 의해, 제 2 실시형태의 볼티지 레귤레이터는, 상온시에 리크 전류 싱크 회로 (107) 를 동작시키지 않아 저소비 전류화할 수 있고, 또한 고온시에 리크 전류 싱크 회로 (107) 를 동작시켜 리크 전류를 싱크하여 리크 전류의 영향을 억제할 수 있다. 또, 리크 전류 싱크 회로 (107) 를 구성하고 있는 소자를 디프레션형 NMOS 트랜지스터와 NMOS 트랜지스터로 정렬시킴으로써 프로세스 편차를 억제할 수 있다.
[제 3 실시형태]
도 3 은, 제 3 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다. 도 2 와의 차이는, 디프레션형 NMOS 트랜지스터 (116) 의 소스와 NMOS 트랜지스터 (114) 의 드레인 사이에 저항 (118) 이 삽입되고, 디프레션형 NMOS 트랜지스터 (116) 의 게이트가 NMOS 트랜지스터 (114) 의 드레인에 접속된 점이다.
다음으로, 제 3 실시형태의 볼티지 레귤레이터의 동작에 대해서 설명한다.
상온시에는, NMOS 트랜지스터 (112) 에 의해, 출력 단자 (102) 와 그라운드 단자 (100) 사이에 전류는 흐르지 않고, 디프레션형 NMOS 트랜지스터 (111) 는 채널이 형성되어 있는 상태로 기동하기 때문에, 인버터 (113) 의 입력 단자에 High 가 입력된다. 그리고, 인버터 (113) 는 Low 를 출력하여, NMOS 트랜지스터 (114) 를 오프시킨다. 이와 같이 하여, 상온시에 리크 전류 싱크 회로 (107) 는 소비 전류를 흘리지 않는다.
고온시에는, 디프레션형 NMOS 트랜지스터 (111) 는, 정션 리크 전류와 NMOS 트랜지스터 (112) 의 오프 리크 전류를 흘리기 때문에, 인버터 (113) 의 입력 단자의 전압은 낮아져 Low 가 입력된다. 그리고, 인버터 (113) 는 High 를 출력하여, NMOS 트랜지스터 (114) 를 온시켜, 디프레션형 NMOS 트랜지스터 (116) 에 흘릴 수 있는 전류분만큼, 출력 트랜지스터 (105) 로부터의 리크 전류를 싱크한다. 이와 같이 하여, 고온시에만 리크 전류를 싱크하여 리크 전류의 영향을 억제할 수 있다. 그리고, 싱크하는 전류량은 저항 (118) 을 트리밍함으로써 조정되며, 리크 전류의 영향을 더욱 고정밀도로 억제할 수 있다.
또한, 저항 (118) 대신에, 게이트와 드레인을 접속한 비포화로 동작하는 디프레션형 NMOS 트랜지스터를 직렬로 접속해도 된다.
또, 기준 전압 회로 (103) 는, 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것이 아니며 어떠한 구성이어도 된다.
이상에 의해, 제 3 실시형태의 볼티지 레귤레이터는, 상온시에 리크 전류 싱크 회로 (107) 를 동작시키지 않아 저소비 전류화할 수 있고, 또한 고온시에 리크 전류 싱크 회로 (107) 를 동작시켜 리크 전류를 싱크하여 리크 전류의 영향을 억제할 수 있다. 또, 저항 (118) 을 트리밍함으로써 리크 전류의 영향을 더욱 고정밀도로 억제할 수 있다.
[제 4 실시형태]
도 4 는, 제 4 실시형태의 볼티지 레귤레이터를 나타내는 회로도이다. 도 1 과의 차이는, NMOS 트랜지스터 (114) 를 PMOS 트랜지스터 (119) 로 변경하고, 인버터 (113) 를 삭제하여 PMOS 트랜지스터 (119) 의 게이트에 NMOS 트랜지스터 (112) 의 드레인을 접속한 점이다.
다음으로, 제 4 실시형태의 볼티지 레귤레이터의 동작에 대해서 설명한다.
상온시에는, NMOS 트랜지스터 (112) 에 의해, 출력 단자 (102) 와 그라운드 단자 (100) 사이에 전류는 흐르지 않고, 디프레션형 NMOS 트랜지스터 (111) 는 채널이 형성되어 있는 상태로 기동하기 때문에, PMOS 트랜지스터 (119) 의 게이트에 High 가 입력되고, PMOS 트랜지스터 (119) 를 오프시킨다. 이와 같이 하여, 상온시에 리크 전류 싱크 회로 (107) 는 소비 전류를 흘리지 않는다.
고온시에는, 디프레션형 NMOS 트랜지스터 (111) 는, 정션 리크 전류와 NMOS 트랜지스터 (112) 의 오프 리크 전류를 흘리기 때문에, PMOS 트랜지스터 (119) 의 게이트의 전압은 낮아져 PMOS 트랜지스터 (119) 를 온시킨다. 그리고, 디프레션형 NMOS 트랜지스터 (115) 에 흘릴 수 있는 전류분만큼, 출력 트랜지스터 (105) 로부터의 리크 전류를 싱크한다. 이와 같이 하여, 고온시에만 리크 전류를 싱크하여 리크 전류의 영향을 억제할 수 있다. NMOS 트랜지스터 (112) 로부터의 신호를 PMOS 트랜지스터 (119) 의 게이트에서 직접 받음으로써, 온도 증가에 수반하여 오프 리크 전류가 증가하고, PMOS 트랜지스터 (119) 게이트-소스 간 전압이 열려, 비포화 상태로부터 싱크하는 전류를 흘릴 수 있다. 따라서, 온도가 보다 낮은 상태로부터 리크 전류를 조금씩 싱크할 수 있다. 또, 소자수가 줄어들기 때문에 면적도 작게 할 수 있다.
또한, 기준 전압 회로 (103) 는 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것은 아니며 어떠한 구성이어도 된다.
이상에 의해, 제 4 실시형태의 볼티지 레귤레이터는, 상온시에 리크 전류 싱크 회로 (107) 를 동작시키지 않아 저소비 전류화할 수 있고, 또한 고온시에 리크 전류 싱크 회로 (107) 를 동작시켜 리크 전류를 싱크하여 리크 전류의 영향을 억제할 수 있다.
도 5 는, 본 발명의 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다. 도 1 과의 차이는, NMOS 트랜지스터 (201, 202) 와 퓨즈 (203, 204) 를 추가한 점이다.
NMOS 트랜지스터 (201) 는, 게이트 및 소스는 그라운드 단자 (100) 에 접속되고, 드레인은 퓨즈 (203) 의 일방의 단자에 접속된다. 퓨즈 (203) 의 다른 일방의 단자는 인버터 (113) 의 입력 단자에 접속된다. NMOS 트랜지스터 (202) 는, 게이트 및 소스는 그라운드 단자 (100) 에 접속되고, 드레인은 퓨즈 (204) 의 일방의 단자에 접속된다. 퓨즈 (204) 의 다른 일방의 단자는 인버터 (113) 의 입력 단자에 접속된다. 그 외에는 도 1 과 동일하다.
도 5 에 나타낸 볼티지 레귤레이터는, 퓨즈 (203, 204) 를 트리밍함으로써 리크 전류 싱크 회로 (107) 와 출력 트랜지스터 (105) 의 동일 온도시에 흐르는 리크 전류를 최적값으로 할 수 있고, 출력 트랜지스터 (105) 로부터의 리크 전류를 싱크하는 온도를 조정할 수 있다.
또한, NMOS 트랜지스터 (201, 202, 112) 는 3 개 병렬로 접속하였지만, 3 개로 한정하는 것은 아니며, 4 개 이상을 병렬로 접속해도 된다. 또, 도 5 에 나타낸 구성은, 도 2 내지 도 4 에 나타낸 회로에 구성되어도, 동일한 효과를 나타낸다.
이상 설명한 바와 같이, 본 발명의 볼티지 레귤레이터는, 상온시에 리크 전류 싱크 회로 (107) 를 동작시키지 않아 저소비 전류화할 수 있고, 또한 고온시에 리크 전류 싱크 회로 (107) 를 동작시켜 출력 트랜지스터 (105) 로부터의 리크 전류를 싱크하여, 리크 전류의 영향을 억제할 수 있다.
100 : 그라운드 단자
101 : 전원 단자
102 : 출력 단자
103 : 기준 전압 회로
104 : 차동 증폭 회로
105 : 출력 트랜지스터
106 : 분압 회로
107 : 리크 전류 싱크 회로

Claims (4)

  1. 기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 피드백 전압의 차이를 증폭하여 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    볼티지 레귤레이터의 출력 단자에 접속되고, 온도 검출 수단과, 상기 온도 검출 수단의 출력 신호에 의해 제어되는 리크 전류를 흘리는 트랜지스터를 갖고, 상온시에는 동작하지 않고, 고온시에만 상기 출력 단자로부터 상기 출력 트랜지스터의 리크 전류의 영향을 억제하는 리크 전류 싱크 회로를 구비하는 것을 특징으로 하는 볼티지 레귤레이터.
  2. 제 1 항에 있어서,
    상기 리크 전류 싱크 회로는,
    상기 온도 검출 수단이,
    게이트와 소스가 그라운드 단자에 접속된 제 1 트랜지스터와,
    게이트가 그라운드 단자에 접속되고, 드레인이 상기 출력 단자에 접속되고, 소스가 상기 제 1 트랜지스터의 드레인에 접속된 제 2 트랜지스터를 구비하고,
    상기 리크 전류를 흘리는 트랜지스터가,
    상기 제 2 트랜지스터의 소스의 전압에 따라 온 오프되는 제 3 트랜지스터와,
    상기 제 3 트랜지스터에 접속되고, 상기 출력 단자로부터 리크 전류를 흘리는 제 4 트랜지스터를 구비하여 구성된 것을 특징으로 하는 볼티지 레귤레이터.
  3. 제 2 항에 있어서,
    상기 제 4 트랜지스터는, 드레인이 상기 출력 단자에 접속되고, 게이트와 소스 사이에 저항이 접속되고, 게이트가 상기 제 3 트랜지스터의 드레인에 접속되는 것을 특징으로 하는 볼티지 레귤레이터.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 트랜지스터는, 트리밍으로 트랜지스터 사이즈를 조정 가능한 것을 특징으로 하는 볼티지 레귤레이터.
KR1020140138842A 2013-10-22 2014-10-15 볼티지 레귤레이터 Expired - Fee Related KR102227587B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-219530 2013-10-22
JP2013219530A JP6211889B2 (ja) 2013-10-22 2013-10-22 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20150046731A true KR20150046731A (ko) 2015-04-30
KR102227587B1 KR102227587B1 (ko) 2021-03-12

Family

ID=52825614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138842A Expired - Fee Related KR102227587B1 (ko) 2013-10-22 2014-10-15 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US9372489B2 (ko)
JP (1) JP6211889B2 (ko)
KR (1) KR102227587B1 (ko)
CN (1) CN104571243B (ko)
TW (1) TWI631449B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106843348B (zh) * 2015-09-22 2020-03-10 三星电子株式会社 电压调节器和包括该电压调节器的移动设备
JP6700550B2 (ja) 2016-01-08 2020-05-27 ミツミ電機株式会社 レギュレータ
CN105700606B (zh) * 2016-01-22 2017-09-05 深圳微步信息股份有限公司 电源模块及其输出电压调节方法
US10614766B2 (en) * 2016-05-19 2020-04-07 Novatek Microelectronics Corp. Voltage regulator and method applied thereto
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법
JP7031983B2 (ja) * 2018-03-27 2022-03-08 エイブリック株式会社 ボルテージレギュレータ
US10956352B2 (en) 2018-05-29 2021-03-23 Continental Automotive Systems, Inc. Automatic location based addressing method for network participants in a serial bus system
US10614860B1 (en) * 2019-04-15 2020-04-07 Micron Technology, Inc. Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions
TWI727742B (zh) * 2020-04-16 2021-05-11 晶豪科技股份有限公司 具有暫態響應增強的端接電壓調節裝置
CN111766913B (zh) * 2020-05-27 2023-12-22 北京新忆科技有限公司 集成电路的控制系统和集成电路
CN116996054A (zh) * 2022-03-11 2023-11-03 康希通信科技（上海）有限公司 射频开关电路及射频电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219861A (ja) * 2006-02-16 2007-08-30 Ricoh Co Ltd ボルテージレギュレータ
JP2012226421A (ja) 2011-04-15 2012-11-15 Rohm Co Ltd 電源装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069782A (en) * 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
JP3825300B2 (ja) * 2001-10-31 2006-09-27 Ｎｅｃエレクトロニクス株式会社 内部降圧回路
JP2003150254A (ja) * 2001-11-09 2003-05-23 Seiko Instruments Inc ボルテージ・レギュレータ
JP2004152092A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd 電圧源回路
JP2005011133A (ja) * 2003-06-20 2005-01-13 Mitsumi Electric Co Ltd ボルテージレギュレータ
US7221213B2 (en) * 2005-08-08 2007-05-22 Aimtron Technology Corp. Voltage regulator with prevention from overvoltage at load transients
EP1965283B1 (en) * 2007-02-27 2010-07-28 STMicroelectronics Srl Improved voltage regulator with leakage current compensation
JP2008217203A (ja) * 2007-03-01 2008-09-18 Sanyo Electric Co Ltd レギュレータ回路
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
TWI377460B (en) * 2008-09-02 2012-11-21 Faraday Tech Corp Reference current generator circuit for low-voltage applications
JP5051105B2 (ja) * 2008-11-21 2012-10-17 三菱電機株式会社 リファレンス電圧発生回路及びバイアス回路
US8710812B1 (en) * 2009-01-27 2014-04-29 Xilinx, Inc. Regulating a supply voltage provided to a load circuit
JP5421133B2 (ja) * 2009-02-10 2014-02-19 セイコーインスツル株式会社 ボルテージレギュレータ
WO2012003871A1 (en) * 2010-07-07 2012-01-12 Epcos Ag Voltage regulator and a method for reducing an influence of a threshold voltage variation
JP6110615B2 (ja) * 2012-08-29 2017-04-05 ローム株式会社 リーク電流吸収回路、電圧生成回路、および電源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219861A (ja) * 2006-02-16 2007-08-30 Ricoh Co Ltd ボルテージレギュレータ
JP2012226421A (ja) 2011-04-15 2012-11-15 Rohm Co Ltd 電源装置

Also Published As

Publication number Publication date
TW201535088A (zh) 2015-09-16
US9372489B2 (en) 2016-06-21
CN104571243A (zh) 2015-04-29
US20150108953A1 (en) 2015-04-23
JP2015082196A (ja) 2015-04-27
TWI631449B (zh) 2018-08-01
KR102227587B1 (ko) 2021-03-12
CN104571243B (zh) 2018-01-02
JP6211889B2 (ja) 2017-10-11

Similar Documents

Publication Publication Date Title
KR20150046731A (ko) 볼티지 레귤레이터
US8680828B2 (en) Voltage regulator
KR101618612B1 (ko) 전압 조정기
US20180292854A1 (en) Voltage regulator
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US8519782B2 (en) Constant voltage circuit
US9052729B2 (en) Current control for output device biasing stage
US9298200B2 (en) Constant voltage circuit with drooping and foldback overcurrent protection
US9411345B2 (en) Voltage regulator
JP5279544B2 (ja) ボルテージレギュレータ
KR20150077340A (ko) 볼티지 레귤레이터 및 전자 기기
KR20150024272A (ko) 전압 레귤레이터
KR20150087807A (ko) 전압 레귤레이터
KR20150123712A (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
KR20160124672A (ko) 전류 검출 회로
KR20140109830A (ko) 볼티지 레귤레이터
US8040650B2 (en) Excess-current protection circuit and power supply
KR102227586B1 (ko) 전압 레귤레이터
JP6700550B2 (ja) レギュレータ
US9798346B2 (en) Voltage reference circuit with reduced current consumption
JP4892366B2 (ja) 過電流保護回路およびボルテージレギュレータ
JP2013054535A (ja) 定電圧発生回路
US9400514B2 (en) Current control for output device biasing stage
KR101089896B1 (ko) 저전압 강하 레귤레이터
KR20150071646A (ko) 볼티지 레귤레이터

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141015

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20160218

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190529

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141015

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201006

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210309

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210309

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241220