CN106843348B - 电压调节器和包括该电压调节器的移动设备 - Google Patents

电压调节器和包括该电压调节器的移动设备 Download PDF

Info

Publication number
CN106843348B
CN106843348B CN201610839278.7A CN201610839278A CN106843348B CN 106843348 B CN106843348 B CN 106843348B CN 201610839278 A CN201610839278 A CN 201610839278A CN 106843348 B CN106843348 B CN 106843348B
Authority
CN
China
Prior art keywords
voltage
node
gate
power
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610839278.7A
Other languages
English (en)
Other versions
CN106843348A (zh
Inventor
梁埈赫
金大容
金赏镐
朴宰琎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150181279A external-priority patent/KR102365143B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106843348A publication Critical patent/CN106843348A/zh
Application granted granted Critical
Publication of CN106843348B publication Critical patent/CN106843348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种电压调节器和包括该电压调节器的移动设备。该电压调节器包括：误差放大器，被配置为通过第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；功率晶体管，连接在第二节点与电压调节器的输出节点之间，通过所述第二节点提供第二电压；以及开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平。

Description

电压调节器和包括该电压调节器的移动设备
对相关申请的交叉引用
本申请要求于2015年9月22日提交的美国临时专利申请第62/221,849号的优先权以及于2015年12月17日提交的韩国专利申请第10-2015-0181279号的优先权，其公开通过整体引用被合并于此。
技术领域
本发明构思的示例性实施例涉及电压调节器，并且更具体地涉及使用多功率(multi-power)和增益提升(gain-boosting)技术的电压调节器和包括该电压调节器的移动设备。
背景技术
由于电池效率的提高，移动设备可以操作延长的时间段，而不必对其电池再充电。
移动设备可包括低压差(low-dropout，LDO)调节器。LDO调节器从移动设备中包括的功率管理集成电路(IC)接收操作电压，并将操作电压转换为由移动设备中包括的半导体芯片使用的电压。LDO调节器确保压差电压，例如，输入电压与输出电压之间的差，以正确生成输出电压。
然而，当压差电压过小时，LDO调节器的整体反馈回路增益下降。结果，在LDO调节器的输出电压中出现大的误差。
当通过电力线从功率管理IC向LDO调节器提供功率电压时，LDO调节器的输入电压可能不等于功率管理IC的输出电压。这是因为电力线的压降。因此，随着LDO调节器的输入电压下降，压差电压接近0。在此情况下，LDO调节器的整体反馈回路增益太低以致LDO调节器可能不能正常操作。
发明内容
根据本发明构思的示例性实施例，提供了一种电压调节器，包括：误差放大器，被配置为通过第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；功率晶体管，连接在第二节点与输出节点之间，通过所述第二节点提供第二电压；以及开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平。
根据本发明构思的示例性实施例，提供了一种移动设备，包括：电压调节器；以及功率管理集成电路，被配置为将第一电压通过第一传输线提供至电压调节器，并将第二电压通过第二传输线提供至电压调节器。所述电压调节器包括：误差放大器，被配置为通过连接至第一传输线的第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；功率晶体管，连接在连接至第二传输线的第二节点与电压调节器的输出节点之间；以及开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平。
根据本发明构思的示例性实施例，提供了一种移动设备，包括：存储器；存储器控制器，包括电压调节器；以及功率管理集成电路，被配置为将第一电压和第二电压提供至电压调节器，并将第三电压提供至存储器。电压调节器包括：误差放大器，被配置为通过第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；功率晶体管，连接在接收第二电压的第二节点与电压调节器的输出节点之间；以及开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平。第一电压高于第二电压。
根据发明构思的示例性实施例，提供了一种电压调节器，包括：功率晶体管，被配置为输出电压调节器的输出电压；以及开关电路，被配置为响应于至少一个控制信号、以及第一电压和第二电压中的每一个的电平，将第一电压或第二电压提供至功率晶体管的栅极，并且响应于至少一个控制信号、以及第一电压和第二电压中的每一个的电平，将第一电压或第二电压提供至功率晶体管的体。
附图说明
通过参照附图详细描述发明构思的示例性实施例，发明构思的上述和其他特征将变得更明显，在附图中：
图1是根据本发明构思的示例性实施例的集成电路(IC)的框图；
图2是根据本发明构思的示例性实施例的图1中图示的第一开关电路的图；
图3是根据本发明构思的示例性实施例的图2中图示的功率选择器电路的图；
图4是根据本发明构思的示例性实施例的图1中图示的第二开关电路的图；
图5是根据本发明构思的示例性实施例的图1中图示的第三开关电路的图；
图6是根据本发明构思的示例性实施例的第一电压的第一功率序列、第二电压的第二功率序列和控制信号的时序图；
图7是用于说明根据本发明构思的示例性实施例的电压调节器的操作的图，该电压调节器根据图6图示的第一功率序列、第二功率序列和控制信号操作；
图8是用于说明本根据发明构思的示例性实施例的电压调节器的操作的图，该电压调节器根据图6所示的第一功率序列、第二功率序列和控制信号操作；
图9是用于说明本根据发明构思的示例性实施例的电压调节器的操作的图，该电压调节器根据图6所示的第一功率序列、第二功率序列和控制信号操作；
图10是用于说明本根据发明构思的示例性实施例的电压调节器的操作的图，该电压调节器根据图6所示的第一功率序列、第二功率序列和控制信号操作；
图11是用于说明本根据发明构思的示例性实施例的电压调节器的操作的图，该电压调节器根据图6所示的第一功率序列、第二功率序列和控制信号操作；
图12是根据本发明构思的示例性实施例的图1中图示的误差放大器的电路图；
图13是根据本发明构思的示例性实施例的图1中图示的误差放大器的电路图；
图14是根据本发明构思的示例性实施例的图1中图示的开关电路的框图；
图15是根据本发明构思的示例性实施例的包括图1中图示的IC和功率管理IC的电子设备的框图；
图16是根据本发明构思的示例性实施例的包括图1中图示的IC和功率管理IC的电子设备的框图；
图17是根据本发明构思的示例性实施例的包括图1中图示的IC和功率管理IC的电子设备的框图；
图18是根据本发明构思的示例性实施例的包括图1中图示的IC和功率管理IC的电子设备的框图；以及
图19是根据本发明构思的示例性实施例的电压调节器的操作的流程图。
具体实施方式
图1是根据本发明构思的示例性实施例的集成电路(IC)100的框图。IC100可包括第一通电检测器110、第二通电检测器115、逻辑门电路120、使能(或操作控制)信号生成器125、电压调节器130和负载块180。以下，功率可指代操作电压。IC 100可以是半导体芯片、处理器、应用处理器、片上系统(SoC)、存储器控制器、显示驱动器IC(DDI)或智能卡，但不限于此。
第一通电检测器110可以检测第一电压VIN1的电平，并生成第一检测信号DET1。第二通电检测器115可以检测第二电压VIN2的电平，并可以生成第二检测信号DET2。例如，第一电压VIN1的最大电平(例如，1.8V)可以高于第二电压VIN2的最大电平(例如，1.2V)，但是本发明构思不限于此。例如，当第一电压VIN1被充分供电直至1.8V时，第一通电检测器110可以生成高电平(或逻辑1)的第一检测信号DET1。当第二电压VIN2被充分供电直至1.2V时，第二通电检测器115可以生成高电平(或逻辑1)的第二检测信号DET2。
使得检测信号DET1和DET2能够从低电平(或逻辑0)转变为高电平(或逻辑1)的第一电压、以及使得检测信号DET1和DET2能够从高电平转变为低电平的第二电压可以根据设计规范而进行各种修改。例如，当第一电压VIN1稍微低于1.8V时，第一通电检测器110可以生成高电平的第一检测信号DET1。当第二电压VIN2稍微低于1.2V时，第二通电检测器115可以生成高电平的第二检测信号DET2。
逻辑门电路120可以对第一检测信号DET1和第二检测信号DET2执行与操作以生成通电信号PON。例如，逻辑门电路120可以是与门电路。当第一电压VIN1与第二电压VIN2都被充分供电时，逻辑门电路120可以生成高电平的通电信号PON。
使能信号生成器125可以生成用于控制电压调节器130的操作的操作控制信号EN。例如，当操作控制信号EN处于低电平或被禁用时，电压调节器130可以操作于睡眠模式或节电模式。当操作控制信号EN处于高电平或被使能时，电压调节器130可操作于活动模式或正常模式。
电压调节器130可接收第一电压VIN1和第二电压VIN2，并且可以基于第一电压VIN1的第一功率序列、第二电压VIN2的第二功率序列和操作控制信号EN，控制施加至功率晶体管600的栅极303的栅极电压VG的电平和施加至功率晶体管600的体601的体电压VB的电平。电压调节器130可以是低压降(LDO)电压调节器。
电压调节器130可包括用于对第一电压VIN1供电的第一节点(或线)131、用于对第二电压VIN2供电的第二节点(或线)133、开关电路150、误差放大器200、功率晶体管600、以及电阻器R1和R2。误差放大器200、第一开关电路300、功率晶体管600以及电阻器R1和R2可以形成负反馈回路NFB。例如，电阻器R1和R2可以形成反馈网络。
开关电路150可以基于第一电压VIN1的第一功率序列、第二电压VIN2的第二功率序列和操作控制信号EN，选择施加到功率晶体管600的栅极303的栅极电压VG的电平和施加到功率晶体管600的体601的体电压VB的电平。以下，将参照图2至图11详细描述开关电路150中包括的元件的配置。开关电路150可包括第一开关电路300、第二开关电路400和第三开关电路500。将参照图2至图11详细描述开关电路300、400和500的操作。
误差放大器200可以使用通过第一节点131接收的第一电压VIN1作为操作电压，并且可以放大参考电压VREF和反馈电压VFED之间的差。误差放大器200可以是运算(OP)放大器。
功率晶体管600连接在对第二电压VIN2供电的第二节点133和电压调节器130的输出节点160之间。功率晶体管600可以是P沟道金属氧化物半导体(PMOS)晶体管。电阻器R1和R2可以串联连接在电压调节器130的输出节点(或输出端子)160和地GND之间，并且可以基于功率晶体管600的输出电流生成反馈电压VFED。
偏压生成器800可以生成施加到误差放大器200的偏压VB1和VB2。尽管在图1所示的实施例中偏压生成器800被放置在电压调节器130内部，但是本发明构思不限于此。
负载块180可以是响应于电压调节器130的输出电压Vout而操作的电路(例如，数字逻辑电路或模拟电路)，但是不限于此。
图2是根据本发明构思的示例性实施例的图1中图示的第一开关电路300的图。参照图1和图2，当通电信号PON处于低电平时，第一开关电路300可以将误差放大器200的输出节点(或输出端子)301从功率晶体管600的栅极303断开连接。第一开关电路300可以防止由于第一电压VIN1和第二电压VIN2而在功率晶体管600中出现漏电流。
第一开关电路300可以包括功率选择器电路310A和第一选择电路300A。第一选择电路300A可以包括反相器320和多个MOS晶体管325和330。第一选择电路300A可以执行与传输门(transmission gate)的功能相同或类似的功能。
电压调节器130可以使用多功率，例如，第一电压VIN1和第二电压VIN2，以使用增益提升技术。然而，可能不知道将在何时以及如何根据使用电压调节器130的何种产品环境来提供第一电压VIN1和第二电压VIN2。产品环境可以指代例如包括电压调节器130的半导体芯片。
因此，当使用多功率VIN1和VIN2的电压调节器130被集成到半导体芯片中时，电压调节器130可以通过使用开关电路150阻止异常漏电流，而与第一电压VIN1的第一功率序列和第二电压VIN2的第二功率序列无关。换句话说，开关电路150可以阻止异常漏电流流过功率晶体管600，而与提供第一电压VIN1和第二电压VIN2的顺序无关。此外，即使当既没有提供第一电压VIN1也没有提供第二电压VIN2时，开关电路150也可以阻止异常漏电流流过功率晶体管600。使用自适应功率切换(adaptive power switching，APS)技术的开关电路150可以根据第一电压VIN1的电平和第二电压VIN2的电平，自适应地控制栅极(或栅极电极)303的电压和体(或体电极)601的电压。
功率选择器电路310A可以将第一电压VIN1和第二电压VIN2中更高的一个输出为输出电压VBDS。因为反相器320总是与第一电压VIN1的第一功率序列和第二电压VIN2的第二功率序列无关地操作，所以其可以使用功率选择器电路310A的输出电压VBDS作为操作电压。
反相器320是逻辑门电路的示例。晶体管325可以是N沟道MOS(NMOS)晶体管，并且NMOS晶体管325的体可以连接至地GND。晶体管303可以是PMOS晶体管，并且输出电压VBDS可以提供至PMOS晶体管330的体。
图3是根据本发明构思的示例性实施例的图2中图示的功率选择器电路310A的图。由310A、310B、310C和310表示的功率选择器电路统一由310表示。参照图2和图3，功率选择器电路310可以包括第一PMOS晶体管311和第二PMOS晶体管313。
第一PMOS晶体管311的栅极连接至第二节点133，并且第二PMOS晶体管313的栅极连接至第一节点131。PMOS晶体管311和313中的每一个的体和漏极连接至功率选择器电路310的输出节点(或输出端子)315。例如，当提供至第一节点131的第一电压VIN1低于提供至第二节点133的第二电压VIN2时，第二PMOS晶体管313导通，因此，高于第一电压VIN1的第二电压VIN2可以作为输出电压VBDS通过输出节点315输出。
此外，当提供至第二节点133的第二电压VIN2低于提供至第一节点131的第一电压VIN1时，第一PMOS晶体管311导通，因此，高于第二电压VIN2的第一电压VIN1可以作为输出电压VBDS通过输出节点315输出。换句话说，功率选择器电路310可以输出第一电压VIN1和第二电压VIN2中更高的一个作为输出电压VBDS。
图4是根据本发明构思的示例性实施例的在图1中图示的第二开关电路400的图。参照图1和图4，第二开关电路400可以响应于第一电压VIN1的第一功率序列、第二电压VIN2的第二功率序列和操作控制信号EN，控制提供至功率晶体管600的栅极303的电压。
当第一电压VIN1和第二电压VIN2两者都没有被充分供电时，或者当第一电压VIN1和第二电压VIN2两者都被充分供电、并且操作控制信号EN处于低电平时，第二开关电路400可以将第一电压VIN1和第二电压VIN2中更高的一个提供至功率晶体管600的栅极303。当第一电压VIN1和第二电压VIN2中更高的一个被提供至功率晶体管600的栅极303时，功率晶体管600截止。
第二开关电路400可包括功率选择器电路310B和第二选择电路400A。图4所示的功率选择器电路310B的结构和操作与图3所示的功率选择器电路310的结构和操作相同。因此，将省略功率选择器电路310B的结构和操作的详细描述。
第二选择电路400A可包括反相器420、与(AND)门425、与非(NAND)门430、以及多个PMOS晶体管410和415。反相器420可以使用功率选择器电路310B的输出电压VBDS作为操作电压，并且可以对反相操作控制信号/EN进行反相。元件420、425和430每个可以是使用输出电压VBDS作为操作电压的逻辑门电路。
与门425可以使用功率选择器电路310B的输出电压VBDS作为操作电压，并且可以对反相器420的输出信号和通电信号PON执行与操作。与非门430可以对反相操作控制信号/EN和与门425的输出信号执行与非操作。
PMOS晶体管410连接在输出节点315与功率晶体管600的栅极303之间。PMOS晶体管410可以响应于与门425的输出信号而导通或截止。PMOS晶体管410的体可以连接至输出节点315。PMOS晶体管415连接在第二节点133与功率晶体管600的栅极303之间。PMOS晶体管415可以响应于与非门430的输出信号而导通或截止。PMOS晶体管415的体可以连接至输出节点315。
图5是根据本发明构思的示例性实施例的在图1中图示的第三开关电路500的图。参照图5，第三开关电路500可以响应于第一电压VIN1的第一功率序列、第二电压VIN2的第二功率序列和反相操作控制信号/EN，控制提供至功率晶体管600的体601的体电压VB。
当电压调节器130处于活动模式时(例如，当操作控制信号EN处于高电平时)，假设功率晶体管600的体601连接至第二节点133。然而，当通电信号PON或操作控制信号EN处于低电平时，第三开关电路500将第一电压VIN1和第二电压VIN2中更高的一个提供至功率晶体管600的体601，并且第二开关电路400将该更高的电压提供至功率晶体管600的栅极303。
第三开关电路500可包括功率选择器电路310C和第三选择电路500A。图5所示的功率选择器电路310C的结构和操作与图3所示的功率选择器电路310的结构和操作相同。因此，将省略功率选择器电路310C的结构和操作的详细描述。
第三选择电路500A可包括第一反相器520、与非门525、第二反相器530、以及多个PMOS晶体管510和515。第一反相器520可以使用功率选择器电路310C的输出电压VBDS作为操作电压，并且可以对反相操作控制信号/EN进行反相。元件520、525和530每个可以是使用输出电压VBDS作为操作电压的逻辑门电路。
与非门525可以使用功率选择器电路310C的输出电压VBDS作为操作电压，并且可以对第一反相器520的输出信号和通电信号PON执行与非操作。第二反相器530可以使用功率选择器电路310C的输出电压VBDS作为操作电压，并且可以对与非门525的输出信号反相。
PMOS晶体管510连接在输出节点315与功率晶体管600的体601之间。PMOS晶体管510可以响应于第二反相器530的输出信号而导通或截止。PMOS晶体管510的体可以连接至输出节点315。PMOS晶体管515连接在第二节点133与功率晶体管600的体601之间。PMOS晶体管515可以响应于与非门525的输出信号而导通或截止。PMOS晶体管515的体可以连接至输出节点315。
图6是根据本发明构思的示例性实施例的第一电压VIN1的第一功率序列PSEQ1、第二电压VIN2的第二功率序列PSEQ2和控制信号的时序图。参照图6，第二电压VIN2在第一电压VIN1之前被供电和断电。这里，“供电”可以意味着加强(ramp-up)或提高，并且“断电”可以意味着减弱(ramp-down)或降低。第一电压VIN1的第一功率序列PSEQ1和第二电压VIN2的第二功率序列PSEQ2如图6所示。控制信号包括操作控制信号EN和通电信号PON。
图7是用于说明本根据发明构思的示例性实施例的电压调节器的操作的图，其根据图6所示的第一功率序列PSEQ1、第二功率序列PSEQ2以及控制信号EN和PON操作。将参照图1至图7详细描述在图6的第一时段I中的开关电路150以及开关电路300、400和500的操作。
当在第一时段I中操作控制信号EN处于低电平时，第一开关电路300的功率选择器电路310A输出第二电压VIN2，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当如图6所示通电信号PON处于低电平(例如，PON＝0)时，图2所示的NMOS晶体管325响应于处于低电平的通电信号PON而截止，并且PMOS晶体管330响应于处于高电平的反相器320的输出信号而截止。
图4所示的第二开关电路400的功率选择器电路310B输出第二电压VIN2，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当操作控制信号EN和通电信号PON两者都处于低电平时，换句话说，当反相操作控制信号/EN处于高电平并且通电信号PON处于低电平时，反相器420的输出信号和与门425的输出信号处于低电平，并且与非门430的输出信号处于高电平。
因此，PMOS晶体管410响应于处于低电平的与门425的输出信号而导通。结果，第二节点133连接至功率晶体管600的栅极303。PMOS晶体管415响应于处于高电平的与非门430的输出信号而截止。第二开关电路400将第二电压VIN2提供至功率晶体管600的栅极303。
图5所示的第三开关电路500的功率选择器电路310C输出第二电压VIN2，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当操作控制信号EN和通电信号PON两者都处于低电平时，换句话说，当反相操作控制信号/EN处于高电平并且通电信号PON处于低电平时，第一反相器520的输出信号处于低电平，与非门525的输出信号处于高电平，并且第二反相器530的输出信号处于低电平。
因此，PMOS晶体管510响应于处于低电平的第二反相器530的输出信号而导通。结果，第二节点133连接至功率晶体管600的体601。PMOS晶体管515响应于处于高电平的与非门525的输出信号而截止。第三开关电路500将第二电压VIN2提供至功率晶体管600的体601。在第一时段I中，第一电压VIN1可以接近0V。
图8是用于说明根据本发明构思的示例性实施例的电压调节器的操作的图，其根据图6所示的第一功率序列PSEQ1、第二功率序列PSEQ2以及控制信号EN和PON操作。将参照图1至图6和图8详细描述图6的第二时段II或第四时段IV中的开关电路300、400和500的操作。第二时段II和第四时段IV可以是睡眠模式的时段。在第二时段II或第四时段IV中，操作控制信号EN处于低电平(例如，EN＝0)，通电信号PON处于高电平(例如，PON＝1)，并且反相操作控制信号/EN处于高电平。
在第二时段II或第四时段IV中，图2所示的第一开关电路300的功率选择器电路310A输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。
当如图6所示通电信号PON处于高电平(例如，PON＝1)时，NMOS晶体管325响应于处于高电平的通电信号PON而导通，并且PMOS晶体管330响应于处于低电平的反相器320的输出信号而导通。因此，误差放大器200的输出节点301电连接至功率晶体管600的栅极303。
图4所示的第二开关电路400的功率选择器电路310B输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当反相操作控制信号/EN处于高电平并且通电信号PON处于高电平时，反相器420的输出信号和与门425的输出信号处于低电平，并且与非门430的输出信号处于高电平。
因此，PMOS晶体管410响应于处于低电平的与门425的输出信号而导通。结果，第一节点131连接至功率晶体管600的栅极303。PMOS晶体管415响应于处于高电平的与非门430的输出信号而截止。第二开关电路400将第一电压VIN1提供至功率晶体管600的栅极303。
图5所示的第三开关电路500的功率选择器电路310C输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当反相操作控制信号/EN处于高电平并且通电信号PON处于高电平时，第一反相器520的输出信号处于低电平，与非门525的输出信号处于高电平，并且第二反相器530的输出信号处于低电平。
因此，PMOS晶体管510响应于处于低电平的第二反相器530的输出信号而导通。结果，第一节点131连接至功率晶体管600的体601。PMOS晶体管515响应于处于高电平的与非门525的输出信号而截止。第三开关电路500将第一电压VIN1提供至功率晶体管600的体601。
尽管在图8图示的实施例中第一电压VIN1被提供至功率晶体管600的栅极303和体601，但是根据本发明构思的示例性实施例，第二电压VIN2可以被提供至功率晶体管600的栅极303和体601。对于该情况，可以改变第二开关电路400和第三开关电路500中的每一个的内部结构以提供第二电压VIN2。
图9是用于说明根据本发明构思的示例性实施例的电压调节器的操作的图，其根据图6所示的第一功率序列PSEQ1、第二功率序列PSEQ2以及控制信号EN和PON操作。将参照图1至图6和图9详细描述图6的第三时段III中的开关电路300、400和500的操作。第三时段III可以是活动模式的时段。在第三时段III中，操作控制信号EN处于高电平(例如，EN＝1)，通电信号PON处于高电平(例如，PON＝1)，并且反相操作控制信号/EN处于低电平。
在第三时段III中，图2所示的第一开关电路300的功率选择器电路310A输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当如图6所示通电信号PON处于高电平(例如，PON＝1)时，NMOS晶体管325响应于处于高电平的通电信号PON而导通，并且PMOS晶体管330响应于处于低电平的反相器320的输出信号而导通。因此，误差放大器200的输出节点301电连接至功率晶体管600的栅极303。
图4所示的第二开关电路400的功率选择器电路310B输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当反相操作控制信号/EN处于低电平并且通电信号PON处于高电平时，反相器420的输出信号、与门425的输出信号和与非门430的输出信号都处于高电平。
因此，PMOS晶体管410响应于处于高电平的与门425的输出信号而截止，并且PMOS晶体管415响应于处于高电平的与非门430的输出信号而截止。结果，第二开关电路400不将第一电压VIN1或第二电压VIN2提供至功率晶体管600的栅极303。换句话说，第二开关电路400截止。
图5所示的第三开关电路500的功率选择器电路310C输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当反相操作控制信号/EN处于低电平并且通电信号PON处于低电平时，第一反相器520的输出信号处于高电平，与非门525的输出信号处于低电平，并且第二反相器530的输出信号处于高电平。
因此，PMOS晶体管510响应于处于高电平的第二反相器530的输出信号而截止，并且PMOS晶体管515响应于处于低电平的与非门525的输出信号而导通。第三开关电路500将第二电压VIN2提供至功率晶体管600的体601。换句话说，第二节点133电连接至功率晶体管600的体601。
图10是用于说明根据本发明构思的示例性实施例的电压调节器的操作的图，其根据图6所示的第一功率序列PSEQ1、第二功率序列PSEQ2以及控制信号EN和PON操作。将参照图1至图6和图10详细描述图6的第五时段V中的开关电路300、400和500的操作。在第五时段V中，操作控制信号EN处于低电平(例如，EN＝0)，通电信号PON处于低电平(例如，PON＝0)，并且反相操作控制信号/EN处于高电平。
在第五时段V中，图2所示的第一开关电路300的功率选择器电路310A输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当如图6所示通电信号PON处于低电平(例如，PON＝0)时，NMOS晶体管325响应于处于低电平的通电信号PON而截止，并且PMOS晶体管330响应于处于高电平的反相器320的输出信号而截止。因此，误差放大器200的输出节点301与功率晶体管600的栅极303断开连接。
图4所示的第二开关电路400的功率选择器电路310B输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当反相操作控制信号/EN处于高电平并且通电信号PON处于低电平时，反相器420的输出信号和与门425的输出信号处于低电平，并且与非门430的输出信号处于高电平。
因此，PMOS晶体管410响应于处于低电平的与门425的输出信号而导通，并且PMOS晶体管415响应于处于高电平的与非门430的输出信号而截止。第一电压VIN1通过PMOS晶体管410提供至功率晶体管600的栅极303。换句话说，第一节点131电连接至功率晶体管600的栅极303。
图5所示的第三开关电路500的功率选择器电路310C输出第一电压VIN1，例如，第一电压VIN1和第二电压VIN2中更高的一个，作为输出电压VBDS。当反相操作控制信号/EN处于高电平并且通电信号PON处于低电平时，第一反相器520的输出信号处于低电平，与非门525的输出信号处于高电平，并且第二反相器530的输出信号处于低电平。
因此，PMOS晶体管510响应于处于低电平的第二反相器530的输出信号而导通，并且PMOS晶体管515响应于处于高电平的与非门525的输出信号而截止。第一电压VIN1通过PMOS晶体管510提供至功率晶体管600的体601。换句话说，第一节点131电连接至功率晶体管600的体601。
图11是用于说明根据本发明构思的示例性实施例的电压调节器的操作的图，其根据图6所示的第一功率序列PSEQ1、第二功率序列PSEQ2以及控制信号EN和PON而操作。参照图11，第一电压VIN1在第二电压VIN2之前被供电和断电。图11所示的时段I至V分别对应于图6所示的时段I至V。因此，图11所示的时段I至V中的开关电路300、400和500的操作与图6所示的时段I至V中的开关电路300、400和500的操作相同。
例如，在第五时段V中，操作控制信号EN处于低电平(例如，EN＝0)，通电信号PON处于低电平(例如，PON＝0)，并且反相操作控制信号/EN处于高电平。图2所示的第一开关电路300的功率选择器电路310A输出第一电压VIN1作为输出电压VBDS。NMOS晶体管325和PMOS晶体管330截止，因此，误差放大器200的输出节点301没有连接至功率晶体管600的栅极303。
图4所示的第二开关电路400的功率选择器电路310B输出第一电压VIN1作为输出电压VBDS。反相器420的输出信号和与门425的输出信号处于低电平，并且与非门430的输出信号处于高电平。因此，PMOS晶体管410导通，并且PMOS晶体管415截止。结果，第一电压VIN1通过PMOS晶体管410被提供至功率晶体管600的栅极303。
图5所示的第三开关电路500的功率选择器电路310C输出第一电压VIN1作为输出电压VBDS。第一反相器520的输出信号处于低电平，与非门525的输出信号处于高电平，并且第二反相器530的输出信号处于低电平。因此，PMOS晶体管510导通，并且PMOS晶体管515截止。结果，第一电压VIN1通过PMOS晶体管510提供至功率晶体管600的体601。
图12是根据本发明构思的示例性实施例的图1所示的误差放大器200的电路图。参照图1和图12，误差放大器200可以包括放大器级200-1和输出级200-2。为了描述清楚，在图12中与误差放大器200一起图示了第一开关电路300、功率晶体管600和电阻器R1和R2。
假设开关S1至S4响应于处于高电平的操作控制信号EN而导通，并且响应于处于低电平的操作控制信号EN而截止，并且本地放大器230和240响应于处于高电平的操作控制信号EN而使能。因此，当操作控制信号EN处于高电平时，开关S3导通，并且开关S1、S2和S4截止。例如，开关S1至S4可以是传输门，但是发明构思不限于此。
例如，当操作控制信号EN处于低电平时，开关S1、S2和S4响应于处于高电平的反相操作控制信号/EN而导通。因此，误差放大器200中包括的电流源晶体管P1和P2中的每一个的栅极连接至提供第一电压VIN1的第一节点131，因此，电流源晶体管P1和P2截止。结果，电流源晶体管P1和P2的电流路径被完全切断。此外，由于电流源晶体管N5、N6、N7和N8中的每一个的栅极连接至地GND，所以电流源晶体管N5至N8截止。结果，电流源晶体管N5至N8中的每一个的电流路径被完全切断。
放大器级200-1可以使用第一电压VIN1作为操作电压，并且可以放大参考电压VREF与反馈电压VFED之间的差。例如，放大器级200-1可以具有2级级联架构。图1所示的偏压生成器800可以将偏压VB1和VB2提供至放大器级200-1。
误差放大器200可以包括多个PMOS晶体管P1至P6和多个NMOS晶体管N1至N8。PMOS晶体管P3可以响应于第一偏压VB1而操作，并且NMOS晶体管N1至N3可以响应于第二偏压VB2而操作。当开关S3导通时，恒流源135可以将偏置电流提供至连接至一对放大晶体管P5和P6的公共节点202。
开关S1连接在第一节点131与节点203之间；PMOS晶体管P1连接在第一节点131与节点205之间；并且PMOS晶体管P1的栅极连接至节点203。偏置PMOS晶体管P3连接在节点203与205之间；偏置NMOS晶体管N1连接在节点203与节点213之间；NMOS晶体管N5连接在节点213与地GND之间；NMOS晶体管N5的栅极连接至节点221；开关S2连接在节点221与地GND之间；NMOS晶体管N2和N6串联连接在节点221与地GND之间；并且NMOS晶体管N6的栅极连接至节点221。
PMOS晶体管P5响应于反馈电压VFED而操作，并且连接在节点202与221之间；PMOS晶体管P6响应于参考电压VREF而操作并且连接在节点202与节点223之间；NMOS晶体管N3与N7串联连接在节点223与地GND之间；NMOS晶体管N7的栅极连接至节点223；并且开关S4连接在节点223与地GND之间。PMOS晶体管P5和P6可以放大参考电压VREF与反馈电压VFED之间的差。
输出级200-2可以将由放大器级200-1放大的信号通过误差放大器200的输出节点301输出至第一开关电路300。由于2级级联架构，功率晶体管600的栅极303的栅极电压VG的摆动范围可以增大。
输出级200-2可以具有包括本地反馈回路LFL1和LFL2的2级级联架构。PMOS晶体管P2连接在第一节点131和节点209之间，并且PMOS晶体管P2的栅极连接至节点203。
第一本地放大器230可以放大节点205的电压与节点209的电压之间的差，并且可以将放大的信号施加至PMOS晶体管P4的栅极。第一本地放大器230可以位于第一节点131和误差放大器200的输出节点301之间的上拉路径上。PMOS晶体管P4连接在节点209与误差放大器200的输出节点301之间。
NMOS晶体管N4可以连接在误差放大器200的输出节点301与节点219之间。第二本地放大器240可以放大节点213的电压与节点219的电压之间的差，并且可以将放大的信号施加至NMOS晶体管N4的栅极。第二本地放大器240可以位于误差放大器200的输出节点301与地GND之间的下拉路径上。NMOS晶体管N8连接在节点219与地GND之间，并且NMOS晶体管N8的栅极连接至节点223。
由于输出级200-2具有包括两个本地反馈回路LFL1和LFL2的2级级联架构，所以误差放大器200的回路增益或整体增益可以增大。例如，输出级200-2的回路增益可以增大至传统误差放大器的回路增益的10,000倍(例如，80dB)。例如，回路增益可以是绕反馈回路的增益之和并且可以以分贝表示。
当输出级200-2具有2级级联架构而不包括两个本地反馈回路LFL1和LFL2时，输出级200-2的回路增益可以增大至传统误差放大器的回路增益的100倍(例如，40dB)。
图13是根据本发明构思的示例性实施例的误差放大器200A的电路图。参照图12和图13，假设开关S1至S7响应于处于高电平的操作控制信号EN而导通，并且响应于处于低电平的操作控制信号EN而截止，并且本地放大器230和240A响应于处于高电平的操作控制信号EN而使能。因此，当操作控制信号EN处于高电平时，开关S3和S7导通，并且开关S1、S2、S4、S5和S6截止。例如，开关S1至S7可以是传输门，但是本发明构思不限于此。
例如，当操作控制信号EN处于低电平时，开关S1、S2、S4、S5和S6响应于处于高电平的反相操作控制信号/EN而导通。因此，误差放大器200A中包括的电流源晶体管P1和P2中的每一个的栅极连接至提供第一电压VIN1的第一节点131，因此，电流源晶体管P1和P2截止。结果，电流源晶体管P1和P2的电流路径被完全切断。此外，由于电流源晶体管N5、N6、N7、N8、N11和N12中的每一个的栅极连接至地GND，因此，电流源晶体管N5至N8、N11和N12截止。结果，电流源晶体管N5至N8、N11和N12中的每一个的电流路径被完全切断。
误差放大器200A可以包括放大器级200-1’、输出级200-2’和快速瞬时驱动器(FTD)250。放大器200-1’的结构和操作与图12的放大器级200-1的结构和操作相同。除了用三输入本地放大器240A替换两输入本地放大器240之外，输出级200-2’的结构和操作与图12的输出级200-2的结构和操作相同。
参照图1和图13，由于通过电压调节器130的输出节点160提供至负载块180的负载电流Iload的快速改变而出现的功率晶体管600的栅极电压VG的瞬时特性可能变得劣化。然而，FTD 250可以防止栅极电压VG的瞬时特性劣化太多。例如，FTD 250可以执行增益提升。
FTD 250可以包括串联连接在误差放大器200A的输出节点301和地GND之间的MOS晶体管N10和N11、连接在节点253和255之间的电阻器R3、连接在输出节点160和节点255之间的电容器C、串联连接在第一节点131与节点253之间的恒流源260和开关S7、以及连接在节点253和地GND之间的MOS晶体管N12。
NMOS晶体管N10连接在输出节点301与节点251之间；NMOS晶体管N10的栅极连接至第二本地放大器240A的输出端。NMOS晶体管N11的栅极连接至节点253；并且NMOS晶体管N12的栅极连接至节点255。开关S5连接在节点253与地GND之间；开关S6连接在节点255与地GND之间。
如上所述，当FTD 250被包含在误差放大器200A中时，图12所示的两输入第二本地放大器240可以被图13所示的三输入本地放大器240A所替代。换句话说，除了三输入本地放大器240A、FTD 250、恒流源260和开关S7之外，图12所示的误差放大器200的结构和操作与图13所示的误差放大器200A的结构和操作类似。
如图13所示，三输入本地放大器240A和NMOS晶体管N4形成第二本地反馈回路LFL2。三输入本地放大器240A和NMOS晶体管N10形成第三本地反馈回路LFL3。
换句话说，两个本地反馈回路LFL2和LFL3可以使用三输入本地放大器240A以及NMOS晶体管N4和N10形成。形成本地反馈回路LFL2和LFL3中的每一个的三输入本地放大器240A可以提高FTD 250的输出阻抗。因此，误差放大器200A的增益增大。换句话说，由于在误差放大器200中包括本地反馈回路LFL1和LFL2，所以输出阻抗和回路增益增大。此外，因为在误差放大器200A中包括本地反馈回路LFL1、LFL2和LFL3，所以输出阻抗和本地增益增大。
如上参照图12和图13所述，当电压调节器130的压差电压减小时，尽管功率晶体管600的增益减小，但是包括图12所示的输出级200-2或图13所示的输出级200-2’和FTD 250的误差放大器200的增益也可以增大。结果，电压调节器130的整体增益增大。
在电压调节器130中，使用多功率，例如，第一电压VIN1和第二电压VIN2，校正由电压调节器130的输入电压的减小导致的电压调节器130的异常操作，并且通过使用增益提升同时也校正由压差电压的减小导致的电压调节器130的环路增益的减小。
图14是根据本发明构思的示例性实施例的图1所示的开关电路150的框图。具体地，图14示出图1的开关电路150的示例150A。参照图2至图5和图14，开关电路300、400和500分别包括功率选择器电路310A、310B和310C。然而，图14所示的开关电路150A中包括的选择电路300A、400A和500A可以彼此共享单个功率选择器电路310。换句话说，第一选择电路300A使用功率选择器电路310的输出电压VBDS操作，并且第二选择电路400A和第三选择电路500A使用功率选择器电路310的输出电压VBDS和第二电压VIN2操作。
图15是根据本发明构思的示例性实施例的包括图1所示的IC 100和功率管理IC(PMIC)50的电子设备900-1的框图。参照图1至图15，电子设备900-1包括PMIC 50和IC 100。
PMIC 50将第一电压VIN1通过第一传输线80发送至IC 100，并将第二电压VIN2通过第二传输线90发送至IC 100。尽管图15中示意性图示IC 100，但是图15所示的IC 100指代图1所示的IC 100。
图16是根据本发明构思的示例性实施例的电子设备900-2的框图。参照图1至图14和图16，电子设备900-2包括PMIC 50和IC 100A。PMIC 50将第二电压VIN2通过第二传输线90发送至IC 100A，并将第三电压VIN3通过第三传输线95发送至IC 100A。
除了电压调节器101之外，图16所示的IC 100A的结构与图15所示的IC 100A的结构相同。电压调节器101可以从第三电压VIN3生成第一电压VIN1。从PMIC 50提供的第二电压VIN2和由电压调节器101生成的第一电压VIN1被提供至电压调节器130。第三电压VIN3可以高于第一电压VIN1。例如，第三电压VIN3可以是3.3V，第一电压VIN1可以是1.8V，并且第二电压VIN2可以是1.2V，但是本发明构思不限于此。
图17是根据发明构思的示例性实施例的包括图1所示的IC 100和PMIC 50的电子设备900的框图。参照图1至图14和图17，电子设备900可包括PMIC 50、应用处理器(AP)910、存储器控制器100和存储器950。图15至图17中分别示出的电子设备900-1、900-2和900可以是移动设备。移动设备中的每一个可以是膝上计算机、蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数字摄像机、便携多媒体播放器(PMP)、个人导航设备或便携导航设备(PND)、手持游戏控制台、移动因特网设备(MID)、穿戴式计算机、物联网(IoT)设备、万联网(IoE)设备、无人驾驶机和电子书。
PMIC 50可以包括电压调节器51、52、53和54，其分别生成电压VIN1、VIN2、VIN3和VIN4。电压调节器51、52、53和54中的每一个可以是LDO电压调节器或开关电压调节器(例如，压降式(buck)转换器)。
第一电压调节器51生成提供至存储器控制器100的第一电压VIN1。第二电压调节器52生成提供至存储器控制器100的第二电压VIN2。第三电压调节器53生成提供至存储器950的第三电压VIN3。第四电压调节器54生成提供至AP 910的第四电压VIN4。
参照图1至图14描述的IC 100可以指代存储器控制器100，但是本发明构思不限于此。使用多功率VIN1和VIN2的存储器控制器100可以包括电压调节器130、主机接口920、逻辑电路930和存储器接口940。存储器控制器100还可包括图1所示的元件110、115、120和125。电压调节器130可以将输出电压Vout提供至逻辑电路930。逻辑电路930可以是图1所示的负载块180，但是不限于此。
主机接口920可以接口AP 910和逻辑电路930之间的数据。存储器接口940可以接口逻辑电路930和存储器950之间的数据。存储器接口940可以是存储器控制器接口。
使用第四电压VIN4的AP 910可以控制存储器控制器100的操作，并且可以与存储器控制器100传递数据。存储器控制器100可以控制存储器950的操作，例如读写操作，并且可以根据AP 910的控制与存储器950传递数据。
使用第三电压VIN3的存储器950可以包括易失性或非易失性存储器。易失性存储器可以是随机存取存储器(RAM)、动态RAM(DRAM)、或静态RAM(SRAM)。非易失性存储器可以是电可擦除可编程只读存储器(EEPROM)、闪存、磁RAM(MRAM)、自旋转移力矩MRAM、铁电RAM(FeRAM)、相变RAM(PRAM)或电阻RAM(RRAM)。
图18是根据本发明构思的示例性实施例的电子设备900A的框图。参照图1至图14和图18，电子设备900A可包括PMIC 50A、AP 910、存储器控制器100A和存储器950。
图18的PMIC 50A包括比图17的PMIC 50少一个的电压调节器。PMIC50A的第二电压调节器52生成提供至存储器控制器100A的第二电压VIN2。PMIC 50A的第三电压调节器53生成提供至存储器控制器100A和存储器950的第三电压VIN3。PMIC 50A的第四电压调节器54生成提供至AP 910的第四电压VIN4。
如上参照图16所述，电压调节器101可以从第三电压VIN3生成第一电压VIN1。存储器控制器100A还可包括图1所示的元件110、115、120和125。存储器控制器100A是参照图1至图14描述的IC 100的示例，并且可以指代参照图16描述的IC 100A。
图19是根据本发明构思的示例性实施例的电压调节器130的操作的流程图。参照图1至图19，在操作S110中，使用多功率和增益提升技术的电压调节器130可以接收通过第一节点131输入的第一电压VIN1的第一功率序列PSEQ1、通过第二节点133输入的第二电压VIN2的第二功率序列PSEQ2、以及操作控制信号EN，并且可以分析第一功率序列PSEQ1、第二功率序列PSEQ2和操作控制信号EN。在操作S120中，如上参照图1至图10所述，根据分析结果，电压调节器130可以选择提供至功率晶体管600的栅极303的栅极电压VG的电平以及提供至功率晶体管600的体601的体电压VB的电平。
如上所述，根据发明构思的示例性实施例，使用多功率和增益提升技术的电压调节器使用增益提升技术来提升电压调节器中包括的误差放大器的增益，使得即使当压差电压非常低时，电压调节器也正常操作。结果，电压调节器提高或最大化其功率效率。此外，当电子设备包括电压调节器时，电子设备的电池的使用时间增长，并且防止了由于功率损耗而导致的能量的流出，这降低了电子设备中产生的热量。
虽然已经参照发明构思的示例性实施例具体示出和描述了发明构思，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种改变，而不背离如所附权利要求所定义的发明构思的精神和范围。

Claims (19)

1.一种电压调节器，包括：
误差放大器，被配置为通过第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；
功率晶体管，连接在第二节点与输出节点之间，通过所述第二节点提供第二电压；以及
开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平，
其中，当第一电压和第二电压中的一个没有被供电时，开关电路选择第一电压和第二电压中更高的一个作为栅极电压和体电压，并将功率晶体管的栅极从误差放大器的输出节点断开连接。
2.如权利要求1所述的电压调节器，其中，第一电压高于第二电压。
3.如权利要求1所述的电压调节器，其中，当第一电压和第二电压两者都被供电、并且操作控制信号被禁用时，开关电路选择第一电压或第二电压作为栅极电压和体电压，并且将功率晶体管的栅极连接至误差放大器的输出节点。
4.如权利要求1所述的电压调节器，其中，当第一电压和第二电压都被供电、并且操作控制信号被使能时，开关电路选择误差放大器的输出电压作为栅极电压，并且选择第二电压作为体电压。
5.如权利要求4所述的电压调节器，其中，当操作控制信号被使能时，误差放大器使用第一电压作为操作电压来输出放大的电压，并且当操作控制信号被禁用时，不使用第一电压作为操作电压。
6.如权利要求1所述的电压调节器，其中，开关电路包括：
第一开关电路，连接在误差放大器的输出节点与功率晶体管的栅极之间；
第二开关电路，连接至第一节点、第二节点和功率晶体管的栅极；以及
第三开关电路，连接至第一节点、第二节点和功率晶体管的体。
7.如权利要求6所述的电压调节器，其中，第一开关电路响应于通电信号而控制误差放大器的输出节点与功率晶体管的栅极之间的连接，所述通电信号响应于第一功率序列和第二功率序列而生成，
第二开关电路响应于通电信号和操作控制信号，控制第一节点与功率晶体管的栅极之间的连接、以及第二节点与功率晶体管的栅极之间的连接，以及
第三开关电路响应于通电信号和操作控制信号，控制第一节点和第二节点中的任一个与功率晶体管的体之间的连接。
8.如权利要求7所述的电压调节器，其中，第一开关电路至第三开关电路中的每一个包括逻辑门电路，被配置为处理通电信号和操作控制信号中的至少一个信号，并且逻辑门电路使用第一电压与第二电压中更高的一个作为操作电压。
9.如权利要求1所述的电压调节器，其中，误差放大器包括：
放大器级，具有两级级联架构，并且被配置为放大参考电压与反馈电压之间的差；以及
输出级，具有两级级联架构，并且被配置为将放大的电压从放大器级输出至开关电路。
10.如权利要求9所述的电压调节器，其中，输出级包括：
第一反馈回路，被布置在第一节点与误差放大器的输出节点之间的上拉路径；以及
第二反馈回路，被布置在误差放大器的输出节点与地之间的下拉路径。
11.如权利要求10所述的电压调节器，其中，误差放大器还包括第三反馈回路，被布置在误差放大器的输出节点与地之间，并且共享第二反馈回路的一部分。
12.一种移动设备，包括：
电压调节器；以及
功率管理集成电路，被配置为将第一电压通过第一传输线提供至电压调节器，并将第二电压通过第二传输线提供至电压调节器，
其中，所述电压调节器包括：
误差放大器，被配置为通过连接至第一传输线的第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；
功率晶体管，连接在连接至第二传输线的第二节点与电压调节器的输出节点之间；以及
开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平，
其中，当第一电压和第二电压中的一个没有被供电时，开关电路选择第一电压和第二电压中更高的一个作为栅极电压和体电压，并将功率晶体管的栅极从误差放大器的输出节点断开连接。
13.如权利要求12所述的移动设备，其中，误差放大器包括：
放大器级，具有两级级联架构，并且被配置为放大参考电压与反馈电压之间的差；以及
输出级，具有两级级联架构，并且被配置为将放大的电压从放大器级输出至开关电路。
14.如权利要求13所述的移动设备，其中，输出级包括：
第一反馈回路，被布置在第一节点与误差放大器的输出节点之间的上拉路径；以及
第二反馈回路，被布置在误差放大器的输出节点与地之间的下拉路径。
15.如权利要求12所述的移动设备，其中，开关电路包括：
第一开关电路，连接在误差放大器的输出节点与功率晶体管的栅极之间；
第二开关电路，连接至第一节点、第二节点与功率晶体管的栅极；以及
第三开关电路，连接至第一节点、第二节点与功率晶体管的体。
16.如权利要求15所述的移动设备，其中，第一开关电路响应于通电信号而控制误差放大器的输出节点与功率晶体管的栅极之间的连接，所述通电信号响应于第一功率序列和第二功率序列生成；第二开关电路响应于通电信号和操作控制信号，控制第一节点与功率晶体管的栅极之间的连接、以及第二节点与功率晶体管的栅极之间的连接；以及第三开关电路响应于通电信号和操作控制信号，控制第一节点和第二节点中的任一个与功率晶体管的体之间的连接。
17.一种移动设备，包括：
存储器；
存储器控制器，包括电压调节器；以及
功率管理集成电路，被配置为将第一电压和第二电压提供至电压调节器，并将第三电压提供至存储器，
其中，电压调节器包括：
误差放大器，被配置为通过第一节点接收第一电压作为操作电压，以放大参考电压和反馈电压之间的差，并且输出放大的电压；
功率晶体管，连接在接收第二电压的第二节点与电压调节器的输出节点之间；以及
开关电路，被配置为响应于第一电压的第一功率序列、第二电压的第二功率序列和操作控制信号，选择提供至功率晶体管的栅极的栅极电压的电平和提供至功率晶体管的体的体电压的电平，并且
第一电压高于第二电压，
其中，开关电路包括：
第一开关电路，连接在误差放大器的输出节点与功率晶体管的栅极之间；
第二开关电路，连接至第一节点、第二节点和功率晶体管的栅极；以及
第三开关电路，连接至第一节点、第二节点和功率晶体管的体。
18.如权利要求17所述的移动设备，其中，误差放大器包括：
放大器级，具有两级级联架构，并且被配置为放大参考电压与反馈电压之间的差；以及
输出级，具有两级级联架构，并且被配置为将放大的电压从放大器级输出至开关电路。
19.一种电压调节器，包括：
功率晶体管，被配置为输出电压调节器的输出电压；以及
开关电路，被配置为响应于至少一个控制信号、以及第一电压和第二电压中的每一个的电平，将第一电压或第二电压提供至功率晶体管的栅极，并且响应于至少一个控制信号、以及第一电压和第二电压中的每一个的电平，将第一电压或第二电压提供至功率晶体管的体，
其中，开关电路包括多个开关电路，并且
其中，多个开关电路中的第一开关电路连接在误差放大器的输出节点与功率晶体管的栅极之间，多个开关电路中的第二开关电路连接在功率晶体管的栅极和一对节点之间，通过该对节点提供第一电压和第二电压，并且多个开关电路中的第三开关电路连接在功率晶体管的体和该对节点之间，通过该对节点提供第一电压和第二电压。
CN201610839278.7A 2015-09-22 2016-09-21 电压调节器和包括该电压调节器的移动设备 Active CN106843348B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562221849P 2015-09-22 2015-09-22
US62/221,849 2015-09-22
KR10-2015-0181279 2015-12-17
KR1020150181279A KR102365143B1 (ko) 2015-09-22 2015-12-17 멀티-파워와 게인-부스팅 기술을 이용하는 전압 레귤레이터와 이를 포함하는 모바일 장치들

Publications (2)

Publication Number Publication Date
CN106843348A CN106843348A (zh) 2017-06-13
CN106843348B true CN106843348B (zh) 2020-03-10

Family

ID=58503197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610839278.7A Active CN106843348B (zh) 2015-09-22 2016-09-21 电压调节器和包括该电压调节器的移动设备

Country Status (2)

Country Link
CN (1) CN106843348B (zh)
TW (1) TWI694320B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119264A1 (zh) * 2017-12-19 2019-06-27 深圳市汇顶科技股份有限公司 低压差线性稳压电路
KR20220014217A (ko) * 2020-07-28 2022-02-04 에스케이하이닉스 주식회사 레귤레이터
CN112327992A (zh) * 2020-11-20 2021-02-05 唯捷创芯(天津)电子技术股份有限公司 一种输出可调的电压偏置电路、芯片及通信终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786724A (en) * 1996-12-17 1998-07-28 Texas Instruments Incorporated Control of body effect in MOS transistors by switching source-to-body bias
CN102065603A (zh) * 2009-11-18 2011-05-18 登丰微电子股份有限公司 负载驱动电路及多负载反馈电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50115341D1 (de) * 2000-04-13 2010-03-25 Infineon Technologies Ag Spannungswandler
US6960907B2 (en) * 2004-02-27 2005-11-01 Hitachi Global Storage Technologies Netherlands, B.V. Efficient low dropout linear regulator
US7737674B2 (en) * 2007-08-02 2010-06-15 Vanguard International Semiconductor Corporation Voltage regulator
US7994764B2 (en) * 2008-11-11 2011-08-09 Semiconductor Components Industries, Llc Low dropout voltage regulator with high power supply rejection ratio
US8754626B2 (en) * 2010-06-18 2014-06-17 Freescale Semiconductor, Inc. Switching regulator with input current limiting capabilities
JP5581868B2 (ja) * 2010-07-15 2014-09-03 株式会社リコー 半導体回路及びそれを用いた定電圧回路
US9651968B2 (en) * 2012-07-19 2017-05-16 Nxp Usa, Inc. Linear power regulator device with variable transconductance driver
US8928305B2 (en) * 2013-03-15 2015-01-06 Monolithic Power Systems, Inc. Reference compensation module and switching regulator circuit comprising the same
JP6211889B2 (ja) * 2013-10-22 2017-10-11 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
KR20150096197A (ko) * 2014-02-14 2015-08-24 삼성전자주식회사 반도체 집적회로의 누설전류 측정 회로
KR102169384B1 (ko) * 2014-03-13 2020-10-23 삼성전자주식회사 스위칭 레귤레이터, 이를 포함하는 전력 관리 장치 및 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786724A (en) * 1996-12-17 1998-07-28 Texas Instruments Incorporated Control of body effect in MOS transistors by switching source-to-body bias
CN102065603A (zh) * 2009-11-18 2011-05-18 登丰微电子股份有限公司 负载驱动电路及多负载反馈电路

Also Published As

Publication number Publication date
TW201716903A (zh) 2017-05-16
CN106843348A (zh) 2017-06-13
TWI694320B (zh) 2020-05-21

Similar Documents

Publication Publication Date Title
US9933799B2 (en) Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same
US9983605B2 (en) Voltage regulator for suppressing overshoot and undershoot and devices including the same
JP7165667B2 (ja) 低ドロップアウトレギュレータ
US8866341B2 (en) Voltage regulator
US7439798B2 (en) Regulator circuit
US7863873B2 (en) Power management circuit and method of frequency compensation thereof
US7834611B2 (en) Bandgap reference generating circuit
US9651958B2 (en) Circuit for regulating startup and operation voltage of an electronic device
CN109144157B (zh) 具有反馈路径的电压调节器
US9792960B2 (en) Signal driver circuit having adjustable output voltage for a high logic level output signal
US10146240B1 (en) High current LDO voltage regulator with dynamic pre-regulator
CN106843348B (zh) 电压调节器和包括该电压调节器的移动设备
US8957708B2 (en) Output buffer and semiconductor device
US8944334B2 (en) Internal voltage generating circuit and smart card
US8519773B2 (en) Power switch with one-shot discharge and increased switching speed
US8203891B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
US9385658B2 (en) Fast recovery scheme of transconductance gain for folded cascode amplifier
US20170033687A1 (en) Low Power Voltage Regulator
CN110120699B (zh) 用于对集成电路电源预充电的方法和对应的集成电路
KR20080101168A (ko) 반도체 소자의 전압 스위치 회로
US9874892B2 (en) Internal voltage generation device
JP3819002B2 (ja) 半導体装置
KR20240138899A (ko) 슬루율이 개선된 버퍼 회로
KR20110060755A (ko) 기준전압발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant