KR102227586B1 - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR102227586B1
KR102227586B1 KR1020140133051A KR20140133051A KR102227586B1 KR 102227586 B1 KR102227586 B1 KR 102227586B1 KR 1020140133051 A KR1020140133051 A KR 1020140133051A KR 20140133051 A KR20140133051 A KR 20140133051A KR 102227586 B1 KR102227586 B1 KR 102227586B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
output
leakage current
transistor
Prior art date
Application number
KR1020140133051A
Other languages
English (en)
Other versions
KR20150039696A (ko
Inventor
유지 고바야시
데루오 스즈키
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20150039696A publication Critical patent/KR20150039696A/ko
Application granted granted Critical
Publication of KR102227586B1 publication Critical patent/KR102227586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

과제
리크 전류의 영향에 의해 기준 전압 회로의 출력 전압이 감소하더라도, 출력 전압의 정밀도를 유지할 수 있는 리크 전류 보정 회로를 구비한 전압 레귤레이터를 제공한다.
해결 수단
기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 피드백 전압의 차이를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 상기 분압 회로의 출력 단자에 형성된 리크 전류 보정 회로를 구비하고, 상기 리크 전류 보정 회로는, 고온시에 상기 피드백 전압을 감소시켜, 상기 출력 전압의 저하를 방지하는 전압 레귤레이터.

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은 고온시에 기준 전압 회로가 리크 전류의 영향을 받아도, 출력 전압의 정밀도가 양호한 전압 레귤레이터에 관한 것이다.
종래의 전압 레귤레이터에 대해 설명한다. 도 7 은, 종래의 전압 레귤레이터를 나타내는 회로도이다.
차동 증폭 회로 (104) 는, 기준 전압 회로 (103) 의 기준 전압 (VREF) 과 분압 회로 (106) 의 피드백 전압 (VFB) 을 비교하여, VREF 와 VFB 가 동일한 전압이 되도록 출력 트랜지스터 (105) 의 게이트 전압을 제어한다. 출력 단자 (102) 의 출력 전압을 VOUT 로 하면, 출력 전압 (VOUT) 은 하기의 식에 의해 구해진다.
VOUT = (RS ＋ RF)/RS × VREF … (1)
여기서, RF 는 저항 (121) 의 저항값, RS 는 저항 (122) 의 저항값을 나타낸다.
기준 전압 회로 (103) 는 디프레션형 NMOS 트랜지스터 (131) 와 NMOS 트랜지스터 (132) 로 구성되며, 기준 전압 회로 (103) 의 온도 특성을 개선시키고, 온도에 대한 출력 전압 (VOUT) 의 정밀도를 유지하도록 제어되고 있다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평9-326469호
그러나, 종래의 기술에서는, 기준 전압 회로 (103) 를 구성하고 있는 NMOS 트랜지스터 (132) 및 디프레션형 NMOS 트랜지스터 (131) 가 정크션 리크 전류 및 채널 리크 전류를 흘리는 고온 상태가 되면, 리크 전류의 영향에 의해 VREF 가 감소하고, 출력 전압 (VOUT) 도 감소한다는 과제가 있었다 (도 6(A) 참조). 그리고, 고온시에 리크 전류의 영향에 의해, 출력 전압 (VOUT) 의 정밀도를 일정한 범위 내로 유지할 수 없다는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어지고, 리크 전류의 영향에 의해 기준 전압 회로의 출력 전압이 감소하더라도, 출력 전압의 정밀도를 유지할 수 있는 리크 전류 보정 회로를 구비한 전압 레귤레이터를 제공한다.
종래의 과제를 해결하기 위해, 본 발명의 전압 레귤레이터는 이하와 같은 구성으로 하였다.
기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 피드백 전압의 차이를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 상기 분압 회로의 출력 단자에 형성된 리크 전류 보정 회로를 구비하고, 상기 리크 전류 보정 회로는, 고온시에 상기 피드백 전압을 감소시켜, 상기 출력 전압의 저하를 방지하는 전압 레귤레이터.
본 발명의 리크 전류 보정 회로를 구비한 전압 레귤레이터는, 고온시에 리크 전류 보정 회로의 오프 리크 전류에 의해 피드백 전압을 감소시켜, 출력 전압 (VOUT) 의 감소를 억제할 수 있다. 또, 복잡한 구성을 이용하지 않고 오프 리크의 영향을 감소시킬 수 있다.
도 1 은 제 1 실시형태의 전압 레귤레이터를 나타내는 회로도이다.
도 2 는 제 2 실시형태의 전압 레귤레이터를 나타내는 회로도이다.
도 3 은 제 3 실시형태의 전압 레귤레이터를 나타내는 회로도이다.
도 4 는 본 발명의 전압 레귤레이터에 용량 보정 회로를 추가한 회로도이다.
도 5 는 본 발명의 전압 레귤레이터의 리크 전류 보정 회로의 정밀도를 향상시키기 위한 일례를 나타내는 회로도이다.
도 6 은 전압 레귤레이터의 출력 전압과 리크 전류의 온도 특성을 나타내는 도면이다.
도 7 은 종래의 전압 레귤레이터를 나타내는 회로도이다.
이하, 본 실시형태에 대해 도면을 참조하여 설명한다.
[제 1 실시형태]
도 1 은 제 1 실시형태의 전압 레귤레이터의 회로도이다. 제 1 실시형태의 전압 레귤레이터는, 기준 전압 회로 (103) 와, 차동 증폭 회로 (104) 와, 출력 트랜지스터 (105) 와, 분압 회로 (106) 와, 리크 전류 보정 회로 (107), 그라운드 단자 (100), 전원 단자 (101), 출력 단자 (102) 로 구성되어 있다. 분압 회로 (106) 는 저항 (121, 122) 으로 구성된다. 리크 전류 보정 회로 (107) 는 저항 (141) 과 NMOS 트랜지스터 (142) 로 구성된다. 기준 전압 회로 (103) 는 디프레션형 NMOS 트랜지스터 (131) 와 NMOS 트랜지스터 (132) 로 구성된다.
접속에 대해 설명한다. 디프레션형 NMOS 트랜지스터 (131) 는, 게이트와 소스는 NMOS 트랜지스터 (132) 의 게이트 및 드레인과 차동 증폭 회로 (104) 의 반전 입력 단자에 접속되고, 드레인은 전원 단자 (101) 에 접속된다. NMOS 트랜지스터 (132) 의 소스는 그라운드 단자 (100) 에 접속된다. 차동 증폭 회로 (104) 는, 출력은 출력 트랜지스터 (105) 의 게이트에 접속되고, 비반전 입력 단자는 저항 (121) 의 일방의 단자와 저항 (122) 의 일방의 단자의 접속점에 접속된다. 출력 트랜지스터 (105) 는, 소스는 전원 단자 (101) 에 접속되고, 드레인은 출력 단자 (102) 및 저항 (121) 의 또 다른 일방의 단자에 접속된다. 저항 (122) 의 또 다른 일방의 단자는 그라운드 단자 (100) 에 접속된다. NMOS 트랜지스터 (142) 는, 드레인은 저항 (141) 을 통하여 차동 증폭 회로 (104) 의 비반전 입력 단자에 접속되고, 게이트 및 소스는 그라운드 단자 (100) 에 접속된다.
다음으로, 제 1 실시형태의 전압 레귤레이터의 동작에 대해 설명한다. 상온시에는 NMOS 트랜지스터 (142) 에 의해 리크 전류 보정 회로 (107) 는 전류를 흘리지 않아, 전압 레귤레이터의 동작에는 영향을 미치지 않는다. 저항 (141) 을 사용함으로써 출력 단자 (102) 의 출력 전압 (VOUT) 이 변동하고, 차동 증폭 회로 (104) 의 귀환 동작을 실시할 때에, NMOS 트랜지스터 (142) 의 드레인-게이트 사이 및 드레인-벌크 사이의 기생 용량이 전압 레귤레이터의 동작에 영향을 미치지 않도록 할 수 있다.
고온시, 기준 전압 회로 (103) 를 구성하고 있는 NMOS 트랜지스터 (132) 및 디프레션형 NMOS 트랜지스터 (131) 는, 정크션 리크 전류를 흘리기 때문에, 기준 전압 회로 (103) 의 출력 전압인 기준 전압 VREF 를 감소시킨다. 마찬가지로, NMOS 트랜지스터 (142) 도 오프 리크 전류를 흘리기 때문에, 분압 회로 (106) 의 피드백 전압 VFB 를 감소시킨다. 기준 전압 VREF 의 감소와 동일한 전압을 NMOS 트랜지스터 (142) 에 의해 피드백을 낮춤으로써, 피드백 전압 VFB 와 기준 전압 VREF 를 동일한 전압으로 유지할 수 있다. 이렇게 하여, 차동 증폭 회로 (104) 의 출력은 변화하지 않고, 출력 트랜지스터 (105) 의 게이트-소스 사이 전압도 변화하지 않기 때문에 출력 전압 (VOUT) 의 감소가 억제된다.
도 6(B) 에 제 1 실시형태의 전압 레귤레이터의 출력 전압 (VOUT) 과 온도 (Ta) 의 관계를 나타낸다. 고온시에 기준 전압 VREF 의 감소와 동일한 전압만큼 피드백 전압 VFB 를 낮춤으로써, 출력 전압 (VOUT) 의 감소를 억제할 수 있다. 더욱 온도가 증가했을 때에는, 도 6(C) 에 나타내는 바와 같이, 리크 전류 (Ileak) 는 지수함수적으로 증가하고, NMOS 트랜지스터 (142) 의 오프 리크 전류에 의해 피드백 전압 VFB 를 낮추는 비율이, 기준 전압 회로 (103) 의 리크 전류에 의해 기준 전압 VREF 를 낮추는 비율보다 커지기 때문에, 출력 전압 (VOUT) 은 온도 상승과 함께 매끄럽게 상승한다. 이와 같이 하여, 고온시의 출력 전압 (VOUT) 의 감소를 억제할 수 있다. 출력 전압 (VOUT) 의 감소를 억제하는 것에 사용하는 소자는 저항 및 오프 트랜지스터뿐이므로, IC 의 면적을 증대시키지 않고, 복잡한 구성을 사용하지 않고 오프 리크의 영향을 감소시킬 수 있다.
또한, 기준 전압 회로는 본 발명의 동작을 만족시키는 것이면 구성이 한정되는 것은 아니고 어떠한 구성이어도 된다.
이상으로부터, 제 1 실시형태의 전압 레귤레이터는, 고온시에 리크 전류 보정 회로 (107) 의 오프 리크 전류에 의해 분압 회로 (106) 의 피드백 전압 VFB 를 감소시킴으로써, 출력 전압 (VOUT) 의 감소를 억제할 수 있다. 또, 복잡한 구성을 사용하지 않고 오프 리크의 영향을 감소시킬 수 있다.
[제 2 실시형태]
도 2 는 제 2 실시형태의 전압 레귤레이터를 나타내는 회로도이다. 도 1 과의 차이는, 리크 전류 보정 회로 (107) 에 디프레션형 NMOS 트랜지스터 (301) 를 이용하고, 디프레션형 NMOS 트랜지스터 (301) 의 드레인 및 게이트는, NMOS 트랜지스터 (142) 의 게이트 및 소스에 접속되고, 소스가 그라운드 단자 (100) 에 접속된 점이다.
다음으로, 제 2 실시형태의 전압 레귤레이터의 동작에 대해 설명한다. NMOS 트랜지스터 (142) 의 게이트 및 소스가 접속되어 있기 때문에, 리크 전류 보정 회로 (107) 는 고온시에 오프 리크 전류를 흘려 피드백 전압 VFB 를 낮출 수 있다. 디프레션형 NMOS 트랜지스터 (301) 는, NMOS 트랜지스터 (142) 에 의해 상온시에 전류를 흘리지 않고, 고온시에만 정크션 리크 전류를 흘린다. 기준 전압 회로 (103) 를 구성하고 있는 NMOS 트랜지스터 (132) 와 디프레션형 NMOS 트랜지스터 (131) 와 동일한 구조의 소자를, 리크 전류 보정 회로 (107) 의 소자로서 사용함으로써, 프로세스 편차나 온도 변화에 의해 영향을 받는 경우가 없고, 기준 전압 회로 (103) 가 구성하고 있는 소자의 정크션 리크 전류와 동일한 특성의 정크션 리크 전류를 흘릴 수 있다. 이로써, 프로세스 의존에 의한 특성 편차도 안정적인 특성이 얻어지고, 고온시에 보다 정밀도가 양호하고 리크 전류 보정 회로 (107) 의 리크 전류에 의해 피드백 전압 VFB 를 낮춰, 기준 전압 VREF 와 동일한 전압으로 유지할 수 있다. 이렇게 하여, 출력 전압 (VOUT) 의 감소를 억제시킬 수 있고, 출력 전압 (VOUT) 의 정밀도를 일정한 범위 내로 유지할 수 있다.
또한, 기준 전압 회로 (103) 를 구성하고 있는 디프레션형 NMOS 트랜지스터 (131) 와 디프레션형 NMOS 트랜지스터 (301) 는, 동일한 웰 (Well) 상에 두는 것이 바람직하다. 또, 기준 전압 회로는 본 발명의 동작을 만족시키는 것이면 구성이 한정되는 것은 아니고 어떠한 구성이어도 된다.
이상으로부터, 리크 전류 보정 회로 (107) 에 디프레션형 NMOS 트랜지스터를 사용하여, 기준 전압 회로 (103) 와 동일한 구조의 소자로 구성함으로써, 리크 전류 보정 회로 (107) 와 기준 전압 회로 (103) 의 프로세스 편차를 억제한 리크 전류에 의해 피드백 전압 VFB 를 낮출 수 있다. 그리고, 양호한 정밀도로 출력 전압 (VOUT) 의 감소를 억제할 수 있어, 출력 전압 (VOUT) 의 정밀도를 일정한 범위 내로 유지하는 것이 가능해진다.
[제 3 실시형태]
도 3 은 제 3 실시형태의 전압 레귤레이터를 나타내는 회로도이다. 도 2 와의 차이는, 디프레션형 NMOS 트랜지스터 (301) 의 게이트를 그라운드 단자 (100) 에 접속한 점이다.
동작에 대해 설명한다. NMOS 트랜지스터 (142) 의 게이트 및 소스에 접속되어 있음으로써, 리크 전류 보정 회로 (107) 는 고온시에 오프 리크 전류를 흘려 피드백 전압 VFB 를 낮출 수 있다. NMOS 트랜지스터 (142) 에 의해 상온시에 전류를 흘리지 않고, 고온시에만 정크션 리크 전류를 흘린다. 따라서, 디프레션형 NMOS 트랜지스터 (301) 의 게이트의 접속이 그라운드 단자에 접속되어도 상온시에는 전류가 흐르지 않아, 고온시에 흐르는 정크션 리크 전류는 동일하기 때문에, 기준 전압 회로 (103) 의 리크 전류와 동일한 특성의 정크션 리크 전류를 흘릴 수 있어 프로세스 편차를 억제할 수 있다. 그 밖의 동작은 도 2 와 같다.
이상으로부터, 리크 전류 보정 회로 (107) 에 디프레션형 NMOS 트랜지스터를 사용하고, 기준 전압 회로 (103) 와 동일한 구조의 소자로 구성함으로써, 리크 전류 보정 회로 (107) 와 기준 전압 회로 (103) 의 프로세스 편차를 억제한 리크 전류에 의해 피드백 전압 VFB 를 낮출 수 있다. 그리고, 양호한 정밀도로 출력 전압 (VOUT) 의 감소를 억제할 수 있어, 출력 전압 (VOUT) 의 정밀도를 일정한 범위 내로 유지하는 것이 가능해진다.
이상 설명한 바와 같이, 본 발명의 리크 전류 보정 회로를 구비한 전압 레귤레이터에 의하면, 고온에 의한 리크 전류에 의해 기준 전압 회로 (103) 의 기준 전압이 저하되어도, 리크 전류 보정 회로가 피드백 전압 VFB 도 동일하게 낮출 수 있으므로, 출력 전압 (VOUT) 의 감소를 억제하는 것이 가능해진다.
또한, 본 발명의 리크 전류 보정 회로를 구비한 전압 레귤레이터는, 이하에 나타내는 바와 같은 구성으로 함으로써, 더욱 기능이나 정밀도를 향상시키는 것이 가능하다.
도 4 는, 본 발명의 전압 레귤레이터에 용량 보정 회로 (208) 를 추가한 회로도이다. 도 1 과의 차이는, 용량 보정 회로 (208) 가 차동 증폭 회로 (104) 의 반전 입력 단자에 접속되어 있는 점이다. 용량 보정 회로 (208) 는, NMOS 트랜지스터 (202) 와 저항 (201) 을 구비하고 있다. NMOS 트랜지스터 (202) 는, 드레인과 소스와 기판이 그라운드 단자 (100) 에 접속되고, 게이트는 저항 (201) 을 통하여 차동 증폭 회로 (104) 의 반전 입력 단자에 접속된다. 여기서, 용량 보정 회로 (208) 는, 리크 전류 보정 회로 (107) 의 기생 용량과 동등한 용량값으로 설정한다.
본 발명의 전압 레귤레이터는, 용량 보정 회로 (208) 를 형성함으로써, 리크 전류 보정 회로 (107) 에 의한 기생 용량의 영향을 상쇄하여, 회로 동작의 안정성을 향상시킬 수 있다.
도 5 는, 본 발명의 전압 레귤레이터의 리크 전류 보정 회로 (107) 의 정밀도를 향상시키기 위한 일례를 나타내는 회로도이다. 리크 전류 보정 회로 (107) 는, 예를 들어, 디프레션형 NMOS 트랜지스터 (301, 501, 502) 를 사용하여 각각 병렬로 접속시키고, 휴즈 (503, 504, 505) 로 트리밍할 수 있도록 구성하였다. 따라서, 디프레션형 NMOS 트랜지스터 (301, 501, 502) 를 트리밍함으로써, 리크 전류 보정 회로 (107) 의 리크 전류 특성을 최적값으로 할 수 있다.
또한, 이들 구성은, 모든 실시형태의 회로에 적용할 수 있다.
100 : 그라운드 단자
101 : 전원 단자
102 : 출력 단자
103 : 기준 전압 회로
104 : 차동 증폭 회로
105 : 출력 트랜지스터
106 : 분압 회로
107 : 리크 전류 보정 회로
208 : 용량 보정 회로

Claims (4)

  1. 기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 피드백 전압의 차이를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    상기 분압 회로의 출력 단자에 형성된, 상기 기준 전압 회로의 리크 전류와 동일한 특성의 리크 전류를 흘리는 리크 전류 보정 회로를 구비하고,
    상기 리크 전류 보정 회로는, 고온시에 상기 피드백 전압을 감소시켜, 상기 출력 전압의 저하를 방지하는 것을 특징으로 하는 전압 레귤레이터.
  2. 제 1 항에 있어서,
    상기 리크 전류 보정 회로는,
    저항과,
    게이트와 소스가 그라운드 단자에 접속되고, 드레인이 상기 저항을 통하여 상기 분압 회로의 출력 단자에 접속된 트랜지스터를 구비한 것을 특징으로 하는 전압 레귤레이터.
  3. 제 1 항에 있어서,
    상기 리크 전류 보정 회로는,
    저항과,
    게이트와 소스가 접속되고, 드레인이 상기 저항을 통하여 상기 분압 회로의 출력 단자에 접속된 제 1 트랜지스터와,
    드레인이 상기 제 1 트랜지스터의 게이트와 소스에 접속되고, 소스가 그라운드 단자에 접속된 제 2 트랜지스터를 구비한 것을 특징으로 하는 전압 레귤레이터.
  4. 제 3 항에 있어서,
    상기 리크 전류 보정 회로를 구성하는 상기 제 1 트랜지스터 및 제 2 트랜지스터는,
    상기 기준 전압 회로를 구성하는 트랜지스터와 동일한 구성인 것을 특징으로 하는 전압 레귤레이터.
KR1020140133051A 2013-10-03 2014-10-02 전압 레귤레이터 KR102227586B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-208142 2013-10-03
JP2013208142A JP6220212B2 (ja) 2013-10-03 2013-10-03 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20150039696A KR20150039696A (ko) 2015-04-13
KR102227586B1 true KR102227586B1 (ko) 2021-03-12

Family

ID=52776434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140133051A KR102227586B1 (ko) 2013-10-03 2014-10-02 전압 레귤레이터

Country Status (5)

Country Link
US (1) US9385584B2 (ko)
JP (1) JP6220212B2 (ko)
KR (1) KR102227586B1 (ko)
CN (1) CN104516385B (ko)
TW (1) TWI629581B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9298199B2 (en) * 2014-08-13 2016-03-29 Mediatek Inc. Voltage generating circuit and polar transmitter
CN106200731B (zh) * 2015-04-29 2018-03-30 展讯通信（上海）有限公司 多路电源校准系统及其工作方法
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
JP2020135372A (ja) * 2019-02-19 2020-08-31 ローム株式会社 電源回路
CN112666467B (zh) * 2019-09-30 2024-06-11 Oppo广东移动通信有限公司 电池漏电流的检测方法及装置、电子设备、可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226421A (ja) * 2011-04-15 2012-11-15 Rohm Co Ltd 電源装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
JPH09326469A (ja) 1996-06-04 1997-12-16 Seiko Instr Inc 基準電圧回路およびその設計方法
JP3452459B2 (ja) * 1997-04-25 2003-09-29 セイコーインスツルメンツ株式会社 ボルテージレギュレータ
JP2003150254A (ja) * 2001-11-09 2003-05-23 Seiko Instruments Inc ボルテージ・レギュレータ
US7554309B2 (en) * 2005-05-18 2009-06-30 Texas Instruments Incorporated Circuits, devices and methods for regulator minimum load control
US7863874B2 (en) * 2006-09-05 2011-01-04 Atmel Automotive Gmbh Linear voltage regulator with a transistor in series with the feedback voltage divider
JP2008217203A (ja) * 2007-03-01 2008-09-18 Sanyo Electric Co Ltd レギュレータ回路
CN100492244C (zh) * 2007-03-21 2009-05-27 北京中星微电子有限公司 一种低压差的电压调节器
JP2008295237A (ja) * 2007-05-25 2008-12-04 Nec Electronics Corp スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ
JP5085233B2 (ja) * 2007-08-28 2012-11-28 ルネサスエレクトロニクス株式会社 基準電圧発生回路及びタイマ回路
JP2009146130A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd ドロッパ型レギュレータ
US7973521B2 (en) * 2008-08-08 2011-07-05 Mediatek Inc. Voltage regulators
JP5421133B2 (ja) * 2009-02-10 2014-02-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP2013012000A (ja) * 2011-06-29 2013-01-17 Mitsumi Electric Co Ltd レギュレータ用半導体集積回路
US9306454B2 (en) * 2013-05-23 2016-04-05 Micrel, Inc. Optimal ripple injection for a boost regulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226421A (ja) * 2011-04-15 2012-11-15 Rohm Co Ltd 電源装置

Also Published As

Publication number Publication date
JP6220212B2 (ja) 2017-10-25
JP2015072606A (ja) 2015-04-16
US9385584B2 (en) 2016-07-05
CN104516385A (zh) 2015-04-15
TWI629581B (zh) 2018-07-11
CN104516385B (zh) 2017-09-05
US20150097543A1 (en) 2015-04-09
KR20150039696A (ko) 2015-04-13
TW201530284A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
US8232783B2 (en) Constant-voltage power supply circuit
KR102227587B1 (ko) 볼티지 레귤레이터
JP6316632B2 (ja) ボルテージレギュレータ
TWI648611B (zh) 電壓調節器
KR102227586B1 (ko) 전압 레귤레이터
US20100213917A1 (en) Frequency Compensation Scheme for Stabilizing the LDO Using External NPN in HV Domain
US9058048B2 (en) Voltage regulator having error amplifier
US20150015332A1 (en) Method and Circuit for Controlled Gain Reduction of a Gain Stage
KR102528632B1 (ko) 볼티지 레귤레이터
US11294410B2 (en) Voltage regulator having a phase compensation circuit
US20150015331A1 (en) Method and Circuit for Controlled Gain Reduction of a Differential Pair
JP6253481B2 (ja) ボルテージレギュレータ及びその製造方法
JP4892366B2 (ja) 過電流保護回路およびボルテージレギュレータ
US20220317718A1 (en) Reference current source
JP2012064009A (ja) 電圧出力回路
JP2007257104A (ja) シリーズレギュレータ
KR20150071646A (ko) 볼티지 레귤레이터
JP6510165B2 (ja) オペアンプ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant