JP6220212B2 - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP6220212B2 JP6220212B2 JP2013208142A JP2013208142A JP6220212B2 JP 6220212 B2 JP6220212 B2 JP 6220212B2 JP 2013208142 A JP2013208142 A JP 2013208142A JP 2013208142 A JP2013208142 A JP 2013208142A JP 6220212 B2 JP6220212 B2 JP 6220212B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- leakage current
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
本発明は、高温時に基準電圧回路がリーク電流の影響を受けても、出力電圧の精度が良いボルテージレギュレータに関する。
従来のボルテージレギュレータについて説明する。図７は、従来のボルテージレギュレータを示す回路図である。
差動増幅回路１０４は基準電圧回路１０３の基準電圧（ＶＲＥＦ）と分圧回路１０６のフィードバック電圧（ＶＦＢ）を比較し、ＶＲＥＦとＶＦＢが同じ電圧になるように出力トランジスタ１０５のゲート電圧を制御する。出力端子１０２の出力電圧をＶＯＵＴとすると、出力電圧ＶＯＵＴは下記の式で求められる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）／ＲＳ×ＶＲＥＦ・・・（１）
ここで、ＲＦは抵抗１２１の抵抗値、ＲＳは抵抗１２２の抵抗値を示す。
ここで、ＲＦは抵抗１２１の抵抗値、ＲＳは抵抗１２２の抵抗値を示す。
基準電圧回路１０３はデプレッション型ＮＭＯＳトランジスタ１３１とＮＭＯＳトランジスタ１３２で構成され、基準電圧回路１０３の温度特性を改善し、温度に対する出力電圧ＶＯＵＴの精度を保つように制御されている（例えば、特許文献１参照）。
しかしながら、従来の技術では、基準電圧回路１０３を構成しているＮＭＯＳトランジスタ１３２及びデプレッション型ＮＭＯＳトランジスタ１３１がジャンクションリーク電流及びチャネルリーク電流を流すような高温状態になると、リーク電流の影響によってＶＲＥＦが減少し出力電圧ＶＯＵＴも減少してしまうという課題があった（図６（Ａ）参照）。そして、高温時にリーク電流の影響により、出力電圧ＶＯＵＴの精度を一定範囲内に保つことができないという課題があった。
本発明は、上記課題に鑑みてなされ、リーク電流の影響により基準電圧回路の出力電圧が減少しても出力電圧の精度を保持できるリーク電流補正回路を備えたボルテージレギュレータを提供する。
従来の課題を解決するため、本発明のボルテージレギュレータは以下のような構成とした。
基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、前記分圧回路の出力端子に設けられたリーク電流補正回路と、を備え、前記リーク電流補正回路は、高温時に、前記フィードバック電圧を減少させ、前記出力電圧の低下を防止するボルテージレギュレータ。
本発明のリーク電流補正回路を備えたボルテージレギュレータは、高温時にリーク電流補正回路のオフリーク電流でフィードバック電圧を減少させ、出力電圧ＶＯＵＴの減少を抑えることができる。また、複雑な構成を用いずオフリークの影響を減少させることができる。
以下、本実施形態について図面を参照して説明する。
［第一の実施形態］
図１は、第一の実施形態のボルテージレギュレータの回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、リーク電流補正回路１０７、グラウンド端子１００、電源端子１０１、出力端子１０２で構成されている。分圧回路１０６は抵抗１２１、１２２で構成される。リーク電流補正回路１０７は抵抗１４１とＮＭＯＳトランジスタ１４２で構成される。基準電圧回路１０３はデプレッション型ＮＭＯＳトランジスタ１３１とＮＭＯＳトランジスタ１３２で構成される。
［第一の実施形態］
図１は、第一の実施形態のボルテージレギュレータの回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、リーク電流補正回路１０７、グラウンド端子１００、電源端子１０１、出力端子１０２で構成されている。分圧回路１０６は抵抗１２１、１２２で構成される。リーク電流補正回路１０７は抵抗１４１とＮＭＯＳトランジスタ１４２で構成される。基準電圧回路１０３はデプレッション型ＮＭＯＳトランジスタ１３１とＮＭＯＳトランジスタ１３２で構成される。
接続について説明する。デプレッション型ＮＭＯＳトランジスタ１３１は、ゲートとソースはＮＭＯＳトランジスタ１３２のゲートおよびドレインと差動増幅回路１０４の反転入力端子に接続され、ドレインは電源端子１０１に接続される。ＮＭＯＳトランジスタ１３２のソースはグラウンド端子１００に接続される。差動増幅回路１０４は、出力は出力トランジスタ１０５のゲートに接続され、非反転入力端子は抵抗１２１の一方の端子と抵抗１２２の一方の端子の接続点に接続される。出力トランジスタ１０５は、ソースは電源端子１０１に接続され、ドレインは出力端子１０２および抵抗１２１のもう一方の端子に接続される。抵抗１２２のもう一方の端子はグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１４２は、ドレインは抵抗１４１を介して差動増幅回路１０４の非反転入力端子に接続され、ゲート及びソースはグラウンド端子１００接続される。
次に、第一の実施形態のボルテージレギュレータの動作について説明する。常温時にはＮＭＯＳトランジスタ１４２によりリーク電流補正回路１０７は電流を流さず、ボルテージレギュレータの動作には影響を与えない。抵抗１４１を用いる事で出力端子１０２の出力電圧ＶＯＵＴが変動し、差動増幅回路１０４の帰還動作を行う際に、ＮＭＯＳトランジスタ１４２のドレイン−ゲート間及びドレイン−バルク間の寄生容量がボルテージレギュレータの動作に影響しないようにできる。
高温時、基準電圧回路１０３を構成しているＮＭＯＳトランジスタ１３２及びデプレッション型ＮＭＯＳトランジスタ１３１は、基板間に流れるジャンクションリーク電流を流すため、基準電圧回路１０３の出力電圧である基準電圧ＶＲＥＦを減少させる。同様に、ＮＭＯＳトランジスタ１４２もオフリーク電流を流すため、分圧回路１０６のフィードバック電圧ＶＦＢを減少させる。基準電圧ＶＲＥＦの減少と同じ電圧をＮＭＯＳトランジスタ１４２によってフィードバックを下げることで、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦを同じ電圧に保つことができる。こうして、差動増幅回路１０４の出力は変化せず、出力トランジスタ１０５のゲート−ソース間電圧も変化しないため出力電圧ＶＯＵＴの減少を抑えられる。
図６の（Ｂ）に第一の実施形態のボルテージレギュレータの出力電圧ＶＯＵＴと温度Ｔａの関係に示す。高温時に基準電圧ＶＲＥＦの減少と同じ電圧だけ、フィードバック電圧ＶＦＢを下げることにより、出力電圧ＶＯＵＴの減少を抑えることができる。更に温度が増加した時は、図６の（Ｃ）に示すようにリーク電流Ｉｋｅａｋは指数関数的に増加し、ＮＭＯＳトランジスタ１４２のオフリーク電流でフィードバック電圧ＶＦＢを下げる割合が、基準電圧回路１０３のリーク電流で基準電圧ＶＲＥＦを下げる割合より大きくなるため、出力電圧ＶＯＵＴは温度上昇とともに滑らかに上昇する。このようにして、高温時の出力電圧ＶＯＵＴの減少を抑えることができる。出力電圧ＶＯＵＴの減少を抑えることに使用する素子は、抵抗及びオフトランジスタのみのためＩＣの面積を増大させず、複雑な構成を用いずにオフリークの影響を減少させることができる。
なお、基準電圧回路は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上により、第一の実施形態のボルテージレギュレータは、高温時にリーク電流補正回路１０７のオフリーク電流で分圧回路１０６のフィードバック電圧ＶＦＢを減少させることで、出力電圧ＶＯＵＴの減少を抑えることができる。また、複雑な構成を用いずオフリークの影響を減少させることができる。
［第二の実施形態］
図２は、第二の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、リーク電流補正回路１０７にデプレッション型ＮＭＯＳトランジスタ３０１を用い、デプレッション型ＮＭＯＳトランジスタ３０１のドレイン及びゲートは、ＮＭＯＳトランジスタ１４２のゲート及びソースに接続され、ソースをグラウンド端子１００に接続された点である。
図２は、第二の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、リーク電流補正回路１０７にデプレッション型ＮＭＯＳトランジスタ３０１を用い、デプレッション型ＮＭＯＳトランジスタ３０１のドレイン及びゲートは、ＮＭＯＳトランジスタ１４２のゲート及びソースに接続され、ソースをグラウンド端子１００に接続された点である。
次に、第二の実施形態のボルテージレギュレータの動作について説明する。ＮＭＯＳトランジスタ１４２のゲート及びソースが接続されているため、リーク電流補正回路０７は高温時にオフリーク電流を流しフィードバック電圧ＶＦＢを下げることができる。デプレッション型ＮＭＯＳトランジスタ３０１は、ＮＭＯＳトランジスタ１４２により常温時に電流を流すことはなく、高温時のみ基板間に流れるジャンクションリーク電流を流す。基準電圧回路１０３を構成しているＮＭＯＳトランジスタ１３２とデプレッション型ＮＭＯＳトランジスタ１３１と同一構造の素子を、リーク電流補正回路１０７の素子として用いることで、プロセスバラつきや温度変化による影響されることがなく、基準電圧回路１０３の構成している素子のジャンクションリーク電流と同特性のジャンクションリーク電流が流すことができる。これにより、プロセス依存による特性ばらつきにも安定した特性を得られ、高温時により精度よくリーク電流補正回路１０７のリーク電流でフィードバック電圧ＶＦＢを下げ、基準電圧ＶＲＥＦと同じ電圧に保つことができる。こうして、出力電圧ＶＯＵＴの減少を抑えることができ、出力電圧ＶＯＵＴの精度を一定範囲内を保つことが出来ることができる。
なお、基準電圧回路１０３を構成しているデプレッション型ＮＭＯＳトランジスタ１３１とデプレッション型ＮＭＯＳトランジスタ３０１は、同一のＷｅｌｌ上に置くことが望ましい。また、基準電圧回路は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上より、リーク電流補正回路１０７にデプレッション型ＮＭＯＳトランジスタを用い、基準電圧回路１０３と同一構造の素子で構成することで、リーク電流補正回路１０７と基準電圧回路１０３とのプロセスばらつきを抑えたリーク電流でフィードバック電圧ＶＦＢを下げることが出来る。そして、精度よく出力電圧ＶＯＵＴの減少を抑えることができ、出力電圧ＶＯＵＴの精度を一定範囲内に保つことが可能となる。
［第三の実施形態］
図３は、第三の実施形態のボルテージレギュレータを示す回路図である。図２との違いはデプレッション型ＮＭＯＳトランジスタ３０１のゲートをグラウンド端子１００に接続した点である。
図３は、第三の実施形態のボルテージレギュレータを示す回路図である。図２との違いはデプレッション型ＮＭＯＳトランジスタ３０１のゲートをグラウンド端子１００に接続した点である。
動作について説明する。ＮＭＯＳトランジスタ１４２のゲート及びソースに接続していることで、リーク電流補正回路１０７は高温時にオフリーク電流を流し、フィードバック電圧ＶＦＢを下げることができる。ＮＭＯＳトランジスタ１４２により、常温時に電流を流すことはなく高温時のみ基板間に流れるジャンクションリーク電流を流す。従って、デプレッション型ＮＭＯＳトランジスタ３０１のゲートの接続がグラウンド端子に接続されても常温時には電流が流れることはなく、高温時に基板間に流れるジャンクションリーク電流は同じため、基準電圧回路１０３のリーク電流と同特性のジャンクションリーク電流が流すことができ、プロセスばらつきを抑えることができる。その他の動作は図２と同様である。
以上より、リーク電流補正回路１０７にデプレッション型ＮＭＯＳトランジスタを用い、基準電圧回路１０３と同一構造の素子で構成することで、リーク電流補正回路１０７と基準電圧回路１０３とのプロセスばらつきを抑えたリーク電流でフィードバック電圧ＶＦＢを下げることが出来る。そして、精度よく出力電圧ＶＯＵＴの減少を抑えることができ、出力電圧ＶＯＵＴの精度を一定範囲内に保つことが可能となる。
以上説明したように、本発明のリーク電流補正回路を備えたボルテージレギュレータによれば、高温によるリーク電流で基準電圧回路１０３の基準電圧が低下しても、リーク電流補正回路がフィードバック電圧ＶＦＢも同様に下げることが出来るので、出力電圧ＶＯＵＴの減少を抑えることが可能となる。
なお、本発明のリーク電流補正回路を備えたボルテージレギュレータは、以下に示すような構成とすることで、更に機能や精度を向上することが可能である。
図４は、本発明のボルテージレギュレータに容量補正回路２０８を追加した回路図である。図１との違いは、容量補正回路２０８が差動増幅回路１０４の反転入力端子に接続されている点である。容量補正回路２０８は、ＮＭＯＳトランジスタ２０２と、抵抗２０１を備えている。ＮＭＯＳトランジスタ２０２は、ドレインとソースと基板をグラウンド端子１００に接続され、ゲートは抵抗２０１を介して差動増幅回路１０４の反転入力端子に接続される。ここで、容量補正回路２０８は、リーク電流補正回路１０７の寄生容量と同等の容量値に設定する。
本発明のボルテージレギュレータは、容量補正回路２０８を設けたことで、リーク電流補正回路１０７による寄生容量の影響を相殺して、回路動作の安定性を向上することができる。
図５は、本発明のボルテージレギュレータのリーク電流補正回路１０７の精度を向上するための一例を示す回路図である。リーク電流補正回路１０７は、例えば、デプレッション型ＮＭＯＳトランジスタ３０１、５０１、５０２を用いてそれぞれ並列に接続し、ヒューズでトリミングできるように構成した。従って、デプレッション型ＮＭＯＳトランジスタ３０１、５０１、５０２をトリミングすることで、リーク電流補正回路１０７をリーク電流特性を最適値にすることができる。
なお、これらの構成は、全ての実施形態の回路に適用することが出来る。
なお、これらの構成は、全ての実施形態の回路に適用することが出来る。
１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ リーク電流補正回路
２０８ 容量補正回路
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ リーク電流補正回路
２０８ 容量補正回路
Claims (4)
- 基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
前記分圧回路の出力端子に設けられた、前記基準電圧回路のリーク電流と同特性のリーク電流を流すリーク電流補正回路と、を備え、
前記リーク電流補正回路は、高温時に、前記フィードバック電圧を減少させ、前記出力電圧の低下を防止する、
ことを特徴とするボルテージレギュレータ。 - 前記リーク電流補正回路は、
抵抗と、
ゲートとソースがグラウンド端子に接続され、ドレインが前記抵抗を介して前記分圧回路の出力端子に接続された、前記基準電圧回路を構成するトランジスタと同様の構成のトランジスタと、
を備えた事を特徴とする請求項１に記載のボルテージレギュレータ。 - 前記リーク電流補正回路は、
抵抗と、
ゲートとソースが接続され、ドレインが前記抵抗を介して前記分圧回路の出力端子に接続された第一のトランジスタと、
ドレインが前記第一のトランジスタのゲートとソースに接続され、ソースがグラウンド端子に接続された第二のトランジスタと、を備え、
前記第一のトランジスタ及び第二のトランジスタは、前記基準電圧回路を構成するトランジスタと同様の構成である事を特徴とする請求項１に記載のボルテージレギュレータ。 - 前記誤差増幅回路の前記基準電圧回路が接続される入力端子に、前記リーク電流補正回路の寄生容量と同等の容量値を有する容量補正回路を
備えた事を特徴とする請求項１から３のいずれかに記載のボルテージレギュレータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013208142A JP6220212B2 (ja) | 2013-10-03 | 2013-10-03 | ボルテージレギュレータ |
| TW103131913A TWI629581B (zh) | 2013-10-03 | 2014-09-16 | 電壓調節器 |
| CN201410514546.9A CN104516385B (zh) | 2013-10-03 | 2014-09-29 | 电压调节器 |
| US14/504,133 US9385584B2 (en) | 2013-10-03 | 2014-10-01 | Voltage regulator |
| KR1020140133051A KR102227586B1 (ko) | 2013-10-03 | 2014-10-02 | 전압 레귤레이터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013208142A JP6220212B2 (ja) | 2013-10-03 | 2013-10-03 | ボルテージレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015072606A JP2015072606A (ja) | 2015-04-16 |
| JP6220212B2 true JP6220212B2 (ja) | 2017-10-25 |
Family
ID=52776434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013208142A Expired - Fee Related JP6220212B2 (ja) | 2013-10-03 | 2013-10-03 | ボルテージレギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9385584B2 (ja) |
| JP (1) | JP6220212B2 (ja) |
| KR (1) | KR102227586B1 (ja) |
| CN (1) | CN104516385B (ja) |
| TW (1) | TWI629581B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9298199B2 (en) * | 2014-08-13 | 2016-03-29 | Mediatek Inc. | Voltage generating circuit and polar transmitter |
| CN106200731B (zh) * | 2015-04-29 | 2018-03-30 | 展讯通信（上海）有限公司 | 多路电源校准系统及其工作方法 |
| JP6805049B2 (ja) * | 2017-03-31 | 2020-12-23 | エイブリック株式会社 | 基準電圧発生装置 |
| JP2020135372A (ja) * | 2019-02-19 | 2020-08-31 | ローム株式会社 | 電源回路 |
| CN112666467B (zh) * | 2019-09-30 | 2024-06-11 | Oppo广东移动通信有限公司 | 电池漏电流的检测方法及装置、电子设备、可读存储介质 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289760A (ja) * | 1992-04-06 | 1993-11-05 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| JPH09326469A (ja) | 1996-06-04 | 1997-12-16 | Seiko Instr Inc | 基準電圧回路およびその設計方法 |
| JP3452459B2 (ja) * | 1997-04-25 | 2003-09-29 | セイコーインスツルメンツ株式会社 | ボルテージレギュレータ |
| JP2003150254A (ja) * | 2001-11-09 | 2003-05-23 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US7554309B2 (en) * | 2005-05-18 | 2009-06-30 | Texas Instruments Incorporated | Circuits, devices and methods for regulator minimum load control |
| US7863874B2 (en) * | 2006-09-05 | 2011-01-04 | Atmel Automotive Gmbh | Linear voltage regulator with a transistor in series with the feedback voltage divider |
| JP2008217203A (ja) * | 2007-03-01 | 2008-09-18 | Sanyo Electric Co Ltd | レギュレータ回路 |
| CN100492244C (zh) * | 2007-03-21 | 2009-05-27 | 北京中星微电子有限公司 | 一种低压差的电压调节器 |
| JP2008295237A (ja) * | 2007-05-25 | 2008-12-04 | Nec Electronics Corp | スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ |
| JP5085233B2 (ja) * | 2007-08-28 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 基準電圧発生回路及びタイマ回路 |
| JP2009146130A (ja) * | 2007-12-13 | 2009-07-02 | Oki Semiconductor Co Ltd | ドロッパ型レギュレータ |
| US7973521B2 (en) * | 2008-08-08 | 2011-07-05 | Mediatek Inc. | Voltage regulators |
| JP5421133B2 (ja) * | 2009-02-10 | 2014-02-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5848516B2 (ja) * | 2011-04-15 | 2016-01-27 | ローム株式会社 | 電源装置 |
| JP2013012000A (ja) * | 2011-06-29 | 2013-01-17 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
| US9306454B2 (en) * | 2013-05-23 | 2016-04-05 | Micrel, Inc. | Optimal ripple injection for a boost regulator |
-
2013
- 2013-10-03 JP JP2013208142A patent/JP6220212B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-16 TW TW103131913A patent/TWI629581B/zh active
- 2014-09-29 CN CN201410514546.9A patent/CN104516385B/zh active Active
- 2014-10-01 US US14/504,133 patent/US9385584B2/en not_active Expired - Fee Related
- 2014-10-02 KR KR1020140133051A patent/KR102227586B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TW201530284A (zh) | 2015-08-01 |
| CN104516385A (zh) | 2015-04-15 |
| KR20150039696A (ko) | 2015-04-13 |
| KR102227586B1 (ko) | 2021-03-12 |
| TWI629581B (zh) | 2018-07-11 |
| JP2015072606A (ja) | 2015-04-16 |
| US9385584B2 (en) | 2016-07-05 |
| US20150097543A1 (en) | 2015-04-09 |
| CN104516385B (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5097664B2 (ja) | 定電圧電源回路 | |
| JP6211889B2 (ja) | ボルテージレギュレータ | |
| JP6316632B2 (ja) | ボルテージレギュレータ | |
| JP6211887B2 (ja) | ボルテージレギュレータ | |
| JP6506133B2 (ja) | ボルテージレギュレータ | |
| JP6220212B2 (ja) | ボルテージレギュレータ | |
| JP4716887B2 (ja) | 定電流回路 | |
| US9246479B2 (en) | Low-offset bandgap circuit and offset-cancelling circuit therein | |
| JP6342240B2 (ja) | ボルテージレギュレータ | |
| US9196318B2 (en) | Low temperature drift voltage reference circuit | |
| US20140159700A1 (en) | Bandgap reference voltage generator | |
| JP6884472B2 (ja) | ボルテージレギュレータ | |
| TWI656424B (zh) | 電壓調節器及半導體裝置 | |
| US8183914B2 (en) | Constant Gm circuit and methods | |
| JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
| JP2016015076A (ja) | レギュレータ回路 | |
| JP6510165B2 (ja) | オペアンプ | |
| JP2018022280A (ja) | ボルテージレギュレータ | |
| CN108183704B (zh) | 源极跟随器 | |
| KR20150071646A (ko) | 볼티지 레귤레이터 | |
| JP5061957B2 (ja) | 半導体集積回路 | |
| JP2008235974A (ja) | 定電流制御回路および該回路を備えた半導体集積回路 | |
| JP2006080993A (ja) | 抵抗回路 | |
| JP2009225282A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170929 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6220212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |