JP6884472B2 - ボルテージレギュレータ - Google Patents

ボルテージレギュレータ Download PDF

Info

Publication number
JP6884472B2
JP6884472B2 JP2017155502A JP2017155502A JP6884472B2 JP 6884472 B2 JP6884472 B2 JP 6884472B2 JP 2017155502 A JP2017155502 A JP 2017155502A JP 2017155502 A JP2017155502 A JP 2017155502A JP 6884472 B2 JP6884472 B2 JP 6884472B2
Authority
JP
Japan
Prior art keywords
circuit
phase compensation
resistor
voltage regulator
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017155502A
Other languages
English (en)
Other versions
JP2019036021A (ja
Inventor
伸吾 中島
伸吾 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017155502A priority Critical patent/JP6884472B2/ja
Priority to KR1020180090076A priority patent/KR102528632B1/ko
Priority to US16/057,435 priority patent/US10474173B2/en
Priority to CN201810908773.8A priority patent/CN109388170B/zh
Publication of JP2019036021A publication Critical patent/JP2019036021A/ja
Application granted granted Critical
Publication of JP6884472B2 publication Critical patent/JP6884472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、ボルテージレギュレータに関する。
一般的に、ボルテージレギュレータは、入力電圧Ｖｉｎを受けて一定の出力電圧Ｖｏｕｔを発生し、負荷が変動しても出力電圧Ｖｏｕｔを常に一定に保つ。そして、ボルテージレギュレータは、過渡応答特性を向上させる為に、周波数帯域を広くする必要がある。
図４は、従来のボルテージレギュレータ４００の回路である。従来のボルテージレギュレータ４００は、出力端子の電圧に応じた帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差を増幅した信号を出力する誤差増幅器４１と、抵抗とコンデンサで構成された位相補償回路４２を備え、３段増幅回路を構成している。このような回路構成にすることによって、安定動作と過渡応答性の改善を両立させている。
また、従来のボルテージレギュレータ４００は、出力負荷電流をセンスする出力電流検出回路４３と、位相補償回路４２の抵抗と並列に接続されたスイッチ回路を備え、出力電流に応じて位相補償回路４２の抵抗値を切り替えることが出来るので、さらに動作を安定させることが出来る（例えば、特許文献１参照）。
特開２０１３−７７２８８号公報
従来のボルテージレギュレータ４００は、負荷電流が変化した時に、位相補償回路４２の抵抗値を切り替える時にスイッチングノイズが発生する。従って、ボルテージレギュレータ４００は、スイッチングノイズによって動作が不安定になる可能性がある。
従来の課題を解決するために、本発明のボルテージレギュレータは、差動増幅回路の出力端子に接続された第１及び第２のソース接地増幅回路と、第１のソース接地増幅回路の出力端子と第２のソース接地増幅回路の出力端子の間に接続された抵抗部とコンデンサ部を有する位相補償回路と、記第２のソース接地増幅回路の出力端子に接続された出力トランジスタとを備え、位相補償回路の抵抗部とコンデンサ部の少なくとも一方はフィルタを有することを特徴とする。
本発明ボルテージレギュレータは、位相補償回路を上記のように構成したので、広範囲な負荷電流条件に対して安定した動作が可能になる。
本発明の実施形態のボルテージレギュレータの回路図である。 本発明の実施形態のボルテージレギュレータの他の例を示す回路図である。 本発明の実施形態のボルテージレギュレータの他の例を示す回路図である。 従来のボルテージレギュレータの回路図である。
以下、本発明の実施形態について、図面を参照して説明する。
図１は、本実施形態のボルテージレギュレータ１００の回路図である。
ボルテージレギュレータ１００は、差動増幅器１１と、基準電圧回路１２と、ＭＯＳトランジスタ１３と、定電流源１４と、ＭＯＳトランジスタ１５と、定電流源１６と、ＭＯＳトランジスタ１７と、フィードバック回路１８と、出力端子１９と、位相補償回路２０と、を備えている。
位相補償回路２０は、抵抗２１及び２２とコンデンサ２３を有する抵抗部と、コンデンサ２４及び２５とローパスフィルタ２６を有するコンデンサ部と、を備えている。ローパスフィルタ２６は、例えば、抵抗とコンデンサで構成される。
出力トランジスタ１７とフィードバック回路１８は、電源端子Ｖｉｎ（「第１の電源端子」ともいう）と接地端子ＶＳＳ（「第２の電源端子」ともいう）との間に直列に接続されている。
差動増幅器１１は、非反転入力端子が基準電圧Ｖｒｅｆを生成する基準電圧回路１２に接続され、反転入力端子がフィードバック回路１８の出力端子に接続され、出力端子がＭＯＳトランジスタ１３のゲート端子とＭＯＳトランジスタ１５のゲート端子に接続されている。
ＭＯＳトランジスタ１３と定電流源１４は、電源端子Ｖｉｎと接地端子ＶＳＳとの間に直列に接続され、第１のソース接地増幅回路を構成する。第１のソース接地増幅回路は、入力端子がＭＯＳトランジスタ１３のゲート端子で、出力端子がＭＯＳトランジスタ１３のドレイン端子である。
ＭＯＳトランジスタ１５と定電流源１６は、電源端子Ｖｉｎと接地端子ＶＳＳとの間に直列に接続され、第２のソース接地増幅回路を構成する。第２のソース接地増幅回路は、入力端子がＭＯＳトランジスタ１５のゲート端子で、出力端子がＭＯＳトランジスタ１５のドレイン端子である。第２のソース接地増幅回路は、出力端子がＭＯＳトランジスタ１７のゲート端子に接続されている。
位相補償回路２０は、第１のソース接地増幅回路の出力端子と第２のソース接地増幅回路の出力端子の間に接続されている。
位相補償回路２０の抵抗部は、並列に接続された抵抗２２とコンデンサ２３が抵抗２１と直列に接続されている。位相補償回路２０のコンデンサ部は、直列に接続されたローパスフィルタ２６とコンデンサ２５がコンデンサ２４と並列に接続されている。
フィードバック回路１８は、出力端子１９の出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成する。または、フィードバック回路１８は、出力電圧Ｖｏｕｔを分圧せずに、そのまま帰還電圧Ｖｆｂとして出力しても良い。
差動増幅器１１は、基準電圧回路１２の出力する基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとを比較した結果を増幅して、第１のソース接地増幅回路と第２のソース接地増幅回路に出力する。
ここで、第１のソース接地増幅回路と第２のソース接地増幅回路は、位相補償回路２０の両端の電圧が等しくなるように各素子を設定する。例えば、ＭＯＳトランジスタ１３とＭＯＳトランジスタ１５は、アスペクト比（Ｗ／Ｌ）が等しく、定電流源１４と定電流源１６は、電流値が等しくする。また例えば、ＭＯＳトランジスタ１３とＭＯＳトランジスタ１５のアスペクト比を変えた場合は、定電流源１４と定電流源１６の電流比もアスペクト比に対応するよう設定する。
次に、ボルテージレギュレータ１００の動作について説明する。
出力端子１９の出力電圧Ｖｏｕｔが低下すると帰還電圧Ｖｆｂも低下するので、差動増幅器１１の出力電圧は上昇する。第１のソース接地増幅回路及び第２のソース接地増幅回路は、入力電圧が上昇するので、出力電圧は低下する。
第１のソース接地増幅回路は、位相補償回路２０を介してＭＯＳトランジスタ１７のゲート端子を制御する。第２のソース接地増幅回路は、ＭＯＳトランジスタ１７のゲート端子を制御する。第２のソース接地増幅回路の出力は、位相補償回路２０を介さないことで、ＭＯＳトランジスタ１７のゲート端子の電圧を遅延無く所望の電圧に設定することが出来る。
第１のソース接地増幅回路及び第２のソース接地増幅回路の出力電圧が低下すると、ＭＯＳトランジスタ１７は、ゲート端子の電圧が低下する。従って、ＭＯＳトランジスタ１７はオンするように動作するので、出力端子１９の出力電圧Ｖｏｕｔは上昇し、一定に保たれる。
また、出力端子１９の出力電圧Ｖｏｕｔが上昇すると、ボルテージレギュレータ１００は、出力端子１９の出力電圧Ｖｏｕｔを低下させ、一定に保つように動作する。
次に、ボルテージレギュレータ１００の位相補償の動作について説明する。
ＭＯＳトランジスタ１７は、他のトランジスタと比べてサイズが遥かに大きい。従って、ＭＯＳトランジスタ１７のゲートとドレイン間の寄生容量は、ミラー効果により他のトランジスタと比べて大きな値となっている。また、コンデンサ２４とコンデンサ２５は、ＭＯＳトランジスタ１７のゲートとドレイン間の寄生容量に対して無視できるほど十分小さい容量値に設定されている。
ＭＯＳトランジスタ１３とＭＯＳトランジスタ１５の出力抵抗の合成抵抗値と、ＭＯＳトランジスタ１７のゲートとドレイン間の寄生容量の容量値によって、ポールＰ２が発生する。また、夫々図示しない、ＭＯＳトランジスタ１７の出力抵抗と負荷抵抗の合成抵抗値と負荷容量の容量値よって、ポールＰ３が発生する。更に、位相補償回路２０の抵抗部の抵抗値とコンデンサ部の容量値によって決まる周波数に、ゼロ点Ｚ１が発生する。
ボルテージレギュレータ１００は、ポールＰ２で９０度の位相の遅れが発生し、更にポールＰ３で９０度の位相遅れが発生する。特に、ポールＰ２とポールＰ３の周波数が接近した場合、位相余裕を確保することができなくなり、即ち安定動作を保つことができなくなる。従って、ゼロ点Ｚ１で位相を９０度進めることによって、安定動作を保つようにする。
ポールＰ３の周波数は、負荷抵抗の抵抗値と負荷容量の容量値に依存するので、出力端子１９に流れる負荷電流に応じて変化する。例えば、ポールＰ３の周波数は、負荷抵抗が小さく負荷電流が大きい場合は高くなり、負荷抵抗が大きく負荷電流が少ない場合は低くなる。
ここで、位相補償回路２０の抵抗部は、抵抗２２と並列に接続されたコンデンサ２３はハイパスフィルタとして機能する。ハイパスフィルタのカットオフ周波数よりも低い帯域では、位相補償回路２０の抵抗部の抵抗値は、抵抗２１と抵抗２２の抵抗値の合計になる。また、ハイパスフィルタのカットオフ周波数以上の帯域では、位相補償回路２０の抵抗部の抵抗値は、抵抗２１の抵抗値になる。
よって、ゼロ点Ｚ１の周波数は、負荷電流が大きくなったとき、即ち、ハイパスフィルタのカットオフ周波数以上の帯域になると高くなる。従って、ボルテージレギュレータ１００は、負荷電流が増加してポールＰ３の周波数が高くなった場合、ゼロ点Ｚ１の周波数を高くできる。
また、位相補償回路２０のコンデンサ部は、コンデンサ２５にローパスフィルタ２６が直列に接続されている。ローパスフィルタのカットオフ周波数よりも低い帯域では、位相補償回路２０のコンデンサ部の容量値は、コンデンサ２４とコンデンサ２５の容量値の合計になる。また、ローパスフィルタのカットオフ周波数以上の帯域では、位相補償回路２０のコンデンサ部の容量値は、コンデンサ２４の容量値になる。
よって、ゼロ点Ｚ１の周波数は、負荷電流が大きくなったとき、即ち、ローパスフィルタのカットオフ周波数以上の帯域になると高くなる。従って、ボルテージレギュレータ１００は、負荷電流が増加してポールＰ３の周波数が高くなった場合、ゼロ点Ｚ１の周波数を高くできる。
以上説明したように、ボルテージレギュレータ１００は、負荷電流の変動によってポールＰ３の周波数が移動したとしても、ゼロ点Ｚ１を適切な帯域で発生させることが出来るので、安定動作を保つことができる。従って、ボルテージレギュレータ１００は、広範囲な負荷電流条件に対して安定した動作が可能になる。
なお、位相補償回路２０の抵抗部は、並列に接続された抵抗２２とコンデンサ２３が抵抗２１と直列に接続されている、としたがこれに限定されない。図２に示すボルテージレギュレータ２００の位相補償回路３０のように、ハイパスフィルタであるコンデンサ３３と直列に接続された抵抗３２が抵抗３１と並列に接続されても良い。
また、位相補償回路２０は、抵抗部とコンデンサ部が並列に接続された構成として説明したが、この構成に限定されない。例えば、図３のボルテージレギュレータ３００の位相補償回路４０のように、抵抗部とコンデンサ部が直列に接続された構成であっても、同様の効果を得ることが出来る。
また、各実施形態のゼロ点Ｚ１の周波数は、負荷電流が大きくなったとき低くなるように、位相補償回路を構成してもよい。この場合は、位相補償回路２０の抵抗部は、例えば、並列に接続された第一の抵抗及び第二の抵抗と、第二の抵抗と直列に接続されローパスフィルタを備えて構成すればよい。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記各実施形態の位相補償回路は、必要に応じて、単独または組み合わせて構成してもよい。
１１ 差動増幅回路
１２ 基準電圧回路
１４、１６ 定電流源
１８ フィードバック回路
２０、３０、４０ 位相補償回路
２６ ローパスフィルタ

Claims (5)

  1. 基準電圧と帰還電圧を入力し、その差を増幅し出力する差動増幅回路と、
    前記差動増幅回路の出力端子に接続された第１のソース接地増幅回路と、
    前記差動増幅回路の出力端子に接続された第２のソース接地増幅回路と、
    前記第１のソース接地増幅回路の出力端子と前記第２のソース接地増幅回路の出力端子の間に接続された、抵抗部とコンデンサ部を有する位相補償回路と、
    前記第２のソース接地増幅回路の出力端子に接続された出力トランジスタと、を備え、
    前記位相補償回路の前記抵抗部と前記コンデンサ部の少なくとも一方は、フィルタを有することを特徴とするボルテージレギュレータ。
  2. 前記位相補償回路の前記抵抗部は、
    直列に接続された第一の抵抗及び第二の抵抗と、前記第二の抵抗と並列に接続されハイパスフィルタを備えた、
    ことを特徴とする請求項１に記載のボルテージレギュレータ。
  3. 前記位相補償回路の前記抵抗部は、
    並列に接続された第一の抵抗及び第二の抵抗と、前記第二の抵抗と直列に接続されハイパスフィルタを備えた、
    ことを特徴とする請求項１に記載のボルテージレギュレータ。
  4. 前記位相補償回路の前記コンデンサ部は、
    並列に接続された第一のコンデンサ及び第二のコンデンサと、前記第二のコンデンサと直列に接続されローパスフィルタを備えた、
    ことを特徴とする請求項１から３のいずれかに記載のボルテージレギュレータ。
  5. 前記位相補償回路の前記抵抗部は、
    並列に接続された第一の抵抗及び第二の抵抗と、前記第二の抵抗と直列に接続されローパスフィルタを備えた、
    ことを特徴とする請求項１に記載のボルテージレギュレータ。
JP2017155502A 2017-08-10 2017-08-10 ボルテージレギュレータ Active JP6884472B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017155502A JP6884472B2 (ja) 2017-08-10 2017-08-10 ボルテージレギュレータ
KR1020180090076A KR102528632B1 (ko) 2017-08-10 2018-08-01 볼티지 레귤레이터
US16/057,435 US10474173B2 (en) 2017-08-10 2018-08-07 Voltage regulator having a phase compensation circuit
CN201810908773.8A CN109388170B (zh) 2017-08-10 2018-08-10 电压调节器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017155502A JP6884472B2 (ja) 2017-08-10 2017-08-10 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
JP2019036021A JP2019036021A (ja) 2019-03-07
JP6884472B2 true JP6884472B2 (ja) 2021-06-09

Family

ID=65274081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017155502A Active JP6884472B2 (ja) 2017-08-10 2017-08-10 ボルテージレギュレータ

Country Status (4)

Country Link
US (1) US10474173B2 (ja)
JP (1) JP6884472B2 (ja)
KR (1) KR102528632B1 (ja)
CN (1) CN109388170B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10860043B2 (en) * 2017-07-24 2020-12-08 Macronix International Co., Ltd. Fast transient response voltage regulator with pre-boosting
TWI697751B (zh) 2019-05-22 2020-07-01 群光電能科技股份有限公司 電壓補償電路以及電壓補償方法
JP7292108B2 (ja) * 2019-05-27 2023-06-16 エイブリック株式会社 ボルテージレギュレータ
JP7199330B2 (ja) * 2019-09-19 2023-01-05 株式会社東芝 レギュレータ回路
CN113922761B (zh) * 2021-12-14 2022-03-25 深圳市时代速信科技有限公司 一种二级放大电路与电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392000A (en) * 1993-11-09 1995-02-21 Motorola, Inc. Apparatus and method for frequency compensating an operational amplifier
US6369554B1 (en) * 2000-09-01 2002-04-09 Marvell International, Ltd. Linear regulator which provides stabilized current flow
JP4421909B2 (ja) * 2004-01-28 2010-02-24 セイコーインスツル株式会社 ボルテージレギュレータ
US6975099B2 (en) * 2004-02-27 2005-12-13 Texas Instruments Incorporated Efficient frequency compensation for linear voltage regulators
US20060273771A1 (en) * 2005-06-03 2006-12-07 Micrel, Incorporated Creating additional phase margin in the open loop gain of a negative feedback amplifier system
US8816658B1 (en) * 2007-09-04 2014-08-26 Marvell International Ltd. Low-dropout converters with feedback compensation
KR101514459B1 (ko) * 2007-11-09 2015-04-22 세이코 인스트루 가부시키가이샤 볼티지 레귤레이터
JP2009134698A (ja) * 2007-11-09 2009-06-18 Seiko Instruments Inc ボルテージレギュレータ
CN102170116B (zh) * 2010-02-26 2015-03-18 华东电力试验研究院有限公司 故障电流限制器的实时数字仿真系统
JP6038516B2 (ja) * 2011-09-15 2016-12-07 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN103838287B (zh) * 2013-12-10 2015-07-29 珠海全志科技股份有限公司 一种补偿零点动态调整的线性稳压器

Also Published As

Publication number Publication date
KR102528632B1 (ko) 2023-05-03
US20190050008A1 (en) 2019-02-14
JP2019036021A (ja) 2019-03-07
CN109388170B (zh) 2022-03-11
KR20190017657A (ko) 2019-02-20
CN109388170A (zh) 2019-02-26
US10474173B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
JP6884472B2 (ja) ボルテージレギュレータ
JP6038516B2 (ja) ボルテージレギュレータ
TWI447552B (zh) 具可調適米勒補償的電壓調節器
JP5053061B2 (ja) ボルテージレギュレータ
JP6316632B2 (ja) ボルテージレギュレータ
JP5715401B2 (ja) ボルテージレギュレータ
JP7292108B2 (ja) ボルテージレギュレータ
KR20060046045A (ko) 정전압 출력 회로
US7956588B2 (en) Voltage regulator
JP4344646B2 (ja) 電源回路
JP6253481B2 (ja) ボルテージレギュレータ及びその製造方法
US11681315B2 (en) Regulator circuit, semiconductor device and electronic device
JP2014164702A (ja) ボルテージレギュレータ
US9367073B2 (en) Voltage regulator
JP4331550B2 (ja) 位相補償回路
JP6327813B2 (ja) 可変利得増幅器
CN116225117B (zh) 基于零点补偿的低压差线性稳压器
JP2005080090A (ja) 差動増幅回路の出力電圧制御回路及び電圧検出器
JP2008306562A (ja) 演算増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210511

R150 Certificate of patent or registration of utility model

Ref document number: 6884472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250