JP6211887B2 - ボルテージレギュレータ - Google Patents

Description

本発明は、高温時にリーク電流の影響を低減し、出力電圧の精度を保持できる分圧回路を備えたボルテージレギュレータに関する。

従来のボルテージレギュレータについて説明する。図９は、従来のボルテージレギュレータを示す回路図である。

差動増幅回路１０４は、基準電圧回路１０３が出力する基準電圧ＶＲＥＦと分圧回路１０６が出力する帰還電圧ＶＦＢを比較し、基準電圧ＶＲＥＦと帰還電圧ＶＦＢが同じ電圧になるように出力トランジスタ１０５のゲート電圧を制御する。出力端子１０２の電圧をＶＯＵＴとすると、ＶＯＵＴは下記の式で求められる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）／ＲＳ×ＶＲＥＦ ・・・（１）
ここで、ＲＦは抵抗１２１の抵抗値、ＲＳは抵抗１２２の抵抗値を示す。

基準電圧回路１０３は、Ｎｃｈデプレッショントランジスタ１３１とＮＭＯＳトランジスタ１３２で構成され、温度に対する出力電圧ＶＯＵＴの精度を保つように制御されている（例えば、特許文献１参照）。

特開平９−３２６４６９号公報

基準電圧回路１０３を構成しているＮＭＯＳトランジスタ１３２及びＮｃｈデプレッショントランジスタ１３１がジャンクションリーク電流及びチャネルリーク電流を流すような高温状態になると、リーク電流の影響によって基準電圧ＶＲＥＦが減少してしまう（図８（Ａ）参照）。従って、従来のボルテージレギュレータは、高温時に出力電圧ＶＯＵＴの精度を一定範囲内に保つことができないという課題があった。

本発明は、上記課題に鑑みてなされ、リーク電流の影響により基準電圧ＶＲＥＦが減少しても出力電圧ＶＯＵＴの精度を保持できるボルテージレギュレータを提供する。

従来の課題を解決するため、本発明のボルテージレギュレータは以下のような構成とした。
基準電圧回路が出力する基準電圧と出力トランジスタが出力する出力電圧を分圧する分圧回路が出力する分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路と、分圧回路の分圧電圧を切り替えるスイッチ回路と、温度に応じた信号を出力しスイッチ回路を制御する温度検出回路と、を備えた。

本発明の分圧回路を備えたボルテージレギュレータは、高温時のリーク電流により基準電圧が減少しても、出力端子に接続されている分圧抵抗の抵抗値を変化させることで出力電圧ＶＯＵＴが上昇させることが可能になり、出力電圧ＶＯＵＴの精度を一定範囲内に保つことができる。

第一の実施形態のボルテージレギュレータを示す概略図である。 第一の実施形態のボルテージレギュレータの一例を示す回路図である。 第一の実施形態のボルテージレギュレータの他の例を示す回路図である。 第一の実施形態のボルテージレギュレータの他の例を示す回路図である。 第二の実施形態のボルテージレギュレータの一例を示す回路図である。 第二の実施形態のボルテージレギュレータの他の例を示す回路図である。 第五の実施形態のボルテージレギュレータの回路図である。 各実施形態及び従来回路の出力電圧と温度特性の図である。 従来のボルテージレギュレータを示す回路図である。

［第一の実施形態］
図１は、第一の実施形態のボルテージレギュレータの概略図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１１２と、温度検出回路１１１、グラウンド端子１００、電源端子１０１、出力端子１０２で構成されている。基準電圧回路１０３は、例えば、Ｎｃｈデプレッショントランジスタ１３１とＮＭＯＳトランジスタ１３２で構成される。分圧回路１１２は、抵抗１２１、１２２、１２３と、ＮＭＯＳトランジスタ１２４で構成される。

差動増幅回路１０４は、反転増幅端子に基準電圧回路１０３の出力端子が接続され、非反転入力端子に分圧回路１１２の出力端子が接続され、出力端子は出力トランジスタ１０５のゲートに接続される。出力トランジスタ１０５は、ソースは電源端子１０１に接続され、ドレインは出力端子１０２に接続される。分圧回路１１２は、出力端子１０２とグラウンド端子１００の間に抵抗１２１、抵抗１２２、抵抗１２３が直列に接続され、ＮＭＯＳトランジスタ１２４が抵抗１２２と並列に接続される。温度検出回路１１１は、出力端子がＮＭＯＳトランジスタ１２４のゲートに接続される。

次に、第一の実施形態のボルテージレギュレータの動作について説明する。
基準電圧回路１０３の常温時の出力電圧をＶＲＥＦとする。常温時は、温度検出回路１１１は、Ｈｉｇｈ信号を出力しＮＭＯＳトランジスタ１２４はオンさせる。従って、分圧回路１１２は、抵抗１２１、１２３で構成される。

高温時は、トランジスタのジャンクションリーク電流及びチャネルリーク電流の影響により基準電圧回路１０３の出力電圧が減少する。そして、温度検出回路１１１の出力はＬｏｗ信号を出力してＮＭＯＳトランジスタ１２４をオフさせる。従って、分圧回路１１２は、抵抗１２１、抵抗１２２、１２３で構成される。この時、出力端子１０２の出力電圧ＶＯＵＴは、
ＶＯＵＴ＝（ＲＳ＋ＲＦ＋ＲＡ）／ＲＳ×ＶＲＥＦＨ ・・・（２）
と表される。ＲＳは抵抗１２３の抵抗値、ＲＦは抵抗１２１の抵抗値、ＲＡは抵抗１２２の抵抗値、ＶＲＥＦＨは高温時の基準電圧回路１０３の出力電圧を示す。高温時のリークにより基準電圧ＶＲＥＦが減少した分を分圧回路１１２の抵抗値がＲＡ増加することで、出力電圧ＶＯＵＴの減少を相殺することができる。抵抗値ＲＡは、以下のような条件を満たす事が望ましい。

ＲＡ／ＲＳ×ＶＲＥＦＨ＞（ＶＲＥＦ−ＶＲＥＦＨ） ・・・（３）
図８の（Ｂ）に第一の実施形態のボルテージレギュレータの出力電圧ＶＯＵＴと温度Ｔａの関係に示す。高温時に温度検出回路１１１が検出動作し、Ｌｏｗ信号を出力する事で、出力電圧ＶＯＵＴが上昇し一定範囲内を保つことが出来る。

図２は、第一の実施形態のボルテージレギュレータの温度検出回路１１１の構成を詳細に示した回路図である。温度検出回路１１１は、定電流回路２０３と、ダイオード２０４と、インバータ２０１、２０２で構成される。定電流回路２０３は、一方の端子は電源端子１０１に接続され、もう一方の端子がインバータ２０１の入力及びダイオード２０４のアノードに接続される。ダイオード２０４のカソードはグラウンド端子１００に接続される。インバータ２０２は、入力はインバータ２０１の出力に接続され、出力はＮＭＯＳトランジスタ１２４のゲートに接続される。

温度検出回路１１１の動作を説明する。定電流回路２０３の定電流は、例えばバンドギャップリファレンス回路のような温度依存しない電流である。ダイオード２０４の両端の電圧は概ね−２ｍＶ程度の負の温度係数を有する。よって、高温時にはダイオード２０４のアノードの電圧が減少しインバータ２０１の反転電圧以下になると、インバータ２０１はＨｉｇｈ信号を出力しインバータ２０２はＬｏｗ信号を出力する。すなわち、温度検出回路１１１は高温時にＬｏｗ信号を出力する。

なお、ＮＭＯＳトランジスタ１２４及び抵抗１２２は、出力端子１０２と抵抗１２１の間に接続してもよい。また、ＮＭＯＳトランジスタ１２４はゲートの入力信号を反転させればＰＭＯＳトランジスタを用いてもよい。また、基準電圧回路１０３と温度検出回路１１１は、本発明の動作を満たすものであればどのような構成であってもよい。

以上により、第一の実施形態のボルテージレギュレータは、高温時のリーク電流により基準電圧ＶＲＥＦが減少しても、分圧回路１１２の抵抗値を増加させることで、出力電圧ＶＯＵＴの精度を一定範囲内に保つことができる。

図３は、第一の実施形態のボルテージレギュレータの他の例を示す回路図である。
図２の回路との違いを以下に記載する。分圧回路１１２は、ＮＭＯＳトランジスタ７０１を抵抗１２３に並列に設けて、出力端子を抵抗１２１と抵抗１２２の接続点とした。温度検出回路１１１は、出力段をインバータ２０１で構成し、インバータ２０１の出力端子を温度検出回路１１１の出力端子として、ＮＭＯＳトランジスタ７０１のゲートと接続した。

温度検出回路１１１の動作は、出力論理以外は図２と同様である。高温時には、ダイオード２０４の両端の電圧は減少し、インバータ２０１の閾値を超えると、インバータ２０１は温度検出回路１１１の出力としてＨｉｇｈ信号を出力する。そして、分圧回路１１２のＮＭＯＳトランジスタ７０１がオンするため、出力電圧ＶＯＵＴは式（６）で表される。

ＶＯＵＴ＝（ＲＡ＋ＲＦ）／ＲＡ×ＶＲＥＦＨ ・・・（６）
従って、リーク電流の影響により、基準電圧回路１０３の基準電圧ＶＲＥＦが減少した分、帰還電圧ＶＦＢを減少させることによって、出力電圧ＶＯＵＴの精度を一定範囲内に保つことが出来る。

図４は、第一の実施形態のボルテージレギュレータの温度検出回路１１１の他の例を示す回路図である。温度検出回路１１１は、定電流回路３０１と、比較回路３０２と、抵抗３０３とで構成される。定電流回路３０１は、一方の端子は電源端子１０１に接続され、もう一方の端子は抵抗３０３及び比較回路３０２の反転入力端子に接続される。抵抗３０３は、一方の端子は比較回路３０２の反転入力端子に接続され、もう一方の端子はグラウンド端子１００に接続される。比較回路３０２は、非反転入力端子は基準電圧回路１０３の出力に接続され、出力端子はＮＭＯＳトランジスタ１２４のゲートに接続される。

定電流回路３０１の定電流は、例えばトランジスタの弱反転領域を利用した回路やＰＴＡＴ回路のような、正の温度係数を持つ電流を有し、抵抗３０３は、例えば−１００ｐｐｍ程度の僅かに負の温度係数を持つような抵抗で構成される。このようにすると、抵抗３０３の両端の電圧は正の温度係数を持つように構成できる。また、抵抗３０３に、例えば−４０００ｐｐｍ程度の大きな負の温度係数を持つ抵抗を用いることで、抵抗３０３の両端の電圧に負の温度係数を持つようにも構成できる。定電流回路３０１の定電流と抵抗３０３はトリミングを用いて調整できるように設定される。

温度検出回路１１１は、正の温度係数または負の温度係数を有する抵抗３０３の両端の電圧と基準電圧回路１０３の出力電圧を比較回路３０２で比較する。基準電圧回路１０３の出力電圧が抵抗３０３の両端の電圧を下回ると、比較回路３０２の出力端子はＬｏｗ信号を出力する。そのため、抵抗３０３の両端の電圧の温度係数をトリミングで調整することで、高温時のリーク電流の影響だけでなく、基準電圧回路１０３の出力端子の温度特性を直接検出することが出来る。

分圧回路１１２の動作は、第一の実施例と同様に高温時、温度検出回路１１１からＬｏｗ信号が出力され、ＮＭＯＳトランジスタ１２４はオフし抵抗１２１に抵抗１２３が加算される。こうして、式（２）及び式（３）の条件が満たされ出力電圧ＶＯＵＴが一度上昇し、出力電圧ＶＯＵＴの精度が一定範囲内を保つことが出来る。また低温時では、基準電圧回路１０３の出力電圧が減少すると、温度検出回路１１１からＬｏｗ信号が出力され、ＮＭＯＳトランジスタ１２４はオフし抵抗１２１に抵抗１２３が加算される。こうして、出力電圧ＶＯＵＴが一度上昇し、出力電圧ＶＯＵＴの精度が一定範囲内を保つことが出来る。図８の（Ｃ）に示すように高温側と低温側で出力電圧ＶＯＵＴが一度上昇する。

なお、基準電圧回路と温度検出回路は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上により、第二の実施形態のボルテージレギュレータは、温度によらず出力端子に接続されている分圧抵抗の抵抗値を増加させることで出力電圧ＶＯＵＴを上昇させる事ができる。従って、出力電圧ＶＯＵＴの精度を温度によらず一定範囲内に保つことが可能になる。

［第二の実施形態］
図５は、第二の実施形態のボルテージレギュレータの一例を示す回路図である。第一の実施形態との違いは、温度検出回路が２つ存在する点である。

例えば、定電流回路４０３と２０３は電流値が異なり、ダイオード４０６と２０４は同一特性のものを用いている。インバータ２０１、２０２、４０４、４０５は同一特性のものを用いている。定電流回路４０３と２０３の電流値の差から、ダイオード４０６とダイオード２０４の両端の電圧に差が生じ、検出する温度に差が生じる。よって、温度検出回路１１１の２つの出力でＬｏｗ信号を出力する温度が異なる。従って、分圧回路１１２のＮＭＯＳトランジスタ１２４とＮＭＯＳトランジスタ４０２をオフする温度に差が出来るため、出力電圧ＶＯＵＴを温度に対して段階的に補正することができる。こうして、式（２）及び式（３）の条件が満たされ、図８の（Ｄ）に示すように高温時の出力電圧ＶＯＵＴの温度変化を小さくすることができる。

なお、図５では、分圧回路１１２のＮＭＯＳトランジスタと並列接続している抵抗を２個用いたが、２個に限定するものではなく、２個以上を直列に接続しても良い。また、基準電圧回路と温度検出回路は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。

以上により、第二の実施形態のボルテージレギュレータは、高温時に分圧回路１１２のＮＭＯＳトランジスタと並列接続している抵抗を少なくとも２つ以上にすることと、温度検出回路１１１の出力に検出温度差を持たせることで、出力端子１０２に接続されている分圧抵抗の抵抗値を段階的に増加させることで出力電圧ＶＯＵＴを段階的に上昇させ、出力電圧ＶＯＵＴの精度を一定範囲内に保つことができる。

図６は、第二の実施形態のボルテージレギュレータの他の例を示す回路図である。図５のボルテージレギュレータとの違いは、温度検出回路１１１を、定電流回路２０３とダイオード２０４とダイオード５０４を直列に接続して構成した点である。

温度検出回路１１１は、２つのダイオードを直列接続にしたことにより、ダイオード２０４のアノードの電圧は概ね−４ｍＶ程度の負の温度係数を有することになる。一方、ダイオード５０４のアノードの電圧は概ね−２ｍＶ程度の負の温度係数を有する。よって、ダイオードの温度係数の差により、検出温度に差を持たせることが出来る。従って、分圧回路１１２のＮＭＯＳトランジスタ５０２とＮＭＯＳトランジスタ１２４をオフ状態にする温度に差が出来るため、出力電圧ＶＯＵＴを温度に対して段階的に補正することができる。こうして、式（２）及び式（３）を満たすことで、図８の（Ｄ）に示すように高温時に出力電圧ＶＯＵＴの温度変化をより小さくすることができる。また、定電流回路を１つにすることで、低消費化することが出来る。

なお、検出温度差を持たせる方法に関して、電流値の差及びダイオードの温度係数の差を用いたが、インバータの閾値に差を持たせる方法でも良い。また、分圧回路１１２のＮＭＯＳトランジスタと並列接続している抵抗を２個用いたが、２個に限定するものではなく、２個以上を直列に接続しても良い。また、基準電圧回路と温度検出回路は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。

以上により、本実施形態のボルテージレギュレータは、高温時に分圧回路１１２のＮＭＯＳトランジスタと並列接続している抵抗を少なくとも２つ以上にすることと、温度検出回路１１１の出力に検出温度差を持たせることで、出力端子１０２に接続されている分圧抵抗の抵抗値を段階的に増加させることで出力電圧ＶＯＵＴを段階的に上昇させ、出力電圧ＶＯＵＴの精度を一定範囲内に保つことができる。

図７は、第二の実施形態のボルテージレギュレータの他の例を示す回路図である。図６との違いは、インバータ２０２を削除し、ＮＭＯＳトランジスタ１２４をＰＭＯＳトランジスタ６０２に変更した点である。

ＰＭＯＳトランジスタ６０１を用いることにより、電源端子１０１から基板を介して回路内に流れこむジャンクションリーク電流と、ＮＭＯＳトランジスタ５０２の内部からグラウンド端子に流れ出すジャンクションリーク電流とで相殺する方向の電流を流すことで、出力電圧ＶＯＵＴへのリーク電流の影響を抑制することが出来る。
なお、基準電圧回路１０３と温度検出回路１１１は、本発明の動作を満たすものであれば構成を限定されるものでなく、どのような構成であってもよい。

以上により、高温時に出力電圧ＶＯＵＴを上昇させる分圧回路１１２のスイッチとしてＮＭＯＳトランジスタとＰＭＯＳトランジスタを用いることで、スイッチ用のトランジスタが生じるリーク電流を相殺し、より精度よく出力電圧ＶＯＵＴを段階的に上昇させることが可能になる。また、高温時に出力電圧ＶＯＵＴの温度変化をより小さくすることが可能になる。

以上説明したように、本発明のボルテージレギュレータは、温度検出回路１１１と分圧回路１１２にその出力を受けるスイッチトランジスタを設け、温度によって分圧回路１１２の抵抗値を制御することで、出力電圧ＶＯＵＴの精度を一定範囲内に保つことが可能になる。

なお、本発明の回路構成は、それぞれの図に限るものではなく、適宜組み合わせて構成してもよい。
また、基準電圧回路と温度検出回路は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。

１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１１１ 温度検出回路
１１２ 分圧回路
２０３、３０１、４０３ 定電流回路

Claims (3)

1. 基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力する分圧電圧と、の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
   前記分圧回路の前記分圧電圧を切り替えるスイッチ回路と、
   温度に応じた信号を出力し、前記スイッチ回路を制御する温度検出回路と、を備え、
   前記温度検出回路は、
   電源端子とグラウンド端子の間に直列に接続された定電流回路及び抵抗と、
   反転入力端子が前記定電流回路と前記抵抗の接続点に接続され、非反転入力端子が前記基準電圧回路に接続され、出力端子が前記スイッチ回路に接続される比較回路と、
   を備えることを特徴とするボルテージレギュレータ。
2. 前記分圧回路は、
   直列接続された複数の抵抗と、前記抵抗に並列に接続された前記スイッチ回路と、
   を備えた事を特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記スイッチ回路は、ＭＯＳトランジスタで構成される事を特徴とする請求項１または２に記載のボルテージレギュレータ。

Images