KR102229236B1

KR102229236B1 - 전압 레귤레이터

Info

Publication number: KR102229236B1
Application number: KR1020140133052A
Authority: KR
Inventors: 유지 고바야시; 마나부 후지무라
Original assignee: 에이블릭 가부시키가이샤
Priority date: 2013-10-15
Filing date: 2014-10-02
Publication date: 2021-03-17
Anticipated expiration: 2034-10-02
Also published as: US20150102789A1; TW201535090A; KR20150043973A; TWI648611B; JP2015079307A; CN104571242A; US9618951B2; JP6211887B2; CN104571242B

Abstract

(과제) 고온에 있어서도, 출력 전압의 정밀도를 유지할 수 있는 전압 레귤레이터를 제공한다.
(해결 수단) 기준 전압 회로가 출력하는 기준 전압과 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 분압 전압의 차를 증폭시켜 출력하고, 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 분압 회로의 분압 전압을 전환하는 스위치 회로와, 온도에 따른 신호를 출력하고 스위치 회로를 제어하는 온도 검출 회로를 구비하여 구성하였다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}

본 발명은, 고온시에 리크 전류의 영향을 저감시켜, 출력 전압의 정밀도를 유지할 수 있는 분압 회로를 구비한 전압 레귤레이터에 관한 것이다.

종래의 전압 레귤레이터에 대해 설명한다. 도 9 는, 종래의 전압 레귤레이터를 나타내는 회로도이다.

차동 증폭 회로 (104) 는, 기준 전압 회로 (103) 가 출력하는 기준 전압 (VREF) 과 분압 회로 (106) 가 출력하는 귀환 전압 (VFB) 을 비교하여, 기준 전압 (VREF) 과 귀환 전압 (VFB) 이 동일한 전압이 되도록 출력 트랜지스터 (105) 의 게이트 전압을 제어한다. 출력 단자 (102) 의 전압을 VOUT 로 하면, VOUT 는 하기의 식으로 구해진다.

VOUT = (RS ＋ RF)/RS × VREF … (1)

여기서, RF 는 저항 (121) 의 저항값, RS 는 저항 (122) 의 저항값을 나타낸다.

기준 전압 회로 (103) 는, Nch 디프레션 트랜지스터 (131) 와 NMOS 트랜지스터 (132) 로 구성되고, 온도에 대한 출력 전압 (VOUT) 의 정밀도를 유지하도록 제어되어 있다 (예를 들어, 특허문헌 1 참조).

일본 공개특허공보 평9-326469호

기준 전압 회로 (103) 를 구성하고 있는 NMOS 트랜지스터 (132) 및 Nch 디프레션 트랜지스터 (131) 가 정크션 리크 전류 및 채널 리크 전류를 흐르게 하는 것과 같은 고온 상태가 되면, 리크 전류의 영향에 의해 기준 전압 (VREF) 이 감소되어 버린다 (도 8(A) 참조). 따라서, 종래의 전압 레귤레이터는, 고온시에 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지할 수 없다는 과제가 있었다.

본 발명은, 상기 과제를 감안하여 이루어지며, 리크 전류의 영향에 의해 기준 전압 (VREF) 이 감소해도 출력 전압 (VOUT) 의 정밀도를 유지할 수 있는 전압 레귤레이터를 제공한다.

종래의 과제를 해결하기 위해, 본 발명의 전압 레귤레이터는 이하와 같은 구성으로 하였다.

기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 분압 전압의 차를 증폭시켜 출력하고, 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 분압 회로의 분압 전압을 전환하는 스위치 회로와, 온도에 따른 신호를 출력하고 스위치 회로를 제어하는 온도 검출 회로를 구비한다.

본 발명의 분압 회로를 구비한 전압 레귤레이터는, 고온시의 리크 전류에 의해 기준 전압이 감소해도, 출력 단자에 접속되어 있는 분압 저항의 저항값을 변화시킴으로써 출력 전압 (VOUT) 이 상승시키는 것이 가능해져, 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지할 수 있다.

도 1 은 제 1 실시형태의 전압 레귤레이터를 나타내는 개략도이다.
도 2 는 제 1 실시형태의 전압 레귤레이터의 일례를 나타내는 회로도이다
도 3 은 제 1 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다.
도 4 는 제 1 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다.
도 5 는 제 2 실시형태의 전압 레귤레이터의 일례를 나타내는 회로도이다.
도 6 은 제 2 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다.
도 7 은 제 2 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다.
도 8 은 각 실시형태 및 종래 회로의 전압 레귤레이터의 출력 전압과 온도 특성의 도면이다.
도 9 는 종래의 전압 레귤레이터를 나타내는 회로도이다.

[제 1 실시형태]

도 1 은, 제 1 실시형태의 전압 레귤레이터의 개략도이다. 제 1 실시형태의 전압 레귤레이터는, 기준 전압 회로 (103) 와, 차동 증폭 회로 (104) 와, 출력 트랜지스터 (105) 와, 분압 회로 (112) 와, 온도 검출 회로 (111), 그라운드 단자 (100), 전원 단자 (101), 출력 단자 (102) 로 구성되어 있다. 기준 전압 회로 (103) 는, 예를 들어, Nch 디프레션 트랜지스터 (131) 와 NMOS 트랜지스터 (132) 로 구성된다. 분압 회로 (112) 는, 저항 (121, 122, 123) 과, NMOS 트랜지스터 (124) 로 구성된다.

차동 증폭 회로 (104) 는, 반전 입력 단자에 기준 전압 회로 (103) 의 출력 단자가 접속되고, 비반전 입력 단자에 분압 회로 (112) 의 출력 단자가 접속되며, 출력 단자는 출력 트랜지스터 (105) 의 게이트에 접속된다. 출력 트랜지스터 (105) 는, 소스는 전원 단자 (101) 에 접속되고, 드레인은 출력 단자 (102) 에 접속된다. 분압 회로 (112) 는, 출력 단자 (102) 와 그라운드 단자 (100) 사이에 저항 (121), 저항 (122), 저항 (123) 이 직렬로 접속되고, NMOS 트랜지스터 (124) 가 저항 (122) 과 병렬로 접속된다. 온도 검출 회로 (111) 는, 출력 단자가 NMOS 트랜지스터 (124) 의 게이트에 접속된다.

다음으로, 제 1 실시형태의 전압 레귤레이터의 동작에 대해 설명한다.

기준 전압 회로 (103) 의 상온시의 출력 전압을 VREF 로 한다. 상온시에는, 온도 검출 회로 (111) 는, High 신호를 출력하고 NMOS 트랜지스터 (124) 는 온시킨다. 따라서, 분압 회로 (112) 는, 저항 (121, 123) 으로 구성된다.

고온시에는, 트랜지스터의 정크션 리크 전류 및 채널 리크 전류의 영향에 의해 기준 전압 회로 (103) 의 출력 전압이 감소한다. 그리고, 온도 검출 회로 (111) 의 출력은 Low 신호를 출력하여 NMOS 트랜지스터 (124) 를 오프시킨다. 따라서, 분압 회로 (112) 는, 저항 (121), 저항 (122, 123) 으로 구성된다. 이 때, 출력 단자 (102) 의 출력 전압 (VOUT) 은,

VOUT = (RS ＋ RF ＋ RA)/RS × VREFH … (2)

로 나타낸다. RS 는 저항 (123) 의 저항값, RF 는 저항 (121) 의 저항값, RA 는 저항 (122) 의 저항값, VREFH 는 고온시의 기준 전압 회로 (103) 의 출력 전압을 나타낸다. 고온시의 리크 전류에 의해 기준 전압 (VREF) 이 감소한 만큼을 분압 회로 (112) 의 저항값 RA 가 증가함으로써, 출력 전압 (VOUT) 의 감소를 상쇄할 수 있다. 저항값 (RA) 은, 이하와 같은 조건을 만족하는 것이 바람직하다.

RA/RS × VREFH ＞ (VREF - VREFH) … (3)

도 8(B) 에 제 1 실시형태의 전압 레귤레이터의 출력 전압 (VOUT) 과 온도 (Ta) 의 관계를 나타낸다. 고온시에 온도 검출 회로 (111) 가 검출 동작하고, Low 신호를 출력함으로써, 출력 전압 (VOUT) 이 상승하여 일정 범위 내를 유지할 수 있다.

도 2 는, 제 1 실시형태의 전압 레귤레이터의 온도 검출 회로 (111) 의 구성을 상세하게 나타낸 회로도이다. 온도 검출 회로 (111) 는, 정전류 회로 (203) 와, 다이오드 (204) 와, 인버터 (201, 202) 로 구성된다. 정전류 회로 (203) 는, 일방의 단자는 전원 단자 (101) 에 접속되고, 다른 일방의 단자가 인버터 (201) 의 입력 및 다이오드 (204) 의 애노드에 접속된다. 다이오드 (204) 의 캐소드는 그라운드 단자 (100) 에 접속된다. 인버터 (202) 는, 입력은 인버터 (201) 의 출력에 접속되고, 출력은 NMOS 트랜지스터 (124) 의 게이트에 접속된다.

온도 검출 회로 (111) 의 동작을 설명한다. 정전류 회로 (203) 의 정전류는, 예를 들어 밴드 갭 레퍼런스 회로와 같은 온도 의존하지 않는 전류이다. 다이오드 (204) 의 양 단의 전압은 대체로 -2 mV 정도의 부 (負) 의 온도 계수를 갖는다. 따라서, 고온시에는 다이오드 (204) 의 애노드의 전압이 감소되어 인버터 (201) 의 반전 전압 이하가 되면, 인버터 (201) 는 High 신호를 출력하고 인버터 (202) 는 Low 신호를 출력한다. 즉, 온도 검출 회로 (111) 는 고온시에 Low 신호를 출력한다.

또한, NMOS 트랜지스터 (124) 및 저항 (122) 은, 출력 단자 (102) 와 저항 (121) 사이에 접속해도 된다. 또, NMOS 트랜지스터 (124) 는 게이트의 입력 신호를 반전시키면 PMOS 트랜지스터를 사용해도 된다. 또, 기준 전압 회로 (103) 와 온도 검출 회로 (111) 는, 본 발명의 동작을 만족하는 것이면 어떠한 구성이어도 된다.

이상으로부터, 제 1 실시형태의 전압 레귤레이터는, 고온시의 리크 전류에 의해 기준 전압 (VREF) 이 감소해도, 분압 회로 (112) 의 저항값을 증가시킴으로써, 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지할 수 있다.

도 3 은, 제 1 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다.

도 2 의 회로와의 차이를 이하에 기재한다. 분압 회로 (112) 는, NMOS 트랜지스터 (701) 를 저항 (123) 에 병렬로 형성하고, 출력 단자를 저항 (121) 과 저항 (122) 의 접속점으로 하였다. 온도 검출 회로 (111) 는, 출력단을 인버터 (201) 로 구성하고, 인버터 (201) 의 출력 단자를 온도 검출 회로 (111) 의 출력 단자로 하여, NMOS 트랜지스터 (701) 의 게이트와 접속하였다.

온도 검출 회로 (111) 의 동작은, 출력 논리 이외에는 도 2 와 마찬가지이다. 고온시에는, 다이오드 (204) 의 양 단의 전압은 감소하고, 인버터 (201) 의 임계값을 초과하면, 인버터 (201) 는 온도 검출 회로 (111) 의 출력으로서 High 신호를 출력한다. 그리고, 분압 회로 (112) 의 NMOS 트랜지스터 (701) 가 온되기 때문에, 출력 전압 (VOUT) 은 식 (6) 으로 나타낸다.

VOUT = (RA ＋ RF)/RA × VREFH … (6)

따라서, 리크 전류의 영향에 의해, 기준 전압 회로 (103) 의 기준 전압 (VREF) 이 감소한 만큼, 귀환 전압 (VFB) 을 감소시키는 것에 의해, 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지할 수 있다.

도 4 는, 제 1 실시형태의 전압 레귤레이터의 온도 검출 회로 (111) 의 그 밖의 예를 나타내는 회로도이다. 온도 검출 회로 (111) 는, 정전류 회로 (301) 와, 비교 회로 (302) 와, 저항 (303) 으로 구성된다. 정전류 회로 (301) 는, 일방의 단자는 전원 단자 (101) 에 접속되고, 다른 일방의 단자는 저항 (303) 및 비교 회로 (302) 의 반전 입력 단자에 접속된다. 저항 (303) 은, 일방의 단자는 비교 회로 (302) 의 반전 입력 단자에 접속되고, 다른 일방의 단자는 그라운드 단자 (100) 에 접속된다. 비교 회로 (302) 는, 비반전 입력 단자는 기준 전압 회로 (103) 의 출력에 접속되고, 출력 단자는 NMOS 트랜지스터 (124) 의 게이트에 접속된다.

정전류 회로 (301) 의 정전류는, 예를 들어 트랜지스터의 약 (弱) 반전 영역을 이용한 회로나 PTAT 회로와 같은, 정 (正) 의 온도 계수를 갖는 전류를 갖고, 저항 (303) 은, 예를 들어 -100 ppm 정도의 약간 부의 온도 계수를 갖는 것과 같은 저항으로 구성된다. 이와 같이 하면, 저항 (303) 의 양 단의 전압은 정의 온도 계수를 갖도록 구성할 수 있다. 또, 저항 (303) 에, 예를 들어 -4000 ppm 정도의 큰 부의 온도 계수를 갖는 저항을 사용함으로써, 저항 (303) 의 양 단의 전압에 부의 온도 계수를 갖도록 구성할 수도 있다. 정전류 회로 (301) 의 정전류와 저항 (303) 은, 트리밍할 수 있도록 설정된다.

온도 검출 회로 (111) 는, 정의 온도 계수 또는 부의 온도 계수를 갖는 저항 (303) 의 양 단의 전압과 기준 전압 회로 (103) 의 출력 전압을 비교 회로 (302) 에서 비교한다. 기준 전압 회로 (103) 의 출력 전압이 저항 (303) 의 양 단의 전압을 하회하면, 비교 회로 (302) 의 출력 단자는 Low 신호를 출력한다. 그 때문에, 저항 (303) 의 양 단의 전압의 온도 계수를 트리밍으로 조정함으로써, 고온시의 리크 전류의 영향뿐만 아니라, 기준 전압 회로 (103) 의 출력 단자의 온도 특성을 직접 검출할 수 있다.

분압 회로 (112) 의 동작은, 제 1 실시예와 마찬가지로 고온시, 온도 검출 회로 (111) 로부터 Low 신호가 출력되고, NMOS 트랜지스터 (124) 는 오프되어 저항 (121) 에 저항 (123) 이 가산된다. 이렇게 하여, 식 (2) 및 식 (3) 의 조건이 만족되어 출력 전압 (VOUT) 이 한 번 상승되어, 출력 전압 (VOUT) 의 정밀도가 일정 범위 내를 유지할 수 있다. 또 저온시에는, 기준 전압 회로 (103) 의 출력 전압이 감소하면, 온도 검출 회로 (111) 로부터 Low 신호가 출력되고, NMOS 트랜지스터 (124) 는 오프되어 저항 (121) 에 저항 (123) 이 가산된다. 이렇게 하여, 출력 전압 (VOUT) 이 한 번 상승되어, 출력 전압 (VOUT) 의 정밀도가 일정 범위 내를 유지할 수 있다. 도 8(C) 에 나타내는 바와 같이 고온측과 저온측에서 출력 전압 (VOUT) 이 한 번 상승한다.

또한, 기준 전압 회로와 온도 검출 회로는 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것이 아니고 어떠한 구성이어도 된다.

이상으로부터, 제 1 실시형태의 전압 레귤레이터는, 온도에 상관없이 출력 단자에 접속되어 있는 분압 저항의 저항값을 증가시킴으로써 출력 전압 (VOUT) 을 상승시킬 수 있다. 따라서, 출력 전압 (VOUT) 의 정밀도를 온도에 상관없이 일정 범위 내로 유지하는 것이 가능해진다.

[제 2 실시형태]

도 5 는, 제 2 실시형태의 전압 레귤레이터의 일례를 나타내는 회로도이다. 제 1 실시형태와의 차이는, 온도 검출 회로가 2 개 존재하는 점이다.

예를 들어, 정전류 회로 (403 와 203) 는 전류값이 상이하고, 다이오드 (406 과 204) 는 동일 특성인 것을 이용하고 있다. 인버터 (201, 202, 404, 405) 는 동일 특성인 것을 이용하고 있다. 정전류 회로 (403 와 203) 의 전류값의 차로부터, 다이오드 (406) 와 다이오드 (204) 의 양 단의 전압에 차가 발생하여, 검출되는 온도에 차가 발생한다. 따라서, 온도 검출 회로 (111) 의 2 개의 출력에서 Low 신호를 출력하는 온도가 상이하다. 따라서, 분압 회로 (112) 의 NMOS 트랜지스터 (124) 와 NMOS 트랜지스터 (402) 를 오프시키는 온도에 차가 발생하기 때문에, 출력 전압 (VOUT) 을 온도에 대해 단계적으로 보정할 수 있다. 이렇게 하여, 식 (2) 및 식 (3) 의 조건이 만족되어, 도 8(D) 에 나타내는 바와 같이 고온시의 출력 전압 (VOUT) 의 온도 변화를 작게 할 수 있다.

또한, 도 5 에서는, 분압 회로 (112) 의 NMOS 트랜지스터와 병렬 접속되어 있는 저항을 2 개 사용했는데, 2 개에 한정하는 것이 아니고, 3 개 이상을 직렬로 접속해도 된다. 또, 기준 전압 회로와 온도 검출 회로는 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것이 아니고 어떠한 구성이어도 된다.

이상으로부터, 제 2 실시형태의 전압 레귤레이터는, 고온시에 분압 회로 (112) 의 NMOS 트랜지스터와 병렬 접속되어 있는 저항을 적어도 2 개 이상으로 하는 것과, 온도 검출 회로 (111) 의 출력에 검출 온도차를 갖게 한다. 이와 같이 하여, 고온시에, 출력 단자 (102) 에 접속되어 있는 분압 저항의 저항값을 단계적으로 증가시킴으로써 출력 전압 (VOUT) 을 단계적으로 상승시켜, 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지할 수 있다.

도 6 은, 제 2 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다. 도 5 의 전압 레귤레이터와의 차이는, 온도 검출 회로 (111) 를, 정전류 회로 (203) 와 다이오드 (204) 와 다이오드 (504) 를 직렬로 접속하여 구성한 점이다.

온도 검출 회로 (111) 는, 2 개의 다이오드를 직렬 접속으로 한 것에 의해, 다이오드 (204) 의 애노드의 전압은 대체로 -4 mV 정도의 부의 온도 계수를 갖는 것이 된다. 한편, 다이오드 (504) 의 애노드의 전압은 대체로 -2 mV 정도의 부의 온도 계수를 갖는다. 따라서, 다이오드의 온도 계수의 차에 의해, 검출 온도에 차를 갖게 할 수 있다. 따라서, 분압 회로 (112) 의 NMOS 트랜지스터 (502) 와 NMOS 트랜지스터 (124) 를 오프 상태로 하는 온도에 차가 발생하기 때문에, 출력 전압 (VOUT) 을 온도에 대해 단계적으로 보정할 수 있다. 이렇게 하여, 식 (2) 및 식 (3) 을 만족시킴으로써, 도 8(D) 에 나타내는 바와 같이 고온시에 출력 전압 (VOUT) 의 온도 변화를 보다 작게 할 수 있다. 또, 정전류 회로를 1 개로 함으로써, 저소비화할 수 있다.

또한, 검출 온도차를 갖게 하는 방법에 관해서, 정전류 회로의 전류값의 차 및 다이오드의 온도 계수의 차를 이용했는데, 인버터의 임계값에 차를 갖게 하는 방법이어도 된다. 또, 분압 회로 (112) 의 NMOS 트랜지스터와 병렬 접속되어 있는 저항을 2 개 사용했는데, 2 개에 한정하는 것이 아니고, 3 개 이상을 직렬로 접속해도 된다. 또, 기준 전압 회로와 온도 검출 회로는 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것이 아니고 어떠한 구성이어도 된다.

이상으로부터, 본 실시형태의 전압 레귤레이터는, 고온시에 분압 회로 (112) 의 NMOS 트랜지스터와 병렬 접속되어 있는 저항을 적어도 2 개 이상으로 하는 것과, 온도 검출 회로 (111) 의 출력에 검출 온도차를 갖게 한다. 이와 같이 하여, 고온시에, 출력 단자 (102) 에 접속되어 있는 분압 저항의 저항값을 단계적으로 증가시킴으로써 출력 전압 (VOUT) 을 단계적으로 상승시켜, 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지할 수 있다.

도 7 은, 제 2 실시형태의 전압 레귤레이터의 그 밖의 예를 나타내는 회로도이다. 도 6 과의 차이는, 인버터 (202) 를 삭제하고, NMOS 트랜지스터 (124) 를 PMOS 트랜지스터 (601) 로 변경한 점이다.

PMOS 트랜지스터 (601) 를 사용하는 것에 의해, 전원 단자 (101) 로부터 기판을 통해 회로 내로 흘러드는 정크션 리크 전류와, NMOS 트랜지스터 (502) 의 내부에서 그라운드 단자로 흘러 나오는 정크션 리크 전류로 상쇄하는 방향의 전류를 흐르게 함으로써, 출력 전압 (VOUT) 에 대한 리크 전류의 영향을 억제할 수 있다.

또한, 기준 전압 회로 (103) 와 온도 검출 회로 (111) 는, 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것이 아니고, 어떠한 구성이어도 된다.

이상으로부터, 고온시에 출력 전압 (VOUT) 을 상승시키는 분압 회로 (112) 의 스위치로서 NMOS 트랜지스터와 PMOS 트랜지스터를 사용함으로써, 스위치용의 트랜지스터가 발생하는 리크 전류를 상쇄하여, 보다 양호한 정밀도로 출력 전압 (VOUT) 을 단계적으로 상승시키는 것이 가능해진다. 또, 고온시에 출력 전압 (VOUT) 의 온도 변화를 보다 작게 하는 것이 가능해진다.

이상 설명한 바와 같이, 본 발명의 전압 레귤레이터는, 온도 검출 회로 (111) 와 분압 회로 (112) 에 그 출력을 받는 스위치 트랜지스터를 형성하고, 온도에 따라 분압 회로 (112) 의 저항값을 제어함으로써, 출력 전압 (VOUT) 의 정밀도를 일정 범위 내로 유지하는 것이 가능해진다.

또한, 본 발명의 회로 구성은, 도 1 내지 7 에 한정하는 것이 아니고, 적절히 조합하여 구성해도 된다.

또, 기준 전압 회로와 온도 검출 회로는 본 발명의 동작을 만족하는 것이면 구성이 한정되는 것이 아니고 어떠한 구성이어도 된다.

100 : 그라운드 단자
101 : 전원 단자
102 : 출력 단자
103 : 기준 전압 회로
104 : 차동 증폭 회로
105 : 출력 트랜지스터
111 : 온도 검출 회로
112 : 분압 회로
203, 301, 403 : 정전류 회로

Claims

기준 전압 회로가 출력하는 기준 전압과, 출력 트랜지스터가 출력하는 출력 전압을 분압하는 분압 회로가 출력하는 분압 전압의 차를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
상기 분압 회로의 상기 분압 전압을 전환하는 스위치 회로와,
온도에 따른 신호를 출력하고, 상기 스위치 회로를 제어하는 온도 검출 회로를 구비하고,
상기 온도 검출 회로는,
전원 단자와 그라운드 단자 사이에 직렬로 접속된 정전류 회로 및 저항과,
반전 입력 단자가 상기 정전류 회로와 상기 저항의 접속점에 접속되고, 비반전 입력 단자가 상기 기준 전압 회로에 접속되며, 출력 단자가 상기 스위치 회로에 접속되는 비교 회로를 구비하는 것을 특징으로 하는 전압 레귤레이터.
제 1 항에 있어서,
상기 분압 회로는,
직렬 접속된 복수의 저항과, 상기 저항에 병렬로 접속된 상기 스위치 회로를 구비한 것을 특징으로 하는 전압 레귤레이터.
제 1 항 또는 제 2 항에 있어서,
상기 스위치 회로는, MOS 트랜지스터로 구성되는 것을 특징으로 하는 전압 레귤레이터.