JP2013183268A - コンパレータ - Google Patents

Abstract

【課題】応答遅れの抑制されたコンパレータを提供する。
【解決手段】差動対と定電流源を有する差動入力部、出力部を有するコンパレータ。定電流源は、それぞれ２つのトランジスタから成る２つのカレントミラー回路と、２つのダイオードと抵抗を有する特性調整部を備え、第１トランジスタ、第３トランジスタ、第１ダイオードが直列接続され、第２トランジスタ、第４トランジスタ、抵抗、第２ダイオードが直列接続され、２つのダイオードそれぞれのカソード電極がグランドに接続され、第２トランジスタの制御電極が、偶数番のトランジスタの間、及び、第１トランジスタの制御電極と接続され、第３トランジスタの制御電極が、奇数番のトランジスタの間、及び、第４トランジスタの制御電極と接続され、出力部の出力信号が温度に依存しないよう、２つのダイオード及び抵抗それぞれの特性の少なくとも一つが調整されている。
【選択図】図１

Description

本発明は、差動入力部と出力部を備えるコンパレータに関するものである。

従来、例えば特許文献１に示されるように、非反転入力端及び反転入力端に入力される各入力信号に対して差動増幅した信号を出力端から出力するシングルエンド型の差動増幅回路部と、該差動増幅回路部の出力端から出力される信号に応じた電圧の信号を出力する出力回路部と、を備えたレシーバ回路が提案されている。差動増幅回路部は、各入力信号が制御信号入力端に対応して入力される１対のトランジスタからなる差動対を有する。

特許第３８８８９５５号公報

ところで、特許文献１に示されるレシーバ回路にて、温度が上昇すると、差動対を構成するトランジスタの移動度が低下する。そのため、入力信号に対する差動増幅回路及び出力回路部の応答が遅れる虞がある。

そこで、本発明は上記問題点に鑑み、応答遅れの抑制されたコンパレータを提供することを目的とする。

上記した目的を達成するために、請求項１に記載の発明は、一対のトランジスタから成る差動対、及び、該差動対に定電流を供給する定電流源を有する差動入力部と、
該差動入力部の出力信号に基づいて、Ｈｉ信号、若しくは、Ｈｉ信号よりも電圧レベルの低いＬｏ信号を出力する出力部と、を有するコンパレータであって、
定電流源は、第１カレントミラー回路、第２カレントミラー回路、差動対に供給する定電流の温度特性を調整する特性調整部、及び、該特性調整部によって温度特性が調整された定電流を差動対に供給する供給部を有し、
第１カレントミラー回路は、互いに同一の特性を有する第１トランジスタ及び第２トランジスタを有し、
第２カレントミラー回路は、互いに同一の特性を有する第３トランジスタ及び第４トランジスタを有し、
特性調整部は、第１ダイオード、第２ダイオード、第１抵抗を有し、
第１ダイオードのカソード電極がグランドに接続される態様で、第１トランジスタ、第３トランジスタ、及び、第１ダイオードが、第１電圧源からグランドに向かって順に直列接続され、
第２ダイオードのカソード電極がグランドに接続される態様で、第２トランジスタ、第４トランジスタ、第１抵抗、及び、第２ダイオードが、第１電圧源からグランドに向かって順に直列接続され、
第２トランジスタの制御電極が、第２トランジスタと第４トランジスタとの間、及び、第１トランジスタの制御電極と接続され、
第３トランジスタの制御電極が、第３トランジスタと第１トランジスタとの間、及び、第４トランジスタの制御電極と接続されており、
出力部の出力信号が温度に依存しないように、第１ダイオード、第２ダイオード、及び、第１抵抗それぞれの特性の少なくとも一つが調整されていることを特徴とする。

このように本発明によれば、互いに同一の特性を有する第１トランジスタ及び第２トランジスタによって第１カレントミラー回路が構成され、互いに同一の特性を有する第３トランジスタ及び第４トランジスタによって第２カレントミラー回路が構成され、特性調整部は、第１ダイオード、第２ダイオード、第１抵抗を有する。そして、第１ダイオードのカソード電極がグランドに接続される態様で、第１トランジスタ、第３トランジスタ、及び、第１ダイオードが、第１電圧源からグランドに向かって順に直列接続され、第２ダイオードのカソード電極がグランドに接続される態様で、第２トランジスタ、第４トランジスタ、第１抵抗、及び、第２ダイオードが、第１電圧源からグランドに向かって順に直列接続されている。これによれば、２つのカレントミラー回路と特性調整部それぞれに同一の電流が流れ、第１ダイオードのアノード電極と、第１抵抗の第４トランジスタ側の端子それぞれに同一の電圧が印加される。したがって、２つのカレントミラー回路と特性調整部それぞれに流れる電流をＩ、第１ダイオードの順方向電圧をＶ_ｄ１、第１抵抗の抵抗値をＲ、第２ダイオードの順方向電圧をＶ_ｄ２とすると、Ｖ_ｄ１＝ＩＲ＋Ｖ_ｄ２という関係式が成立する。

ダイオードの順方向電流は、ｑを電荷、Ｖ_ｄをアノード電極とカソード電極間の電圧、ｋ_Ｂをボルツマン定数、Ｔを温度、Ｉ_ｓを製造ばらつき因子、ｅｘｐ［］をネイピア数ｅを底とする指数関数とすると、Ｉ_ｓｅｘｐ［（ｑＶ_ｄ）／（ｋ_ＢＴ）］と表される。これは、請求項１に記載の構成の場合、上記した電流Ｉに相当する。これをＶ_ｄについて解くと、Ｖ_ｄ＝（（ｋ_ＢＴ）／ｑ）ｌｎ（Ｉ／Ｉ_ｓ）となる。ここで、ｌｎは自然対数である。

また、Ｉ_Ｓ１を第１ダイオードの製造ばらつき因子、Ｉ_Ｓ２を第２ダイオードの製造ばらつき因子、Ｋを第１ダイオードと第２ダイオードの関係を示す値とし、Ｉ_Ｓ１＝ＫＩ_Ｓ２が成立するとする。この場合、上記した関係式は、（（ｋ_ＢＴ）／ｑ）ｌｎ（Ｉ／Ｉ_ｓ）＝ＩＲ＋（（ｋ_ＢＴ）／ｑ）ｌｎ（Ｉ／ＫＩ_ｓ）となる。これを電流Ｉについて解くと、Ｉ＝（ｋ_ＢＴ・ｌｎ（Ｋ））／ｑＲが成立する。

これによれば、電流Ｉは温度が上昇すればするほど上昇する性質（正の温度特性）を有し、温度が上昇すればするほど下降する性質（負の温度特性）を有するトランジスタの移動度とは逆の温度特性を有する。これに対して、トランジスタの移動度（応答速度）は、印加される電流に比例して上昇する性質を有する。そのため、上記した電流Ｉが差動対に供給されることで、温度上昇による、差動対を構成するトランジスタの応答速度の低下が抑制される。

上記式に示されるように、電流Ｉは、第１ダイオード、第２ダイオード、及び、第１抵抗それぞれの特性に関する、ＫとＲとに依存する。そのため、電流Ｉの温度勾配を、ＫとＲの少なくとも一方の値を調整することで、定めることができる。したがって、出力部の出力信号が温度に依存しないように、電流Ｉの温度勾配を定めておくことで、温度上昇によるコンパレータ（差動入力部及び出力部）の応答遅れが抑制される。

請求項２に記載のように、定電流源は、互いに同一の特性を有する第５トランジスタ及び第６トランジスタを有する第３カレントミラー回路を備え、第５トランジスタは、第１トランジスタと第３トランジスタとの間に接続され、第６トランジスタは、第２トランジスタと第４トランジスタとの間に接続され、第５トランジスタの制御電極が、第５トランジスタと第１トランジスタとの間、及び、第６トランジスタの制御電極と接続された構成が好適である。これによれば、第２カレントミラー回路と第３カレントミラー回路とがカスコード接続されるので、第３トランジスタ及び第４トランジスタそれぞれの両端電圧の変動が抑えられる。そのため、第１ダイオードのアノード電極、及び、第１抵抗の第４トランジスタ側の端子それぞれに印加される電圧が安定する。この結果、請求項１の作用効果にて示した関係式の変動が抑制される。

請求項３に記載のように、特性調整部は、一端が第３トランジスタと第１ダイオードとの間に接続され、他端がグランドに接続された第２抵抗、及び、一端が第４トランジスタと第１抵抗との間に接続され、他端がグランドに接続された第３抵抗を有し、第２抵抗と第３抵抗とは、同一の抵抗を有する構成が好ましい。これによれば、ＫとＲの少なくとも一方の値だけではなく、第３抵抗と第４抵抗それぞれの抵抗値を調整することによっても、差動対に供給される電流量を調整することができる。したがって、温度上昇による差動入力部及び出力部の応答遅れを、請求項１に記載の構成と比べてより効果的に抑制することができる。

請求項４に記載のように、供給部は、第２トランジスタと第４カレントミラー回路を構成する第７トランジスタ、第７トランジスタとグランドとの間に接続された第８トランジスタ、及び、該第８トランジスタと第５カレントミラー回路を構成し、差動対とグランドとの間に接続された第９トランジスタを有し、出力部の出力信号が温度に依存しないように、第１ダイオード、第２ダイオード、及び、第１抵抗それぞれの特性の少なくとも一つだけではなく、第４カレントミラー回路、及び、第５カレントミラー回路それぞれの少なくとも一つのミラー量が調整された構成が良い。このように、ＫとＲの少なくとも一方の値だけではなく、第４カレントミラー回路と第５カレントミラー回路それぞれの少なくとも一方のミラー量を調整することによっても、差動対に供給される電流量を調整することができる。したがって、温度上昇による差動入力部及び出力部の応答遅れを、請求項１に記載の構成と比べてより効果的に抑制することができる。

請求項５に記載のように、差動入力部は、差動対の後段に配置された第１増幅部を有し、該第１増幅部には、第１電圧源よりも高い電圧を供給する第２電圧源が接続され、定電流源に、第１電圧源が接続された構成が好適である。これによれば、第２電圧源と第１電圧源とが同一の構成とは異なり、第２電圧源の印加電圧が変動したとしても、第１電圧源の印加電圧が変動することが抑制される。これにより、第１電圧源の印加電圧の変動による定電流源の供給する電流の変動、ひいては、電流Ｉの変動が抑制される。この結果、温度上昇による差動入力部及び出力部の応答遅れが抑制される。

請求項６に記載のように、第１トランジスタの第３トランジスタ側の電圧をグランド電位よりも高める機能を果たす電流供給部を有する構成が良い。これによれば、第１カレントミラー回路と第２カレントミラー回路それぞれに電流が流れる。そのため、電流Ｉがゼロになることが抑制される。

請求項６に記載の具体的な構成としては、例えば、請求項７，８に記載の構成を採用することができる。

請求項７に記載の発明は、電流供給部は、第１電圧源と、第１トランジスタにおける第３トランジスタ側の端子との間に設けられた第１０トランジスタを有し、第３トランジスタ及び第４トランジスタそれぞれは、Ｎチャネル型ＭＯＳＦＥＴである構成となっている。これによれば、第１０トランジスタを介して、第３トランジスタに電流が流れ込むので、第１トランジスタの第３トランジスタ側の電圧がグランド電位よりも高まる。

請求項８に記載の発明は、電流供給部は、グランドと、第１トランジスタと第２トランジスタそれぞれの制御電極との間に設けられた第１０トランジスタを有し、第１トランジスタ及び第２トランジスタそれぞれは、Ｐチャネル型ＭＯＳＦＥＴである構成となっている。これによれば、第１０トランジスタを介して、第１トランジスタと第２トランジスタそれぞれの制御電極（ゲート電極）がグランド電位に固定され、第１トランジスタと第２トランジスタとがＯＮ状態となる。この結果、第３トランジスタと第４トランジスタとに電流が流れ、第１トランジスタの第３トランジスタ側の電圧がグランド電位よりも高まる。

請求項９に記載のように、特性調整部は、第１抵抗とグランドとの間に並列接続された複数の第２ダイオードを有する構成が良い。これによれば、第２ダイオードの数を調整することでＫの値を調整し、電流Ｉを調整することができる。

請求項１０に記載のように、特性調整部は、複数の第２ダイオードに対応する、複数の第２選択スイッチを有する構成が良い。これによれば、第２選択スイッチをＯＮ／ＯＦＦ制御することでＫの値を調整し、電流Ｉを調整することができる。

請求項１１に記載のように、特性調整部は、第４トランジスタと第２ダイオードとの間に並列接続された複数の第１抵抗を有する構成が良い。これによれば、第１抵抗の数を調整することでＲの値を調整し、電流Ｉを調整することができる。

請求項１２に記載のように、特性調整部は、複数の第１抵抗に対応する、複数の選択スイッチを有する構成が良い。これによれば、選択スイッチをＯＮ／ＯＦＦ制御することでＲの値を調整し、電流Ｉを調整することができる。

請求項１３に記載のように、特性調整部は、第３トランジスタとグランドとの間に並列接続された複数の第１ダイオードを有する構成が良い。これによれば、第１ダイオードの数を調整することでＫの値を調整し、電流Ｉを調整することができる。

請求項１４に記載のように、特性調整部は、複数の第１ダイオードに対応する、複数の第１選択スイッチを有する構成が良い。これによれば、第１選択スイッチをＯＮ／ＯＦＦ制御することでＫの値を調整し、電流Ｉを調整することができる。

請求項１５に記載のように、出力部は、差動入力部の出力信号を増幅する第２増幅部を有し、第２増幅部は、制御電極がグランドに接続されるとＯＮ状態になる第１１トランジスタと第１２トランジスタ、及び、制御電極が第１電圧源よりも高い電圧を供給する第２電圧源に接続されるとＯＮ状態になる第１３トランジスタと第１４トランジスタを有し、第１１トランジスタ及び第１２トランジスタそれぞれの一端が、第１電圧源と接続され、第１１トランジスタの他端が、自身の制御電極、第１２トランジスタの制御電極、及び、差動対を構成する一対のトランジスタの内の一方の端子と接続され、第１３トランジスタ及び第１４トランジスタそれぞれの一端が、グランドに接続され、第１３トランジスタの他端が、自身の制御電極、第１４トランジスタの制御電極、及び、差動対を構成する一対のトランジスタの内の他方の端子と接続されており、差動対を構成する一対のトランジスタの内の他方がＯＮ状態となったときに、第１１トランジスタ及び第１２トランジスタそれぞれの制御電極がグランドに接続され、差動対を構成する一対のトランジスタの内の一方がＯＮ状態となったときに、第１３トランジスタ及び第１４トランジスタそれぞれの制御電極が第１電圧源よりも高い電圧を供給する第２電圧源に接続される構成を採用することができる。

第１実施形態に係るコンパレータの概略構成を示す回路図である。 コンパレータの応答速度遅れの温度依存性を示すグラフ図である。 電流Ｉの温度依存性を示すグラフ図である。 第１実施形態に係るコンパレータの変形例を示す回路図である。 第１実施形態に係るコンパレータの変形例を示す回路図である。 第１実施形態に係るコンパレータの変形例を示す回路図である。 第１実施形態に係るコンパレータの変形例を示す回路図である。 第２実施形態に係るコンパレータの特性調整部を示す回路図である。 第３実施形態に係るコンパレータの特性調整部を示す回路図である。 図９に示す特性調整部の変形例を示す回路図である。 第４実施形態に係るコンパレータの特性調整部を示す回路図である。 図１１に示す特性調整部の変形例を示す回路図である。 第５実施形態に係るコンパレータの特性調整部を示す回路図である。 図１３に示す特性調整部の変形例を示す回路図である。 特性調整部の変形例を示す回路図である。 第１増幅部の変形例を示す回路図である。 第１増幅部の変形例を示す回路図である。 第１増幅部の変形例を示す回路図である。 定電流源の変形例を示す回路図である。

以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
以下、図１〜図３に基づいて、第１実施形態に係るコンパレータを説明する。図１に示すように、コンパレータ１００は、差動入力部１０と出力部５０を有する。差動入力部１０に入力電圧が入力されると、その入力電圧に応じて差動入力部１０が作動する。出力部５０は、差動入力部１０の作動に応じた出力信号（Ｈｉ信号若しくはＬｏ信号）を、後段に位置するデジタル回路（図示略）に出力する。

作動入力部１０は、要部として、差動対１１と定電流源１２を有する。図１に示すように、差動対１１は、一対のトランジスタ１３，１４から成る。本実施形態に係るトランジスタ１３，１４はＮチャネル型ＭＯＳＦＥＴであり、トランジスタ１３のゲート電極が第１入力端子１５に接続され、トランジスタ１４のゲート電極が第２入力端子１６に接続されている。そして、トランジスタ１３，１４それぞれのソース電極が互いに電気的に接続され、トランジスタ１３，１４それぞれのドレイン電極が、電気的に独立して出力部５０に接続されている。

定電流源１２は、差動対１１に定電流を供給するものである。定電流源１２は、第１カレントミラー回路１７、第２カレントミラー回路１８、特性調整部１９、及び、供給部２０を有する。第１カレントミラー回路１７は、互いに同一の特性を有する第１トランジスタ２１及び第２トランジスタ２２を有し、第２カレントミラー回路１８は、互いに同一の特性を有する第３トランジスタ２３及び第４トランジスタ２４を有する。本実施形態に係る定電流源１２は、互いに同一の特性を有する第５トランジスタ２５及び第６トランジスタ２６を有する第３カレントミラー回路２７を更に備える。トランジスタ２１，２２はＰチャネル型ＭＯＳＦＥＴであり、トランジスタ２３〜２６はＮチャネル型ＭＯＳＦＥＴである。

図１に示すように、特性調整部１９の第１ダイオード２８のカソード電極がグランドに接続される態様で、トランジスタ２１，２５，２３、及び、第１ダイオード２８が第１電圧源からグランドに向かって順に直列接続され、特性調整部１９の第２ダイオード３０のカソード電極がグランドに接続される態様で、トランジスタ２２，２６，２４、第１抵抗２９、及び、第２ダイオード３０が第１電圧源からグランドに向かって順に直列接続されている。そして、第２トランジスタ２２の制御電極が、第２トランジスタ２２と第６トランジスタ２６との間、及び、第１トランジスタ２１の制御電極と接続され、第３トランジスタ２３の制御電極が、第３トランジスタ２３と第５トランジスタ２５との間、及び、第４トランジスタ２４の制御電極と接続されている。また、第５トランジスタ２５の制御電極が、第５トランジスタ２５と第１トランジスタ２１との間、及び、第６トランジスタ２６の制御電極と接続され、第２カレントミラー回路１８と第３カレントミラー回路２７とがカスコード接続されている。

上記接続構成により、各トランジスタ２１〜２６、及び、特性調整部１９の第１ダイオード２８、第１抵抗２９、第２ダイオード３０それぞれに同等の電流が流れる。そのため、第１ダイオード２８のアノード電極、及び、第１抵抗２９の第４トランジスタ２４側の端子それぞれに印加される電圧が同一となる。

特性調整部１９は、差動対１１に供給する定電流の温度特性を調整するものである。特性調整部１９は、第１ダイオード２８、第１抵抗２９、第２ダイオード３０を有する。詳しくは後で説明するが、これら、特性調整部１９の構成要素２８〜３０の特性を調整することで、差動対１１に供給される電流の温度特性が調整される。

供給部２０は、特性調整部１９によって温度特性が調整された定電流を差動対１１に供給するものである。供給部２０は、第７トランジスタ３１、第８トランジスタ３２、及び、第９トランジスタ３３を有する。トランジスタ３１はＰチャネル型ＭＯＳＦＥＴであり、トランジスタ３２，３３はＮチャネル型ＭＯＳＦＥＴである。

図１に示すように、第７トランジスタ３１の制御電極が第２トランジスタ２２と第６トランジスタ２６との間に接続され、第７トランジスタ３１と第２トランジスタ２２とによって、第４カレントミラー回路３４が構成されている。これにより、トランジスタ２１〜２６を流れる電流が、第７トランジスタ３１にミラーされる。また、第８トランジスタ３２は、第７トランジスタ３１とグランドとの間に接続され、第９トランジスタ３３は、差動対１１とグランドとの間に接続されている。そして、第８トランジスタ３２の制御電極が、第８トランジスタ３２と第７トランジスタ３１との間、及び、第９トランジスタ３３の制御電極に接続されて、第５カレントミラー回路３５が構成されている。これにより、第８トランジスタ３２を流れる電流が、第９トランジスタ３３にミラーされ、第９トランジスタ３３を流れる電流が、差動対１１に供給される。

図１に示すように、トランジスタ１３，１４それぞれのソース電極に第９トランジスタ３３が接続されている。そのため、差動対１１のトランジスタ１３，１４それぞれに流れる電流量の総和が、第９トランジスタ３３を流れる電流と等しくなる。これにより、トランジスタ１３，１４の制御電極に入力される入力電圧によって、トランジスタ１３がトランジスタ１４よりも活性状態になると、トランジスタ１３に流れる電流量がトランジスタ１４を流れる電流量よりも多くなる。これとは反対に、トランジスタ１４がトランジスタ１３よりも活性状態になると、トランジスタ１４に流れる電流量がトランジスタ１３を流れる電流量よりも多くなる。本実施形態では、出力部５０の出力信号が温度に依存しないように、第４カレントミラー回路３４、及び、第５カレントミラー回路３５それぞれのミラー量が調整されている。したがって、トランジスタ２１〜２６を流れる電流と第７トランジスタ３１を流れる電流とは、その値が異なり、第８トランジスタ３２を流れる電流と第９トランジスタ３３を流れる電流とは、その値が異なる。

本実施形態に係る差動入力部１０は、差動対１１、定電流源１２の他に、第１増幅部３６を有する。第１増幅部３６は、トランジスタ３７〜４４を有する。トランジスタ３７〜４０はＰチャネル型ＭＯＳＦＥＴであり、トランジスタ４１〜４４はＮチャネル型ＭＯＳＦＥＴである。図１に示すように、第２定電圧源からグランドに向かって、トランジスタ３７，３９，４１，４３が順次直列に接続され、第２定電圧源から出力部５０の第１入力端子５３に向かって、トランジスタ３８，４０が順次直列に接続され、出力部５０の第２入力端子５４からグランドに向かって、トランジスタ４２，４４が順次直列に接続されている。そして、トランジスタ３７，３８それぞれの制御電極が互いに接続され、トランジスタ３９，４０それぞれの制御電極が互いに接続され、トランジスタ４１，４２それぞれの制御電極が互いに接続され、トランジスタ４３，４４それぞれの制御電極が互いに接続されている。また、トランジスタ４３，４４それぞれの制御電極がトランジスタ３９とトランジスタ４１との間に接続され、カレントミラー回路が構成されている。

トランジスタ３７，３８の制御電極にはそれぞれがＯＮ状態となる第１バイアス電圧が印加され、トランジスタ３９，４０の制御電極にはそれぞれがＯＮ状態となる第２バイアス電圧が印加され、トランジスタ４１，４２の制御電極にはそれぞれがＯＮ状態となる第３バイアス電圧が印加される。これら、バイアス電圧が印加されるトランジスタ３７〜４２は、トランジスタ４３，４４によって構成されるカレントミラー回路のドレイン電流のドレイン電圧依存性を無くす機能を果たし、その性能を向上する役割を果たしている。

図１に示すように、トランジスタ３７とトランジスタ３９との間にトランジスタ１３のドレイン電極が接続され、トランジスタ３８とトランジスタ４０との間にトランジスタ１４のドレイン電極が接続されている。第１増幅部３６を構成するトランジスタ３７〜４４を流れる電流、及び、入力端子５３，５４を流れる電流は、差動対１１を構成するトランジスタ１３，１４を流れる電流に応じて変動する。例えば、トランジスタ１４に流れる電流が増大して、トランジスタ１３に流れる電流が減少すると、トランジスタ３７，３９，４１，４３に流れる電流が増大して、トランジスタ４３がＯＮ状態になる。上記したように、トランジスタ４３，４４によってカレントミラー回路が構成されているので、トランジスタ４４もＯＮ状態になり、トランジスタ４３を流れる電流がトランジスタ４４を流れ、第２入力端子５４がグランドに接続される。これとは反対に、トランジスタ１３に流れる電流が増大して、トランジスタ１４に流れる電流が減少すると、トランジスタ３８，４０に流れる電流が増大し、第１入力端子５３を流れる電流が増大する。

出力部５０は、差動入力部１０の出力信号に基づいて、Ｈｉ信号、若しくは、Ｈｉ信号よりも電圧レベルの低いＬｏ信号を出力するものである。出力部５０は、第２増幅部５１と、プッシュプル回路５２と、を有する。第２増幅部５１は、トランジスタ５５〜５８を有する。トランジスタ５５，５６はＰチャネル型ＭＯＳＦＥＴであり、トランジスタ５７，５８はＮチャネル型ＭＯＳＦＥＴである。図１に示すように、第３定電圧源と第２入力端子５４との間に第１１トランジスタ５５が接続され、第１入力端子５３とグランドとの間に第１３トランジスタ５７が接続されている。また、第３定電圧源からグランドに向かって、第１２トランジスタ５６と第１４トランジスタ５８が順次直列に接続されている。そして、トランジスタ５５，５６それぞれの制御電極が互いに第２入力端子５４に接続され、トランジスタ５７，５８それぞれの制御電極が互いに第１入力端子５３に接続されている。

以上の接続構成により、トランジスタ１４に流れる電流が増大して、トランジスタ１３に流れる電流が減少した結果、第２入力端子５４とグランドとが接続されると、トランジスタ５５，５６それぞれがＯＮ状態になり、第２増幅部５１の出力端子５９からＨｉ信号が出力される。これとは反対に、トランジスタ１３に流れる電流が増大して、トランジスタ１４に流れる電流が減少した結果、第１入力端子５３を流れる電流が増大すると、トランジスタ５７，５８それぞれがＯＮ状態になり、出力端子５９からＬｏ信号が出力される。

ブッシュプル回路５２は、トランジスタ６０，６１を有する。第１５トランジスタ６０はＰチャネル型ＭＯＳＦＥＴであり、第１６トランジスタ６１はＮチャネル型ＭＯＳＦＥＴである。図１に示すように、第３定電圧源からグランドに向かって、トランジスタ６０，６１が順次直列に接続され、トランジスタ６０，６１それぞれの制御電極が互いに出力端子５９に接続されている。これにより、トランジスタ１４に流れる電流が増大して、出力端子５９からＨｉ信号が出力されると、第１６トランジスタ６１がＯＮ状態になり、プッシュプル回路５２（出力部５２）の出力端子６２からＬｏ信号が出力される。これとは反対に、トランジスタ１３に流れる電流が増大して、出力端子５９からＬｏ信号が出力されると、第１５トランジスタ６０がＯＮ状態になり、出力端子６２からＨｉ信号が出力される。

なお、第３定電圧源から供給される電圧（印加電圧）は、上記した第１定電圧源及び第２定電圧源それぞれの印加電圧よりも低くなっており、出力部５０の後段に位置するデジタル回路の駆動電圧と同一になっている。また、本実施形態では、第１定電圧源の印加電圧は、第２定電圧源の印加電圧よりも低くなっている。

本実施形態に係るコンパレータ１００は、第１トランジスタ２１の第５トランジスタ２５側、及び、第３トランジスタ２３側の電圧をグランド電位よりも高める機能を果たす電流供給部７０を有する。電流供給部７０は、第１０トランジスタ７１と抵抗７２とを有する。図１に示すように、第１電圧源から、第１トランジスタ２１における第５トランジスタ２５側の端子との間（トランジスタ２１，２５の間）に向かって、第１０トランジスタ７１、抵抗７２が順次直列接続されている。コンパレータ１００を駆動する場合、第１０トランジスタ７１の制御電極にスタート信号が入力される。この際、第１０トランジスタ７１及び抵抗７２を介して、トランジスタ２３，２５に電流が流れ込むので、第１トランジスタ２１における第５トランジスタ２５側の電圧（トランジスタ２１，２５間の電位）と第３トランジスタ２３側の電圧（トランジスタ２５，２３間の電位）それぞれがグランド電位よりも高められる。

なお、定電流源１２が第５トランジスタ２５を有さない場合、上記した電流供給部７０は、第１トランジスタ２１の第３トランジスタ２３側の電圧をグランド電位よりも高める機能を果たす。そして、第１０トランジスタ７１、抵抗７２が、第１電圧源から、第１トランジスタ２１における第３トランジスタ２３側の端子との間（トランジスタ２１，２３の間）に向かって順次直列接続される。

次に、本実施形態に係るコンパレータ１００の作用効果を説明する。上記したように、特性調整部１９の第１ダイオード２８、第１抵抗２９、及び、第２ダイオード３０それぞれに同等の電流が流れ、第１ダイオード２８のアノード電極、及び、第１抵抗２９の第４トランジスタ２４側の端子に同一の電圧が印加される。したがって、特性調整部１９に流れる電流をＩ、第１ダイオード２８の順方向電圧をＶ_ｄ１、第１抵抗２９の抵抗値をＲ、第２ダイオード３０の順方向電圧をＶ_ｄ２とすると、Ｖ_ｄ１＝ＩＲ＋Ｖ_ｄ２という関係式が成立する。

ダイオードの順方向電流は、ｑを電荷、Ｖ_ｄをアノード電極とカソード電極間の電圧、ｋ_Ｂをボルツマン定数、Ｔを温度、Ｉ_ｓを製造ばらつき因子、ｅｘｐ［］をネイピア数ｅを底とする指数関数とすると、Ｉ_ｓｅｘｐ［（ｑＶ_ｄ）／（ｋ_ＢＴ）］と現される。これは、本実施形態の場合、上記した電流Ｉに相当する。これをＶ_ｄについて解くと、Ｖ_ｄ＝（（ｋ_ＢＴ）／ｑ）ｌｎ（Ｉ／Ｉ_ｓ）となる。ここで、ｌｎは自然対数である。

また、Ｉ_Ｓ１を第１ダイオード２８の製造ばらつき因子、Ｉ_Ｓ２を第２ダイオード３０の製造ばらつき因子、Ｋを第１ダイオード２８と第２ダイオード３０の関係を示す値とし、Ｉ_Ｓ１＝ＫＩ_Ｓ２が成立するとする。この場合、上記した関係式は、（（ｋ_ＢＴ）／ｑ）ｌｎ（Ｉ／Ｉ_ｓ）＝ＩＲ＋（（ｋ_ＢＴ）／ｑ）ｌｎ（Ｉ／ＫＩ_ｓ）となる。これを電流Ｉについて解くと、Ｉ＝（ｋ_ＢＴ・ｌｎ（Ｋ））／ｑＲが成立する。

これによれば、電流Ｉは温度が上昇すればするほど上昇する性質（正の温度特性）を有し、温度が上昇すればするほど低下する性質（負の温度特性）を有するトランジスタの移動度とは逆の温度特性を有する。これに対して、トランジスタの応答速度は、印加される電流に比例して上昇する性質を有する。そのため、上記した電流Ｉが差動対１１に供給されることで、温度上昇による、差動対１１を構成するトランジスタ１３，１４の応答速度の低下が抑制される。参考として、図２に、トランジスタの応答速度遅れの温度依存性を示す。実線が、本実施形態に係るトランジスタ１３，１４（コンパレータ１００）の応答速度遅れの温度依存性を示し、破線が、比較例として電流Ｉが正の温度特性を有さない場合におけるコンパレータの応答速度遅れの温度依存性を示している。また、図３に、電流Ｉの温度依存性を示す。

ところで、上記式に示されるように、電流Ｉは、第１ダイオード２８、第２ダイオード３０、及び、第１抵抗２９それぞれの特性に関する、ＫとＲとに依存する。そのため、電流Ｉの温度勾配を、ＫとＲの少なくとも一方の値を調整することで、定めることができる。したがって、出力部５０の出力信号が温度に依存しないように、電流Ｉの温度勾配を定めておくことで、温度上昇によるコンパレータ１００（差動入力部１０及び出力部５０）の応答遅れが抑制される。

第２カレントミラー回路１８と第３カレントミラー回路２７とがカスコード接続されている。これによれば、第３トランジスタ２３及び第４トランジスタ２４それぞれの両端電圧の変動が抑えられる。そのため、第１ダイオード２８のアノード電極、及び、第１抵抗２９の第４トランジスタ２４側の端子それぞれに印加される電圧が安定する。この結果、上記した関係式の変動が抑制される。

出力部５０の出力信号が温度に依存しないように、第４カレントミラー回路３４、及び、第５カレントミラー回路３５それぞれのミラー量が調整されている。これによれば、ＫとＲの少なくとも一方の値だけを調整する構成と比べて、差動対１１に供給される電流量を精度良く調整することができる。そのため、温度上昇による差動入力部１０及び出力部５０の応答遅れをより効果的に抑制することができる。

定電流源１２に第１電圧源が接続され、第１増幅部３６に第２電圧源が接続されている。これによれば、第２電圧源と第１電圧源とが同一の構成とは異なり、第２電圧源の印加電圧が変動したとしても、第１電圧源の印加電圧が変動することが抑制される。これにより、第１電圧源の印加電圧の変動による定電流源１２の供給する電流の変動、ひいては、電流Ｉの変動が抑制される。この結果、温度上昇による差動入力部１０及び出力部５０の応答遅れが抑制される。

第１トランジスタ２１の第５トランジスタ２５側、及び、第３トランジスタ２３側の電圧をグランド電位よりも高める機能を果たす電流供給部７０を有する。これによれば、カレントミラー回路１７，１８，２７それぞれに電流が流れる。そのため、電流Ｉがゼロになることが抑制される。

ブッシュプル回路５２に、出力部５０の後段に位置するデジタル回路の駆動電圧と同一の第３定電圧源が接続されている。これによれば、プッシュプル回路５２に、上記したデジタル回路の駆動電圧よりも高い電圧源（例えば、第２電圧源）が接続された構成とは異なり、ブッシュプル回路５２とデジタル回路との間に、レベルシフト回路を設けなくともよくなる。

本実施形態では、定電流源１２が第３カレントミラー回路２７を備える例を示した。しかしながら、図４に示すように、定電流源１２は第３カレントミラー回路２７を備えていなくとも良い。

本実施形態では、定電流源１２に第１電圧源が接続され、第１増幅部３６に第２電圧源が接続され、出力部５０に第３電圧源が接続された例を示した。しかしながら、図５に示すように、第１増幅部３６と出力部５０それぞれが第２電圧源に接続された構成を採用することができる。また、図６に示すように、定電流源１２、第１増幅部３６、及び、出力部５０それぞれが第２電圧源に接続された構成を採用することもできる。

本実施形態では、第３定電圧源の印加電圧は、第１定電圧源及び第２定電圧源それぞれの印加電圧よりも低く、第１定電圧源の印加電圧は、第２定電圧源の印加電圧よりも低い例を示した。しかしながら、第３定電圧源の印加電圧は、第２定電圧源の印加電圧と等しく、第１定電圧源の印加電圧よりも低い構成を採用することができる。また、第３定電圧源の印加電圧は、第２定電圧源の印加電圧よりも高く、第１定電圧源の印加電圧よりも低い構成を採用することもできる。

本実施形態では、電流供給部７０は、第１０トランジスタ７１と抵抗７２とを有し、第１電圧源から、第１トランジスタ２１における第５トランジスタ２５側の端子との間（トランジスタ２１，２５の間）に向かって、第１０トランジスタ７１、抵抗７２が順次直列接続された例を示した。しかしながら、図７に示すように、第１トランジスタ２１と第２トランジスタ２２それぞれの制御電極からグランドに向かって、抵抗７２、第１０トランジスタ７１が順次直列接続された構成を採用することもできる。この場合、第１０トランジスタ７１にスタート信号が入力されると、第１０トランジスタ７１を介して、第１トランジスタ２１と第２トランジスタ２２それぞれの制御電極がグランド電位に固定され、第１トランジスタ２１と第２トランジスタ２２とがＯＮ状態となる。この結果、トランジスタ２３〜２６それぞれに電流が流れ、第１トランジスタ２１における第５トランジスタ２５側の電圧（トランジスタ２１，２５間の電位）と第３トランジスタ２３側の電圧（トランジスタ２５，２３間の電位）それぞれがグランド電位よりも高められる。なお、図示しないが、電流供給部７０は、抵抗７２を有さなくとも良い。

本実施形態では、出力部５０の出力信号が温度に依存しないように、第４カレントミラー回路３４、及び、第５カレントミラー回路３５それぞれのミラー量が調整された例を示した。しかしながら、出力部５０の出力信号が温度に依存しないように、第４カレントミラー回路３４、及び、第５カレントミラー回路３５のいずれか一方のミラー量が調整された構成を採用することもできる。または、第４カレントミラー回路３４、及び、第５カレントミラー回路３５それぞれのミラー量が等倍の構成を採用することもできる。

（第２実施形態）
次に、本発明の第２実施形態を、図８に基づいて説明する。第２実施形態に係るコンパレータ１００は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明を省略し、異なる部分を重点的に説明する。なお、第１実施形態で示した要素と同一の要素には、同一の符号を付与している。

第１実施形態では、特性調整部１９が、第１ダイオード２８、第１抵抗２９、第２ダイオード３０を有する例を示した。これに対し、本実施形態では、特性調整部１９が、第１実施形態に示した構成要素の他に、第２抵抗４５、第３抵抗４６を有する点を特徴とする。

図８に示すように、第２抵抗４５の一端が第３トランジスタ２３と第１ダイオード２８との間に接続され、他端がグランドに接続され、第３抵抗４６の一端が第４トランジスタ２４と第１抵抗２９との間に接続され、他端がグランドに接続されている。そして、第２抵抗４５と第３抵抗４６とは、同一の抵抗を有する。この構成においても、第１実施形態と同様にして、第１ダイオード２８のアノード電極、及び、第１抵抗２９の第４トランジスタ２４側の端子それぞれに印加される電圧は同一である。

したがって、上記構成によれば、第２抵抗４５及び第３抵抗４６それぞれに同一の電流が流れ、第１ダイオード２８、第１抵抗２９、及び、第２ダイオード３０それぞれに同一の電流が流れる。そのため、第１実施形態にて示した関係式Ｖ_ｄ１＝ＩＲ＋Ｖ_ｄ２が、第２実施形態でも成立する。ただし、第１実施形態とは異なり、関係式に示される電流Ｉの量を、第２抵抗４５と第３抵抗４６それぞれの抵抗値を変えることで、調整することができる。

このように、本実施形態によれば、第１実施形態にて示したＫとＲの少なくとも一方の値だけではなく、第２抵抗４５と第３抵抗４６それぞれの抵抗値を調整することで、差動対１１に供給される電流量を調整することができる。そのため、温度上昇による差動入力部１０及び出力部５０の応答遅れを、第１実施形態に記載のコンパレータ１００と比べてより効果的に抑制することができる。

（第３実施形態）
次に、本発明の第３実施形態を、図９に基づいて説明する。第３実施形態に係るコンパレータは、上記した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明を省略し、異なる部分を重点的に説明する。なお、上記した各実施形態で示した要素と同一の要素には、同一の符号を付与している。

第１実施形態では、特性調整部１９が、１つの第１抵抗２９を有する例を示した。これに対し、本実施形態では、特性調整部１９が、第４トランジスタ２４と第２ダイオード３０との間に並列接続された複数の第１抵抗２９を有する点を特徴とする。

これによれば、第１抵抗２９の数を調整することでＲの値を調整し、電流Ｉを調整することができる。したがって、第１実施形態のコンパレータ１００と同等の作用効果を奏する。

なお、図１０に示すように、特性調整部１９が、複数の第１抵抗２９に対応する、複数の選択スイッチ４７を有する構成を採用することもできる。これによれば、選択スイッチ４７をＯＮ／ＯＦＦ制御することでＲの値を調整し、電流Ｉを調整することができる。

（第４実施形態）
次に、本発明の第４実施形態を、図１１に基づいて説明する。第４実施形態に係るコンパレータは、上記した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明を省略し、異なる部分を重点的に説明する。なお、上記した各実施形態で示した要素と同一の要素には、同一の符号を付与している。

第１実施形態では、特性調整部１９が、１つの第１ダイオード２８を有する例を示した。これに対し、本実施形態では、特性調整部１９が、第３トランジスタ２３とグランドとの間に並列接続された複数の第１ダイオード２８を有する点を特徴とする。

これによれば、第１ダイオード２８の数を調整することでＫの値を調整し、電流Ｉを調整することができる。したがって、第１実施形態のコンパレータ１００と同等の作用効果を奏する。

なお、図１２に示すように、特性調整部１９が、複数の第１ダイオード２８に対応する、複数の第１選択スイッチ４８を有する構成を採用することもできる。これによれば、第１選択スイッチ４８をＯＮ／ＯＦＦ制御することでＫの値を調整し、電流Ｉを調整することができる。

（第５実施形態）
次に、本発明の第５実施形態を、図１３に基づいて説明する。第５実施形態に係るコンパレータは、上記した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明を省略し、異なる部分を重点的に説明する。なお、上記した各実施形態で示した要素と同一の要素には、同一の符号を付与している。

第１実施形態では、特性調整部１９が、１つの第２ダイオード３０を有する例を示した。これに対し、本実施形態では、特性調整部１９が、第１抵抗２９とグランドとの間に並列接続された複数の第２ダイオード３０を有する点を特徴とする。

これによれば、第２ダイオード３０の数を調整することでＫの値を調整し、電流Ｉを調整することができる。したがって、第１実施形態のコンパレータ１００と同等の作用効果を奏する。

なお、図１４に示すように、特性調整部１９が、複数の第２ダイオード３０に対応する、複数の第２選択スイッチ４９を有する構成を採用することもできる。これによれば、第２選択スイッチ４９をＯＮ／ＯＦＦ制御することでＫの値を調整し、電流Ｉを調整することができる。

なお、図１５に示すように、特性調整部１９が、第２〜第５実施形態に記載の特徴点の全て備えた構成を採用することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

各実施形態では、特に、本発明に係るコンパレータ１００の用途を限定しなかった。しかしながら、本発明のように、温度上昇による応答速度の低下が抑制されたコンパレータ１００は、レーザー光を用いた車両用安全運転装置に適用すると良い。この装置では、通常、レーザー光を照射した後、そのレーザー光が返ってくるまでの往復時間に基づいて、車間距離を測定する。しかしながら、光の速さは、およそ３０万ｋｍ毎秒なので、例えば、１ｎｓ応答遅れが生じただけでも、車間距離の誤差が１５ｃｍにもなる。そのため、温度上昇による応答速度の低下が抑制された、本発明に記載のコンパレータ１００が、上記した装置への適用が有用である。

なお、上記例のように、レーザー光を用いた車両用安全装置にコンパレータ１００が適用された場合、第１〜第３電圧源の印加電圧は、車両に搭載されたバッテリーに基づいて生成される。例えば、第１電圧源の印加電圧が３．３Ｖの場合、第１電圧源は、３．３Ｖ以上の電圧を３．３Ｖに固定する回路を有する。そのため、バッテリーの電圧が３．３Ｖ以上の電圧にて変動（例えば６〜８Ｖで変動）したとしても、第１電圧源の印加電圧の変動が抑制される。これにより、第１電圧源の印加電圧の変動による定電流源１２の供給する電流の変動、ひいては、電流Ｉの変動が抑制される。この結果、温度上昇による差動入力部１０及び出力部５０の応答遅れが抑制される。なお、第２電圧源、第３電圧源でも同様である。例えば、第２電圧源の印加電圧が５Ｖの場合、第２電圧源は、５Ｖ以上の電圧を５Ｖに固定する回路を有し、第３電圧源の印加電圧が２．５Ｖの場合、第３電圧源は、２．５Ｖ以上の電圧を２．５Ｖに固定する回路を有する。ちなみに、第２電圧源としては、上記した電圧を固定する回路を有さない構成を採用することもできる。

各実施形態では、トランジスタ４３，４４それぞれの制御電極がトランジスタ３９とトランジスタ４１との間に接続され、カレントミラー回路が構成された例を示した。しかしながら、図１６に示すように、トランジスタ４３，４４それぞれの制御電極に、トランジスタ４３，４４の駆動を制御する信号が入力される構成を採用することもできる。

各実施形態では、第１増幅部３６が、トランジスタ３７〜４４を有する例を示した。しかしながら、図１７に示すように、第１増幅部３６が、トランジスタ８０，８１を有する構成を採用することもできる。この構成では、第２電圧源とトランジスタ１３との間にトランジスタ８０が設けられ、第２電圧源と第１入力端子５３との間にトランジスタ８１が設けられている。そして、トランジスタ８０の制御電極がトランジスタ８１の制御電極とトランジスタ８０，１３の間に接続されている。これにより、トランジスタ８０，８１によってカレントミラー回路が構成され、トランジスタ１３を流れる電流が、トランジスタ８０，８１を介して第１入力端子５３に入力される。トランジスタ８０，８１それぞれは、Ｐチャネル型ＭＯＳＦＥＴであり、異なる性質を有する。トランジスタ８０，８１の特性を調整することでミラー量を調整し、出力部５０に出力する電流量を増幅させている。なお、トランジスタ１４のドレイン電極は、第２入力端子５４に接続されている。

図１８に示すように、第１増幅部３６が、トランジスタ８０〜８５を有する構成を採用することもできる。この構成では、第２電圧源からグランドに向かって、トランジスタ８０、８２が順次直列に接続され、第２電圧源とトランジスタ１３との間にトランジスタ８１が設けられ、第１入力端子５３とグランドとの間にトランジスタ８３が設けられている。そして、第２電圧源とトランジスタ１４との間にトランジスタ８４が設けられ、第２電圧源と第１入力端子５３との間にトランジスタ８５が設けられている。また、トランジスタ８０の制御電極がトランジスタ８１の制御電極とトランジスタ８１，１３の間に接続され、トランジスタ８２の制御電極がトランジスタ８３の制御電極とトランジスタ８２，８０の間に接続され、トランジスタ８４の制御電極がトランジスタ８５の制御電極とトランジスタ８４，１４の間に接続されている。これにより、トランジスタ８０〜８５によって３つのカレントミラー回路が構成され、トランジスタ１３を流れる電流が、トランジスタ８０〜８３を介して第２入力端子５４に入力され、トランジスタ１４を流れる電流が、トランジスタ８４，８５を介して第１入力端子５３に入力される。なお、トランジスタ８０，８１，８４，８５それぞれは、Ｐチャネル型ＭＯＳＦＥＴであり、トランジスタ８２，８３それぞれは、Ｎチャネル型ＭＯＳＦＥＴである。そして、トランジスタ８０，８１は異なる性質を有し、トランジスタ８２，８３は異なる性質を有し、トランジスタ８４，８５は異なる性質を有する。トランジスタ８０〜８５の特性を調整することでミラー量を調整し、出力部５０に出力する電流量を増幅させている。

各実施形態では、定電流源１２が、第１カレントミラー回路１７、第２カレントミラー回路１８、特性調整部１９、及び、供給部２０を有する例を示した。しかしながら、図１９に示すように、定電流源１２が、負の温度特性を有する抵抗８６と、第５カレントミラー回路３５を構成するトランジスタ３２，３３とを有する構成によっても、本発明と同等の作用効果を奏することができる。これによれば、温度の上昇によって抵抗８６の抵抗値が減少するので、差動対１１に供給される電流Ｉの量が増大する。したがって、出力部５０の出力信号が温度に依存しないように、抵抗８６の材料を選定して、電流Ｉの温度勾配を定めておくことで、温度上昇による差動入力部１０及び出力部５０の応答遅れが抑制される。

１１・・・差動対
１２・・・定電流源
１７・・・第１カレントミラー回路
１８・・・第２カレントミラー回路
１９・・・特性調整部
２８・・・第１ダイオード
２９・・・第１抵抗
３０・・・第２ダイオード
１００・・・コンパレータ

Claims (15)

1. 一対のトランジスタから成る差動対、及び、該差動対に定電流を供給する定電流源を有する差動入力部と、
   該差動入力部の出力信号に基づいて、Ｈｉ信号、若しくは、前記Ｈｉ信号よりも電圧レベルの低いＬｏ信号を出力する出力部と、を有するコンパレータであって、
   前記定電流源は、第１カレントミラー回路、第２カレントミラー回路、前記差動対に供給する定電流の温度特性を調整する特性調整部、及び、該特性調整部によって温度特性が調整された定電流を前記差動対に供給する供給部を有し、
   前記第１カレントミラー回路は、互いに同一の特性を有する第１トランジスタ及び第２トランジスタを有し、
   前記第２カレントミラー回路は、互いに同一の特性を有する第３トランジスタ及び第４トランジスタを有し、
   前記特性調整部は、第１ダイオード、第２ダイオード、第１抵抗を有し、
   前記第１ダイオードのカソード電極がグランドに接続される態様で、前記第１トランジスタ、前記第３トランジスタ、及び、前記第１ダイオードが、第１電圧源からグランドに向かって順に直列接続され、
   前記第２ダイオードのカソード電極がグランドに接続される態様で、前記第２トランジスタ、前記第４トランジスタ、前記第１抵抗、及び、前記第２ダイオードが、前記第１電圧源からグランドに向かって順に直列接続され、
   前記第２トランジスタの制御電極が、前記第２トランジスタと前記第４トランジスタとの間、及び、前記第１トランジスタの制御電極と接続され、
   前記第３トランジスタの制御電極が、前記第３トランジスタと前記第１トランジスタとの間、及び、前記第４トランジスタの制御電極と接続されており、
   前記出力部の出力信号が温度に依存しないように、前記第１ダイオード、前記第２ダイオード、及び、前記第１抵抗それぞれの特性の少なくとも一つが調整されていることを特徴とするコンパレータ。
2. 前記定電流源は、互いに同一の特性を有する第５トランジスタ及び第６トランジスタを有する第３カレントミラー回路を備え、
   前記第５トランジスタは、前記第１トランジスタと前記第３トランジスタとの間に接続され、
   前記第６トランジスタは、前記第２トランジスタと前記第４トランジスタとの間に接続され、
   前記第５トランジスタの制御電極が、前記第５トランジスタと前記第１トランジスタとの間、及び、前記第６トランジスタの制御電極と接続されていることを特徴とする請求項１に記載のコンパレータ。
3. 前記特性調整部は、一端が前記第３トランジスタと前記第１ダイオードとの間に接続され、他端がグランドに接続された第２抵抗、及び、一端が前記第４トランジスタと前記第１抵抗との間に接続され、他端がグランドに接続された第３抵抗を有し、
   前記第２抵抗と前記第３抵抗とは、同一の抵抗を有することを特徴とする請求項１又は請求項２に記載のコンパレータ。
4. 前記供給部は、前記第２トランジスタと第４カレントミラー回路を構成する第７トランジスタ、前記第７トランジスタとグランドとの間に接続された第８トランジスタ、及び、該第８トランジスタと第５カレントミラー回路を構成し、前記差動対とグランドとの間に接続された第９トランジスタを有し、
   前記出力部の出力信号が温度に依存しないように、前記第１ダイオード、前記第２ダイオード、及び、前記第１抵抗それぞれの特性の少なくとも一つだけではなく、前記第４カレントミラー回路、及び、前記第５カレントミラー回路それぞれの少なくとも一つのミラー量が調整されていることを特徴とする請求項１〜３いずれか１項に記載のコンパレータ。
5. 前記差動入力部は、前記差動対の後段に配置された第１増幅部を有し、
   該第１増幅部には、前記第１電圧源よりも高い電圧を供給する第２電圧源が接続され、
   前記定電流源に、前記第１電圧源が接続されていることを特徴とする請求項１〜４いずれか１項に記載のコンパレータ。
6. 前記第１トランジスタの前記第３トランジスタ側の電圧をグランド電位よりも高める機能を果たす電流供給部を有することを特徴とする請求項１〜５いずれか１項に記載のコンパレータ。
7. 前記電流供給部は、前記第１電圧源と、前記第１トランジスタにおける前記第３トランジスタ側の端子との間に設けられた第１０トランジスタを有し、
   前記第３トランジスタ及び前記第４トランジスタそれぞれは、Ｎチャネル型ＭＯＳＦＥＴであることを特徴とする請求項６に記載のコンパレータ。
8. 前記電流供給部は、グランドと、前記第１トランジスタと前記第２トランジスタそれぞれの制御電極との間に設けられた第１０トランジスタを有し、
   前記第１トランジスタ及び前記第２トランジスタそれぞれは、Ｐチャネル型ＭＯＳＦＥＴであることを特徴とする請求項６に記載のコンパレータ。
9. 前記特性調整部は、前記第１抵抗とグランドとの間に並列接続された複数の前記第２ダイオードを有することを特徴とする請求項１〜８いずれか１項に記載のコンパレータ。
10. 前記特性調整部は、複数の前記第２ダイオードに対応する、複数の第２選択スイッチを有することを特徴とする請求項９に記載のコンパレータ。
11. 前記特性調整部は、前記第４トランジスタと前記第２ダイオードとの間に並列接続された複数の第１抵抗を有することを特徴とする請求項１〜１０いずれか１項に記載のコンパレータ。
12. 前記特性調整部は、複数の前記第１抵抗に対応する、複数の選択スイッチを有することを特徴とする請求項１１に記載のコンパレータ。
13. 前記特性調整部は、前記第３トランジスタとグランドとの間に並列接続された複数の第１ダイオードを有することを特徴とする請求項１〜１２いずれか１項に記載のコンパレータ。
14. 前記特性調整部は、複数の前記第１ダイオードに対応する、複数の第１選択スイッチを有することを特徴とする請求項１３に記載のコンパレータ。
15. 前記出力部は、前記差動入力部の出力信号を増幅する第２増幅部を有し、
    前記第２増幅部は、制御電極がグランドに接続されるとＯＮ状態になる第１１トランジスタと第１２トランジスタ、及び、制御電極が前記第１電圧源よりも高い電圧を供給する第２電圧源に接続されるとＯＮ状態になる第１３トランジスタと第１４トランジスタを有し、
    前記第１１トランジスタ及び前記第１２トランジスタそれぞれの一端が、前記第１電圧源と接続され、
    前記第１１トランジスタの他端が、自身の制御電極、前記第１２トランジスタの制御電極、及び、前記差動対を構成する一対のトランジスタの内の一方の端子と接続され、
    前記第１３トランジスタ及び前記第１４トランジスタそれぞれの一端が、グランドに接続され、
    前記第１３トランジスタの他端が、自身の制御電極、前記第１４トランジスタの制御電極、及び、前記差動対を構成する一対のトランジスタの内の他方の端子と接続されており、
    前記差動対を構成する一対のトランジスタの内の他方がＯＮ状態となったときに、前記第１１トランジスタ及び前記第１２トランジスタそれぞれの制御電極がグランドに接続され、
    前記差動対を構成する一対のトランジスタの内の一方がＯＮ状態となったときに、前記第１３トランジスタ及び前記第１４トランジスタそれぞれの制御電極が前記第１電圧源よりも高い電圧を供給する第２電圧源に接続されることを特徴とする請求項１〜１４に記載のコンパレータ。

Images