JP6822727B2 - 浮動電圧基準を用いる低ドロップアウト電圧レギュレータ - Google Patents

Description

本明細書に記載される主題の実施形態は、一般的には電圧レギュレータに関し、より具体的には低ドロップアウト（ＬＤＯ）電圧レギュレータに関する。

電圧レギュレータは、未調整（たとえば、潜在的に変動しノイズを含む）入力電圧を調整（たとえば、相対的に安定しておりノイズがない）出力電圧に変換するのに一般的に使用される。低ドロップアウト（ＬＤＯ）電圧レギュレータは、レギュレータの入力端子と出力端子との間で電圧降下を最小限に（たとえば、数百ミリボルト以下程度に小さく）抑えることが望ましい場合に使用される、特定のタイプのリニア電圧レギュレータである。たとえば、一般的なＬＤＯ電圧レギュレータは、それぞれ未調整入力電圧端子および調整出力電圧端子に結合される第１の電流伝達端子および第２の電流伝達端子を有するパストランジスタを含む。所望の調整電圧を維持するために、レギュレータの複数の出力端子にわたる電圧（または「調整」電圧）と、（入力電圧に基づいて生成される）基準電圧との間の差が、パストランジスタを（すなわち、パストランジスタの制御端子を介して）制御するのに使用される。このフィードバックループにおける利得（「ループ利得」と称される）がより高くなることによって、出力電圧調整精度が増強されるが、システム安定性を維持することがより困難になる。

ＬＤＯ電圧レギュレータの複数の出力端子にわたって結合される負荷は、たとえば、可変負荷抵抗と可変負荷キャパシタンスとの並列組み合わせとして特徴付けられ得、負荷キャパシタンスはそれに関連付けられる可変実効直列抵抗（ＥＳＲ）を有する。負荷の抵抗、キャパシタンス、およびＥＳＲの変動は、たとえば、温度変動、構成要素変動、負荷構成の変化などの任意の組み合わせに起因し得る。

米国特許第３６４１４２３号明細書 米国特許第４８８４１６１号明細書 米国特許第５６８６８２１号明細書

ＬＤＯ電圧レギュレータは、所望の調整電圧を維持するために、大幅な負荷変動に直面したときにその出力電流を（パストランジスタに提供される信号を変調することによって）迅速に調整することが可能である。しかしながら、一般的なＬＤＯ電圧レギュレータの開ループ出力インピーダンスは高いため、レギュレータの周波数安定性はそのような負荷変動の影響を特に受けやすくなっており、適切に補償されなければ、負荷変動はレギュレータの周波数安定性に悪影響を及ぼす場合がある。最近の回路では、一般的なＬＤＯ電圧レギュレータは多くの極およびゼロを有する場合があり、そのようなＬＤＯ電圧レギュレータ内のフィードバックループは補償することが非常に困難である場合がある。

本開示の一態様によれば、電圧レギュレータであって、入力電圧を受け取るように構成された入力電圧ノードと、出力電圧を伝達するように構成された調整電圧ノードと、フィードバック信号を伝達するように構成されたフィードバックノードと、前記入力電圧ノードに結合された第１の電流伝導端子、前記調整電圧ノードに結合された第２の電流伝導端子、および制御端子を有するパスデバイスと、前記調整電圧ノードと前記フィードバックノードとの間に結合されたフィードバック回路であって、該フィードバック回路は、前記フィードバック信号を生成するように構成された浮動電圧基準である、前記フィードバック回路と、前記フィードバックノードに結合された入力、および前記パスデバイスの前記制御端子に結合された出力を有する演算増幅器であって、該演算増幅器は、前記フィードバックノードからの前記フィードバック信号に基づいて前記制御端子に信号を提供するように構成され、制御信号は、前記調整電圧ノードにおける電圧を目標調整電圧に維持するために、前記パスデバイスを通る電流を変化させる、前記演算増幅器とを備える、電圧レギュレータが提供される。

本開示の他の態様によれば、電圧レギュレータであって、入力電圧を受け取るように構成された入力電圧ノードと、出力電圧を伝達するように構成された調整電圧ノードと、フィードバック信号を伝達するように構成されたフィードバックノードと、前記入力電圧ノードに結合された第１の電流伝導端子、前記調整電圧ノードに結合された第２の電流伝導端子、および制御端子を有するパスデバイスと、前記調整電圧ノードと前記フィードバックノードとの間に結合されたフィードバック回路であって、該フィードバック回路は、目標調整電圧を設定するダイオード基準を含み、該フィードバック回路は、前記フィードバック信号を生成する、前記フィードバック回路と、前記フィードバックノードに結合された入力、および前記パスデバイスの前記制御端子に結合された出力を有する演算増幅器であって、該演算増幅器は、前記フィードバックノードからの前記フィードバック信号に基づいて前記制御端子に信号を提供するように構成され、制御信号は、前記調整電圧ノードにおける電圧を前記目標調整電圧に維持するために、前記パスデバイスを通る電流を変化させる、前記演算増幅器とを備える、電圧レギュレータが提供される。
以下の図面と併せて考察して詳細な説明および請求項を参照することで、より完全に本主題を理解することができる。これらの図面では全般にわたり同様の参照符号は類似の要素を示している。

例示的な実施形態による電圧レギュレータの簡略化されたブロック図である。 例示的な実施形態による、電圧レギュレータ回路の概略図である。 電圧レギュレータ回路の一実施形態のＤＣ応答のグラフである。 電圧レギュレータ回路の一実施形態の過渡応答のグラフである。

下記の詳細な記載は本来説明のみを目的とし、本主題の実施形態またはこれらの実施形態の適用および使用を限定することを意図しない。本明細書において使用される場合、「例示的な（ｅｘｅｍｐｌａｒｙ）」という単語は、「例、事例、または説明としての役割を果たす」ことを意味する。例示として本明細書に記載される全ての実施例は、必ずしも他の実施例よりも好適であるまたは優位であるとは解釈されない。さらに、上記技術分野、背景技術、または以下の詳細な説明で提示される、いかなる表示または暗示された理論によっても束縛されることは意図されていない。

低ドロップアウト（ＬＤＯ）電圧レギュレータの実施形態は、ＬＤＯ電圧レギュレータの安定性を増強するために全体的なループ利得が（従来のＬＤＯ電圧レギュレータと比較すると）低減されるレギュレータを含む。実施形態は、高度に正確である必要がなく、したがって相対的に低いループ利得を有し得る相対的に単純な、安定したＬＤＯ電圧レギュレータが所望される用途に特によく適し得る。一実施形態によるＬＤＯ電圧レギュレータは、たとえば、プリレギュレータとして使用され得るが、他の目的にも同様に使用されてもよい。

図１は、例示的な実施形態による、電圧レギュレータ１００の簡略化されたブロック図である。電圧レギュレータ１００は、一実施形態によれば、入力電圧端子１１０と、出力電圧端子１２０と、バイアス電流源１３０と、演算増幅器１４０（「オペアンプ」）と、パスデバイス１６０と、フィードバック回路１７０とを含む。図１および図２は、システムの接地基準に結合されたさまざまな構成要素およびノードを示す。しかしながら、これは限定であるべきではない。本明細書における記載に基づいて、さまざまな構成要素およびノードは代替的に、システムの接地基準を上回るまたは下回る電圧を有する基準に結合されてもよいことを当業者は理解しよう。したがって、図面および説明は接地基準（または「接地」）を参照するが、この基準は限定であるようには意図されていない。

入力電圧端子１１０は、電圧源１１２（たとえば、バッテリ）と入力電圧ノード１１４との間に結合され、出力電圧端子１２０は、調整電圧ノード１２２と負荷１２４との間に結合されている。パスデバイス１６０は、第１の電流伝導端子および第２の電流伝導端子（たとえば、それぞれソースおよびドレイン）を有し、第１の電流伝導端子および第２の電流伝導端子は、それぞれ入力電圧ノード１１４および調整電圧ノード１２２に結合されている。パスデバイス１６０の電流伝導端子間の電流は、オペアンプ１４０によってパスデバイス１６０の制御端子（たとえば、ゲート）に提供される制御信号に基づいて変調される。一実施形態によれば、パスデバイス１６０は、Ｐ型金属酸化膜半導体電界効果トランジスタ（ＰＭＯＳＦＥＴ）を含むが、他のタイプのパスデバイス（またはマルチコンポーネント回路）が代替的に使用されてもよい。たとえば、パスデバイス１６０は、Ｎ型ＭＯＳＦＥＴ、バイポーラ接合トランジスタ（ＢＪＴ）、または、変調され得る電流を有する別のタイプの回路もしくはデバイスを含み得る。望ましくは、パスデバイス１６０は、その入力端子および出力端子（すなわち、その電流伝達端子）の間でわずかな電圧降下を有し、それによって、特定の動作モードの間、出力端子上の電圧を入力端子上の電圧に任意に近づけることができる（たとえば、調整電圧ノード１２２における電圧は、パスデバイス１６０がその線形領域内で動作している間は、入力電圧ノード１１４における電圧にほぼ等しくなり得る）。

バイアス電流源１３０は、入力電圧ノード１１４とオペアンプ１４０のバイアスノードとの間に結合され、図２に関連してより詳細に説明されるように、バイアス電流源１３０は、オペアンプ１４０にバイアス電流を提供するように構成されている。

オペアンプ１４０は、外部入力（たとえば、反転入力）と、基準ノード（たとえば、非反転入力に対応する）と、出力とを有する。外部入力は、フィードバックノード１５４を介してフィードバック回路１７０に結合されている。一実施形態によれば、オペアンプ１４０は、基準ノードにおいて小さいオフセット電圧を内部生成し、これは、図１内でオペアンプ１４０の非反転入力１４１における導電性ループを図示することによって示されている。言い換えれば、オペアンプ１４０は基準ノードにおいて（たとえば、非反転入力１４１において）基準電圧を内部生成し、ここで、基準電圧は、接地または接地を上回る小さい電圧にある（すなわち、非反転入力１４１は、接地または接地を上回る小さい電圧に内部バイアスされる）。オペアンプ１４０の出力は、パスデバイス１６０の制御端子に結合されている。一実施形態によれば、オペアンプ１４０は、オペアンプ出力においてパスデバイス１６０に制御信号を提供するために、外部入力における電圧と基準ノードにおける電圧との間の差を増幅するように構成されている。制御信号は、パスデバイス１６０の複数の電流伝導端子間の電流を制御する。より具体的には、制御信号は、調整電圧ノード２２２における電圧が目標調整電圧に維持されるように、パスデバイス１６０を通る電流を変調する。

フィードバック回路１７０は、調整電圧ノード１２２とフィードバックノード１５４との間に結合されている。フィードバック回路１７０は、調整電圧ノード１２２における出力電圧を（オペアンプ１４０およびパスデバイス１６０を介して）調整するためのフィードバックを提供するように構成されている。フィードバック回路１７０は、「浮動電圧基準」として特徴付けられ得、フィードバックノード１５４においてフィードバック回路１７０によって生成される電圧は、接地を参照されず、代わりにノード１７０における電圧から電圧基準値を減算した電圧であるものとして特徴付けられ得る。一実施形態によれば、フィードバック回路１７０は、そのアノードがフィードバックノード１５４に結合され、そのカソードが調整電圧ノード１２２に結合されているダイオード（たとえば、ツェナーダイオード２７２、図２）を含む。他の実施形態では、フィードバック回路１７０は、直列に結合された複数のダイオード（たとえば、複数のツェナーダイオード）を含み得、「直列に結合されている」とは、列内の各ダイオードのアノードが、列内の隣りのダイオードのカソードに結合されていることを意味する。直列に結合された複数のダイオードを含む一実施形態において、列の「アノード」はフィードバックノード１５４に結合された（列内の）ダイオードのアノードを指し、列の「カソード」は調整電圧ノード１２２に結合された（列内の）ダイオードのカソードを指す。またさらに他の実施形態では、フィードバック回路１７０は、適切な浮動電圧基準として機能することが可能な他の回路を含んでもよい。

調整電圧ノード１２２に存在する調整出力電圧は、フィードバック回路１７０、およびオペアンプ１４０の非反転入力１４１おけるオフセット電圧によって設定される。言い換えれば、調整電圧ノード１２２に存在する調整出力電圧は、一実施形態では浮動電圧基準によって設定される。本明細書における、特に図２を参照した記載は、フィードバック回路１７０を基本的に１つのツェナーダイオードから成るとして説明しているが、本明細書における記載に基づいて、フィードバック回路１７０は、複数のツェナーダイオード（たとえば、直列または他の構成）、１つまたは複数の他のタイプのダイオード（たとえば、発光ダイオードもしくは他のダイオード）、および／または本明細書に記載のフィードバック回路１７０の機能を提供する他の回路を含んでもよいことを当業者は理解しよう。

図２は、例示的な実施形態による、電圧レギュレータ回路２００の概略図である。電圧レギュレータ２００は、一実施形態によれば、入力電圧端子２１０と、出力電圧端子２２０と、バイアス電流源２３０と、オペアンプ２４０と、パスデバイス２６０と、フィードバック回路２７０とを含む。電圧レギュレータ回路２００のさまざまな構成要素の実施形態およびそれらの間の相互接続を説明した後、次いで電圧レギュレータ回路２００の動作の詳細な説明を論じる。

入力電圧端子２１０は、電圧源２１２（たとえば、バッテリ）と入力電圧ノード２１４との間に結合され、出力電圧端子２２０は、調整電圧ノード２２２と負荷２２４との間に結合されている。パスデバイス２６０は、第１の電流伝導端子および第２の電流伝導端子（たとえば、それぞれソースおよびドレイン）を有し、第１の電流伝導端子および第２の電流伝導端子は、それぞれ入力電圧ノード２１４および調整電圧ノード２２２に結合されている。パスデバイス２６０の複数の電流伝導端子間の電流は、オペアンプ２４０によってパスデバイス２６０の制御端子（たとえば、ゲート）に提供される制御信号に基づいて変調される。一実施形態によれば、パスデバイス２６０はＰＭＯＳＦＥＴを含む。したがって、ゲート−ソース電圧がパスデバイス２６０の閾値電圧を下回る場合（すなわち、パスデバイス２６０がその線形領域内で動作している間）は、パスデバイス２６０を通る電流の大きさは、一般的に、制御信号の電圧に逆相関する。他の実施形態では、他のタイプのパスデバイス（またはマルチコンポーネント回路）が代替的に使用されてもよい。

バイアス電流源２３０は、入力電圧ノード２１４とオペアンプ２４０のバイアス入力２３８との間に結合されている。一実施形態によれば、バイアス電流源２３０は、後により詳細に説明されるように、オペアンプ２４０の動作を達成するために、オペアンプ２４０にバイアス電流を提供するように構成されている。より具体的には、バイアス電流源２３０は、基本的にオペアンプ２４０内で電流源として機能する、オペアンプ２４０内の特定のトランジスタ（たとえば、トランジスタ２４２、２４３）をバイアスする。バイアス電流源２３０は、一実施形態では、入力電圧ノード２１４と接地との間に直列に結合された第１のトランジスタ２３４と抵抗２３６とを含む。たとえば、第１のトランジスタ２３４は、入力電圧ノード２１４に結合された第１の電流伝導端子（たとえば、ソース）と、抵抗２３６の第１の端子およびオペアンプ２４０のバイアス入力２３８に結合された第２の電流伝導端子（たとえば、ドレイン）とを有するＰＭＯＳＦＥＴであり得る。第１のトランジスタ２３４の制御端子は、その第２の電流伝導端子、バイアス入力２３８、および抵抗２３６の第１の端子に結合されている。抵抗２３６の第２の端子は接地に結合されている。

一実施形態によれば、オペアンプ２４０は、バイアス入力２３８と、外部入力２５６（たとえば、反転入力）と、基準ノード２５７（たとえば、非反転入力に対応する内部ノード）と、出力２５８と、複数のトランジスタ２４２〜２４７とを含む。前述のように、バイアス入力２３８はバイアス電流源２３０に結合されている。外部入力２５６は、フィードバックノード２５４を介してフィードバック回路２７０に結合されている。一実施形態によれば、オペアンプ２４０は、基準ノード２５７において小さいオフセット電圧を内部生成する。オペアンプ２４０の出力２５８は、パスデバイス２６０（たとえば、トランジスタ２６２）の制御端子（たとえば、ゲート）に結合されている。下記により詳細に説明されるように、オペアンプ２４０は、フィードバック回路２７０からのフィードバック信号に基づいて、パスデバイス２６０に制御信号を提供するように構成されている。制御信号は、パスデバイス２６０の複数の電流伝導端子間の電流を変調するように機能し、したがって、制御信号は、調整電圧ノード２２２に存在する調整電圧を制御するように機能する。

一実施形態によれば、オペアンプ２４０の複数のトランジスタは、第２のトランジスタ２４２と、第３のトランジスタ２４３と、第４のトランジスタ２４４と、第５のトランジスタ２４５と、第６のトランジスタ２４６と、第７のトランジスタ２４７とを含む。一実施形態では、第２のトランジスタ２４２および第３のトランジスタ２４３は、ＰＭＯＳＦＥＴであり、第４のトランジスタ２４４、第５のトランジスタ２４５、第６のトランジスタ２４６、および第７のトランジスタ２４７は、ＮＭＯＳＦＥＴであるが、他の実施形態では、異なる型のトランジスタまたはトランジスタ組み合わせが使用されてもよい。第２のトランジスタ２４２は、入力電圧ノード２１４に結合された第１の電流伝導端子（たとえば、ソース）と、オペアンプ２４０の出力２５８および第４のトランジスタ２４４の電流伝導端子に結合された第２の電流伝導端子（たとえば、ドレイン）と、（バイアス入力２３８を介して）バイアス電流源２３０に結合され、かつ第３のトランジスタ２４３の制御端子に結合された制御端子（たとえば、ゲート）とを含む。第３のトランジスタ２４３は、入力電圧ノード２１４に結合された第１の電流伝導端子（たとえば、ソース）と、第５のトランジスタ２４５の電流伝導端子および制御端子に結合された第２の電流伝導端子（たとえば、ドレイン）と、（バイアス入力２３８を介して）バイアス電流源２３０に結合され、かつ第２のトランジスタ２４２の制御端子に結合された制御端子（たとえば、ゲート）とを含む。第４のトランジスタ２４４は、第２のトランジスタ２４２の第２の電流伝導端子に結合された第１の電流伝導端子（たとえば、ドレイン）と、オペアンプ２４０の外部入力２５６（したがって、フィードバックノード２５４）に結合され、かつ第７のトランジスタ２４７の電流伝導端子に結合された第２の電流伝導端子（たとえば、ソース）と、第５のトランジスタ２４５の電流伝導端子および制御端子に結合された制御端子（たとえば、ゲート）とを含む。第５のトランジスタ２４５は、第３のトランジスタ２４３の第２の電流伝導端子に結合された第１の電流伝導端子（たとえば、ドレイン）と、基準ノード２５７、第６のトランジスタ２４６の電流伝導端子、ならびに第６のトランジスタ２４６および第７のトランジスタ２４７の制御端子に結合された第２の電流伝導端子（たとえば、ソース）と、第４のトランジスタ２４４の制御端子に結合され、およびそれ自体の第１の電流伝導端子に結合された制御端子（たとえば、ゲート）とを含む（すなわち、第５のトランジスタ２４５のゲートおよびドレインはともに結合されている）。第６のトランジスタ２４６は、基準ノード２５７および第５のトランジスタ２４５の第２の電流伝導端子に結合された第１の電流伝導端子（たとえば、ドレイン）と、接地に結合された第２の電流伝導端子（たとえば、ソース）と、第７のトランジスタ２４７の制御端子およびそれ自体の第１の電流伝導端子に結合された制御端子（たとえば、ゲート）とを含む（すなわち、第６のトランジスタ２４６のゲートおよびドレインはともに結合されている）。第７のトランジスタ２４７は、第４のトランジスタ２４４の第２の電流伝導端子、およびオペアンプ２４０の外部入力２５６（したがって、フィードバックノード２５４）に結合された第１の電流伝導端子（たとえば、ドレイン）と、接地に結合された第２の電流伝導端子（たとえば、ソース）と、第６のトランジスタ２４６の電流伝導端子および制御端子に結合された制御端子（たとえば、ゲート）とを含む。

一実施形態では、第２のトランジスタ２４２および第３のトランジスタ２４３は、適切にバイアスされると、同じ電流を生成するために整合する。加えて、第４のトランジスタ２４４および第５のトランジスタ２４５は、望ましくないオフセットを生成しないように整合し得る。同様に、第６のトランジスタ２４６および第７のトランジスタ２４７は、望ましくないオフセットを生成しないように整合し得る。代替の実施形態では、上記のトランジスタ対は整合しなくてもよい。たとえば、特定の代替の実施形態では、第６のトランジスタ２４６および第７のトランジスタ２４７は、それらにわたるオフセット電圧を生成するために故意に不整合にされてもよい（たとえば、第６のトランジスタ２４６は第７のトランジスタ２４７よりもわずかに小さくてもよい）。不整合とすることは、依然としてオペアンプ２４０が平衡を保つことを保証しながら、外部入力２５６と基準ノード２５７との間のわずかなオフセット電圧を生成するために実行されてもよい。

フィードバック回路２７０は、調整電圧ノード２２２とフィードバックノード２５４（したがって、オペアンプ２４０に対する外部入力２５６）との間に結合されている。一実施形態によれば、フィードバック回路２７０は、フィードバックノード２５４に結合された第１の端子（たとえば、アノード）と、調整電圧ノード２２２に結合された第２の端子（たとえば、カソード）とを有する、少なくとも１つのダイオード２７２（たとえば、ツェナーダイオード）を含む。上記のように、フィードバック回路２７０は、オペアンプ２４０にフィードバックを提供し、これによって、オペアンプ２４０は、ノード２２２における出力電圧を（パスデバイス２６０に対する制御入力を介して）調整することが可能になる。下記の記載から明らかになるように、フィードバックノード２５４は、動作中の低電圧低インピーダンスノードを表す。

一実施形態によれば、調整電圧ノード２２２および出力電圧端子２２０に存在する調整出力電圧は、フィードバック回路２７０によって（たとえば、ツェナーダイオード２７２によって）設定される。そのような実施形態によれば、フィードバック回路２７０は、一般的に、第１の端子と第２の端子との間の電圧がツェナーダイオード２７２の逆降伏電圧（＋オペアンプ２４０の平衡を保つように機能する非反転入力２５７における小さいオフセット電圧）以上になると、調整電圧ノード２２２とフィードバックノード２５４との間に電流を伝導させる。逆降伏電圧以上のとき、電圧調整回路２００は「調整されている」とみなされ得、調整電圧ノード２２２における電圧は、ほぼツェナーダイオード２７２の逆降伏電圧に制限されることになる。言い換えれば、調整電圧ノード２２２における目標調整電圧は、フィードバック回路２７０（すなわち、ツェナーダイオード２７２）によって設定される。

一実施形態によれば、フィードバック回路２７０は、単一のツェナーダイオード２７２を含み、調整電圧ノード２２２における目標調整出力電圧は、ツェナーダイオード２７２の逆降伏電圧に、相対的に小さい（たとえば、最大で約３００ミリボルト前後）ものであり得る、外部入力２５６における電圧を加算したものにほぼ等しい。ツェナーダイオード２７２が、たとえば、５．０ボルトの逆降伏電圧を有する実施形態では、調整電圧ノード２２２における目標調整電圧は、５．０ボルトよりもわずかに高い。代替の実施形態では、フィードバック回路２７０は、より高いまたはより低い逆降伏電圧を有する単一のダイオードを含んでもよく、かつ／または、フィードバック回路２７０は、直列に結合された複数のダイオードを含み、直列結合ダイオードの逆降伏電圧の和にほぼ等しい、調整電圧ノード２２２における目標調整電圧を提供してもよい。たとえば、フィードバック回路２７０が、直列に結合された２つのツェナーダイオードを含み、２つのツェナーダイオードの各々が約５．０ボルトの逆降伏電圧を有する代替の実施形態では、ノード２２２における目標調整電圧は、ほぼ１０ボルトに等しくなる。

ここで、電圧調整回路２００の動作を、図２、および、電圧レギュレータの一実施形態（たとえば、電圧レギュレータ１００、２００の一実施形態、図１、図２）の直流電流（ＤＣ）応答のグラフ３００である図３の両方を参照して説明する。図３において、垂直軸は、電圧調整回路２００に対する入力電圧（入力電圧線３０２）または出力電圧（調整電圧線３０４）を表し、水平軸は、レギュレータ入力２１０において印加される入力ＤＣ電圧を表す。線３０２は、電圧レギュレータに対する（たとえば、入力電圧端子２１０、図２における）入力電圧をプロットし、線３０４は、電圧レギュレータの（たとえば、出力電圧端子２２０、図２における）出力電圧のＤＣ値をプロットする。図２および図３の両方を参照すると、電圧調整回路２００は、少なくとも３つの別個の動作領域を有し、電圧調整回路２００が動作している領域は、主として（たとえば、入力電圧端子２１０における）入力電圧３０２の大きさによって決まる。たとえば、電圧調整回路２００は、入力電圧３０２が第１の入力電圧閾値を下回る（たとえば、図３における約１．９ボルト未満である）場合は、低出力動作領域３１０にあり、入力電圧３０２が第１の入力電圧閾値と、より高い調整トリガ電圧閾値（たとえば、５．０ボルトの逆降伏電圧を有するツェナーダイオード２７２を含むフィードバック回路２７０については約５．０ボルト）との間である場合は、線形動作領域３１２にあり、入力電圧３０２が調整トリガ電圧閾値を上回る（たとえば、上記で与えられた例については約５．０ボルトを上回る）場合は、調整動作領域３１４にあり得る。入力電圧３０２が調整トリガ電圧閾値を下回るとき、出力電圧は「調整されている」とはみなされず、入力電圧３０２が調整トリガ電圧閾値を上回るとき、出力電圧は「調整されている」とみなされる。

ここで、低出力動作領域３１０、線形動作領域３１２、および調整動作領域３１４内での電圧調整回路２００の動作を説明する。低出力動作領域３１０（たとえば、入力電圧ノード２１４における電圧が図３における約１．９ボルトを下回るとき）では、オペアンプ２４０は、パストランジスタ２６２を「オン」にするように制御することができず、したがって、その電流伝導端子間でほとんどまたはまったく電流を通さない（たとえば、オペアンプ２４０がパストランジスタ２６２をオンにすることを可能にするのに十分な電圧が入力２１０において印加されず、したがって、パストランジスタ２６２が大きな電流を伝導することが不可能になる）。

線形動作領域３１２（たとえば、入力電圧ノード２１４における電圧が図３における約１．９ボルト〜５．０ボルトであるとき）では、オペアンプ２４０はパストランジスタ２６２を十分に「オン」になるように制御し、パストランジスタ２６２はノード２２２における出力電圧をノード２１０における入力電圧近くに維持するのに十分な電流を伝導する。調整電圧ノード２２２における結果としての電圧は、ツェナーダイオード２７２を、大きな電流を伝導するようにするには不十分である（すなわち、ツェナーダイオード２７２は「オフ」である）。

調整動作領域３１４（たとえば、入力電圧ノード２１４における電圧が図３における約５．０ボルトを上回るとき）では、オペアンプ２４０は引き続きパストランジスタ２６２を「オン」になるように制御する。しかしながら、フィードバック回路２７０からのフィードバックに基づいて、オペアンプ２４０はノード２５８における出力電圧の値を変調してパストランジスタ２６２を制御し、調整電圧ノード２２２における電圧が目標調整電圧（たとえば、ほぼ、ツェナーダイオード２７２の逆降伏電圧に、外部入力２５６における相対的に小さい電圧を加算したもの）に維持されることを保証する。より具体的には、入力電圧ノード２１４における電圧が調整トリガ電圧閾値を上回って遷移すると、調整電圧ノード２２２における電圧はツェナーダイオード２７２の逆降伏電圧を上回って上昇し、それによって、ツェナーダイオード２７２は電流を伝導するようになる（すなわち、ツェナーダイオード２７２は「オン」になる）。その結果、フィードバックノード２５４および外部入力２５６における電圧が増大し、第４のトランジスタ２４４はより少ない電流を伝導させ始める。これによって今度は、出力ノード２５８における電圧が増大し、したがって、パストランジスタ２６２がより少ない電流を伝導させるように制御される。したがって、調整電圧ノード２２２における電圧が、目標調整電圧に維持される。入力電圧ノード２１４における入力電圧が上昇し続ける場合、パストランジスタ２６２は、調整出力電圧を上昇しないようにするために、さらにより少ない電流を伝導させるように制御される。調整電圧ノード２２２における電圧が目標調整電圧付近で変動するとき、オペアンプ２４０はパストランジスタ２６２のその制御を、目標調整電圧が調整電圧ノード２２２および出力電圧ノード２２０において維持されるように変調する。

図４は、電圧レギュレータ回路の一実施形態（たとえば、電圧レギュレータ１００、２００、図１、図２の一実施形態）の過渡（時間）応答のグラフ４００である。図４において、垂直軸は、電圧調整回路２００に対する入力電圧（入力電圧線４０２）または出力電圧（調整電圧線４０４）を表し、水平軸は時間を示す。線４０２は、電圧レギュレータに対する（たとえば、入力電圧端子２１０、図２における）入力電圧をプロットし、線４０４は、電圧レギュレータの（たとえば、出力電圧端子２２０、図２における）調整出力電圧をプロットする。図４において表されている時間期間の間、出力電圧は調整されている。図示されているように、入力電圧４０２が約７．０ボルトから約１５．０ボルトに突然増大するとき、調整出力電圧４０４はわずかにしか増大せず、安定する。同様に、入力電圧４０２が約１５．０ボルトから約７．０ボルトに突然減少するとき、調整出力電圧４０４はわずかにしか減少せず、再び安定する。

再び図２を参照すると、前述のように、（たとえば、調整電圧ノード２２２における）目標調整電圧は、ツェナーダイオード（たとえば、ツェナーダイオード２７２）の逆降伏電圧に、オペアンプに関連付けられる相対的に小さい電圧（たとえば、オペアンプ２４０に対する外部入力２５６における電圧）を加算したものにほぼ等しい。入力電圧が増大すると、オペアンプに関連付けられる相対的に小さい電圧は、調整出力電圧の線４０４によって表されているように、わずかに増大し得る。より具体的には、調整出力電圧は、ツェナーダイオード２７２の逆降伏電圧に、外部入力２５６が基準ノード２５７の平衡を保つようにするのに要する電圧を加算したものによって与えられる。この値は、基準ノード２５７における電圧によって設定され、これは、トランジスタ２４６のゲート−ソース電圧（Ｖｇｓ）に、トランジスタ２４５とトランジスタ２４４との間のゲート−ソース電圧の差を加算したものに等しい。したがって、調整出力電圧は、一実施形態では、ツェナーダイオード２７２の逆降伏電圧に、トランジスタ２４６のＶｇｓを加算し、トランジスタ２４５のＶｇｓを加算し、そこからトランジスタ２４４のＶｇｓを減算したものにほぼ等しい。トランジスタ２４４のＶｇｓは、入力電圧が基準電流またはそのドレイン−ソース電圧の変動に起因して変化すると、わずかに（たとえば、１００ミリボルト程度の範囲で）変化し得る。したがって、調整出力電圧もわずかに変化し得る。しかしながら、多くの用途について、調整出力電圧の相対的にささいな変動は問題ではない。

本明細書で説明するＬＤＯ電圧レギュレータ（たとえば、ＬＤＯ電圧レギュレータ１００、２００、図１、図２）の実施形態は、単一の集積回路の一部として形成され得る（すなわち、ＬＤＯ電圧レギュレータはモノリシックである）。代替的に、いくつかの構成要素（たとえば、パストランジスタ２６２および／またはツェナーダイオード２７２）は別個のものであってもよい。加えて、本明細書で説明するＬＤＯ電圧レギュレータの実施形態は、特定の機能を提供するために、よりレベルの高いシステム内に組み込まれてもよい。たとえば、限定ではないが、ＬＤＯ電圧レギュレータの一実施形態は、集積回路内の他のアナログ回路（たとえば、５．０ボルト電源から作動される回路）をバイアスするのに使用されてもよい。代替的に、ＬＤＯ電圧レギュレータの一実施形態は、別のレギュレータに対する前供給（ｐｒｅ−ｓｕｐｐｌｙ）として使用されてもよい。実施形態のＬＤＯ電圧レギュレータは、多数の他の目的のいずれにも同様に使用されてよい。

本明細書で説明するＬＤＯ電圧レギュレータの実施形態は、従来のＬＤＯ電圧レギュレータにまさる特定の利点を有し得る。たとえば、ＬＤＯ電圧レギュレータの実施形態は、相対的に低いループ利得を有し、１つのみの支配極（ｄｏｍｉｎａｎｔ ｐｏｌｅ）を含み得る。より具体的には、たとえば、ただ１つの支配極（またはオペアンプ２４０のただ１つの高インピーダンスノード）は、一実施形態では出力２５８に対応する（たとえば、出力２５８は、フィードバックループにおける唯一の高インピーダンス点である）。したがって、従来のＬＤＯ電圧レギュレータと比較したときに、ＬＤＯ電圧レギュレータの実施形態の安定化が相対的に容易に達成され得、負荷応答が改善され得る。

電圧レギュレータの一実施形態は、入力電圧を受け取るように構成された入力電圧ノードと、出力電圧を伝達するように構成された調整電圧ノードと、フィードバック信号を伝達するように構成されたフィードバックノードと、パスデバイスと、フィードバック回路と、演算増幅器（オペアンプ）とを含む。パスデバイスは、第１の電流伝導端子と、第２の電流伝導端子と、制御端子とを有する。第１の電流伝導端子は、入力電圧ノードに結合され、第２の電流伝導端子は、調整電圧ノードに結合されている。フィードバック回路は、調整電圧ノードとフィードバックノードとの間に結合され、フィードバック回路は、フィードバック信号を生成するように構成された浮動電圧基準である。オペアンプは、フィードバックノードに結合された入力と、パスデバイスの制御端子に結合された出力とを有する。オペアンプは、フィードバックノードからのフィードバック信号に基づいて制御端子に信号を提供するように構成されている。制御信号は、調整電圧ノードにおける電圧を目標調整電圧に維持するために、パスデバイスを通る電流を変化させる。

電圧レギュレータの別の実施形態は、入力電圧を受け取るように構成された入力電圧ノードと、出力電圧を伝達するように構成された調整電圧ノードと、フィードバック信号を伝達するように構成されたフィードバックノードと、パスデバイスと、フィードバック回路と、オペアンプとを含む。パスデバイスは、第１の電流伝導端子と、第２の電流伝導端子と、制御端子とを有する。第１の電流伝導端子は、入力電圧ノードに結合され、第２の電流伝導端子は調整電圧ノードに結合されている。フィードバック回路は、調整電圧ノードとフィードバックノードとの間に結合されている。

フィードバック回路は、目標調整電圧を設定するダイオード基準（ｄｉｏｄｅ ｒｅｆｅｒｅｎｃｅ）を含み、フィードバック回路はフィードバック信号を生成する。オペアンプは、フィードバックノードに結合された入力と、パスデバイスの制御端子に結合された出力とを有する。オペアンプは、フィードバックノードからのフィードバック信号に基づいて制御端子に信号を提供するように構成されている。制御信号は、調整電圧ノードにおける電圧を目標調整電圧に維持するために、パスデバイスを通る電流を変化させる。

電圧レギュレータの別の実施形態は、パスデバイスとしてシングルパスＰＭＯＳＦＥＴ（たとえば、ＰＭＯＳＦＥＴ２６２）を含み、（たとえば、調整出力電圧ノード２２２における）出力電圧を調整するためにフィードバックループ内の低電圧低インピーダンス点（たとえば、外部入力２５６）に対するツェナーダイオード基準（たとえば、ツェナーダイオード２７２）を有する。言い換えれば、調整出力電圧は基本的にツェナーダイオード基準によって設定される。

本明細書に含まれるさまざまな図面において示されている接続線は、さまざまな要素間の例示的な機能的関係および／または物理結合を表すように意図されている。なお、多くの代替形態または追加の機能的関係または物理接続が本主題の一実施形態において存在してもよい。加えて、特定の専門用語は本明細書においては参照のみを目的として使用されている場合もあり、したがって、限定であるようには意図されておらず、「第１の」、「第２の」といった用語、および、構造を指す他のこのような数に関する用語は文脈において明確に指示されていない限り、並びまたは順序を暗示してはいない。

本明細書において使用される場合、「ノード」とは、任意の内部または外部の基準点、接続点、接点、信号線、導体素子などを意味し、そこに、所与の信号、論理レベル、電圧、データパターン、電流、または量が存在する。さらに、２つ以上のノードが１つの物理的要素によって実現されてもよい（また、共通のノードにおいて受信または出力されるが、２つ以上の信号が多重化、変調、または他の様態で区別されることができる）。

上記の記載は、ともに「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」ものとして要素もしくはノードまたは特徴に言及している。本明細書において使用される場合、別途明確に述べられていない限り、「接続される」とは、１つの要素が別の要素に直接的に結び付けられている（または直接的にそれと通信する）ことを意味し、必ずしも機械的にではない。同様に、別途明確に述べられていない限り、「結合される」とは、１つの要素が別の要素に直接的にまたは間接的に結び付けられている（または直接的にもしくは間接的にそれと通信する）ことを意味し、必ずしも機械的にではない。したがって、図面に示されている概略図は要素の１つの例示的な構成を図示しているが、追加の介在する要素、デバイス、特徴、または構成要素が図示される主題の実施形態において存在してもよい。

前述の詳細な説明の中で少なくとも１つの例示的な実施形態を提示してきたが、膨大な数の変形形態が存在することが理解されるべきである。本明細書に記載される１つ以上の例示的な実施形態は、権利を請求する主題の範囲、適用性または構成を限定することを決して意図していないことも理解されるべきである。そうではなく、前述の詳細な説明は、説明された１つ以上の実施形態を実行するための有意義な指針を当業者に提供するものである。特許請求の範囲によって画定される範囲であって既知の均等物および本願の出願時点で予見される均等物を含む範囲から逸脱することなく、要素の機能および構成におけるさまざまな変更を行うことができることが理解されるべきである。

１００，２００…電圧レギュレータ、１４０，２４０…演算増幅器（オペアンプ）、１６０，２６０…パスデバイス、１７０，２７０…フィードバック回路。

Claims (13)

1. 電圧レギュレータであって、
   入力電圧を受け取るように構成された入力電圧ノードと、
   出力電圧を伝達するように構成された調整電圧ノードと、
   フィードバック信号を伝達するように構成されたフィードバックノードと、
   前記入力電圧ノードに結合された第１の電流伝導端子、前記調整電圧ノードに結合された第２の電流伝導端子、および制御端子を有するパスデバイスと、
   前記調整電圧ノードと前記フィードバックノードとの間に結合されたフィードバック回路であって、該フィードバック回路は、接地を基準としない電圧を有するフィードバック信号を生成するように構成された浮動電圧基準器として機能する、前記フィードバック回路と、
   前記フィードバックノードに結合された入力、および前記パスデバイスの前記制御端子に結合された出力を有する演算増幅器であって、該演算増幅器は、前記フィードバックノードからの前記フィードバック信号に基づいて前記制御端子に制御信号を提供するように構成され、前記制御信号は、前記調整電圧ノードにおける電圧を目標調整電圧に維持するために、前記パスデバイスを通る電流を変化させる、前記演算増幅器とを備え、
   前記フィードバック回路は、１つまたは複数のツェナーダイオードを含み、該１つまたは複数のツェナーダイオードは、複数のツェナーダイオードを含む場合には直列に結合され、該複数のツェナーダイオードの最初の一つは、前記調整電圧ノードのみに結合されたカソードを有し、該複数のツェナーダイオードの最後の一つは、前記フィードバックノードのみに結合されたアノードを有し、該１つまたは複数のツェナーダイオードが１つのツェナーダイオードを含む場合、該１つのツェナーダイオードは、前記調整電圧ノードのみに結合されたカソードと、前記フィードバックノードのみに結合されたアノードとを有し、
   前記演算増幅器は、該演算増幅器の非反転入力に対応する基準ノードにおいて基準電圧を内部生成し、該基準電圧は接地または接地を上回る小さい電圧にあり、
   前記目標調整電圧は、前記１つのツェナーダイオードの逆降伏電圧または前記複数のツェナーダイオードの逆降伏電圧の合計に前記基準電圧を加えたものに等しい、電圧レギュレータ。
2. 前記パスデバイスは、Ｐ型金属酸化膜半導体電界効果トランジスタを含む、請求項１に記載の電圧レギュレータ。
3. 前記演算増幅器は、該演算増幅器の前記出力に対応する単一の高インピーダンスノードを有する、請求項１に記載の電圧レギュレータ。
4. 前記演算増幅器は、
   前記入力電圧ノードに結合されたソース、前記演算増幅器の前記出力に結合されたドレイン、および前記演算増幅器にバイアス電流を提供するように構成されたバイアス電流供給源に結合されたゲートを有する第１のトランジスタと、
   前記入力電圧ノードに結合されたソース、ドレイン、ならびに前記バイアス電流供給源および前記第１のトランジスタの前記ゲートに結合されたゲートを有する第２のトランジスタと、
   前記第１のトランジスタの前記ドレインに結合されたドレイン、前記演算増幅器の前記入力に結合されたソース、およびゲートを有する第３のトランジスタと、
   前記第２のトランジスタの前記ドレインに結合されたドレイン、基準ノードに結合されたソース、ならびに前記第３のトランジスタの前記ゲートおよび第４のトランジスタの前記ドレインに結合されたゲートを有する第４のトランジスタと、
   前記基準ノードに結合されたドレイン、接地に結合されたソース、および前記基準ノードに結合されたゲートを有する第５のトランジスタと、
   前記第３のトランジスタの前記ソースおよび前記演算増幅器の前記入力に結合されたドレイン、接地に結合されたソース、ならびに前記第５のトランジスタの前記ゲートに結合されたゲートを有する第６のトランジスタとを含む、請求項１に記載の電圧レギュレータ。
5. 前記第１のトランジスタおよび前記第２のトランジスタは、Ｐ型金属酸化膜半導体電界効果トランジスタであり、前記第３のトランジスタ、前記第４のトランジスタ、前記第５のトランジスタ、および前記第６のトランジスタは、Ｎ型金属酸化膜半導体電界効果トランジスタである、請求項４に記載の電圧レギュレータ。
6. 前記演算増幅器のバイアス入力にバイアス信号を提供するように構成されたバイアス電流供給源をさらに備え、前記バイアス信号は、前記入力電圧が第１の閾値を超えるときに、前記演算増幅器が前記パスデバイスを伝導状態にするようにする、請求項１に記載の電圧レギュレータ。
7. 前記バイアス電流供給源は、
   前記入力電圧ノードに結合されたソース、ならびに前記バイアス入力に結合されたドレインおよびゲートを有するトランジスタと、
   前記バイアス入力と接地との間に結合された抵抗と
   を含む、請求項６に記載の電圧レギュレータ。
8. 電圧レギュレータであって、
   入力電圧を受け取るように構成された入力電圧ノードと、
   出力電圧を伝達するように構成された調整電圧ノードと、
   フィードバック信号を伝達するように構成されたフィードバックノードと、
   前記入力電圧ノードに結合された第１の電流伝導端子、前記調整電圧ノードに結合された第２の電流伝導端子、および制御端子を有するパスデバイスと、
   前記調整電圧ノードと前記フィードバックノードとの間に結合されたフィードバック回路であって、該フィードバック回路は、目標調整電圧を設定するダイオード基準器として機能し、該フィードバック回路は、接地を基準としない電圧を有するフィードバック信号を生成する、前記フィードバック回路と、
   前記フィードバックノードに結合された入力、および前記パスデバイスの前記制御端子に結合された出力を有する演算増幅器であって、該演算増幅器は、前記フィードバックノードからの前記フィードバック信号に基づいて前記制御端子に制御信号を提供するように構成され、前記制御信号は、前記調整電圧ノードにおける電圧を前記目標調整電圧に維持するために、前記パスデバイスを通る電流を変化させる、前記演算増幅器とを備え、
   前記フィードバック回路は、１つまたは複数のツェナーダイオードを含み、該１つまたは複数のツェナーダイオードは、複数のツェナーダイオードを含む場合には直列に結合され、該複数のツェナーダイオードの最初の一つは、前記調整電圧ノードのみに結合されたカソードを有し、該複数のツェナーダイオードの最後の一つは、前記フィードバックノードのみに結合されたアノードを有し、該１つまたは複数のツェナーダイオードが１つのツェナーダイオードを含む場合、該１つのツェナーダイオードは、前記調整電圧ノードのみに結合されたカソードと、前記フィードバックノードのみに結合されたアノードとを有し、
   前記演算増幅器は、該演算増幅器の非反転入力に対応する基準ノードにおいて基準電圧を内部生成し、該基準電圧は、接地または接地を上回る小さい電圧にあり、
   前記目標調整電圧は、前記１つのツェナーダイオードの逆降伏電圧または前記複数のツェナーダイオードの逆降伏電圧の合計に前記基準電圧を加えたものに等しい、電圧レギュレータ。
9. 前記パスデバイスは、Ｐ型金属酸化膜半導体電界効果トランジスタを含む、請求項８に記載の電圧レギュレータ。
10. 前記演算増幅器は、
    前記入力電圧ノードに結合されたソース、前記演算増幅器の前記出力に結合されたドレイン、および前記演算増幅器にバイアス電流を提供するように構成されたバイアス電流供給源に結合されたゲートを有する第１のトランジスタと、
    前記入力電圧ノードに結合されたソース、ドレイン、ならびに前記バイアス電流供給源および前記第１のトランジスタの前記ゲートに結合されたゲートを有する第２のトランジスタと、
    前記第１のトランジスタの前記ドレインに結合されたドレイン、前記演算増幅器の前記入力に結合されたソース、およびゲートを有する第３のトランジスタと、
    前記第２のトランジスタの前記ドレインに結合されたドレイン、基準ノードに結合されたソース、ならびに前記第３のトランジスタの前記ゲートおよび第４のトランジスタの前記ドレインに結合されたゲートを有する第４のトランジスタと、
    前記基準ノードに結合されたドレイン、接地に結合されたソース、および前記基準ノードに結合されたゲートを有する第５のトランジスタと、
    前記第３のトランジスタの前記ソースおよび前記演算増幅器の前記入力に結合されたドレイン、接地に結合されたソース、ならびに前記第５のトランジスタの前記ゲートに結合されたゲートを有する第６のトランジスタとを含む、請求項８に記載の電圧レギュレータ。
11. 前記第１のトランジスタおよび前記第２のトランジスタは、Ｐ型金属酸化膜半導体電界効果トランジスタであり、前記第３のトランジスタ、前記第４のトランジスタ、前記第５のトランジスタ、および前記第６のトランジスタは、Ｎ型金属酸化膜半導体電界効果トランジスタである、請求項１０に記載の電圧レギュレータ。
12. 前記演算増幅器のバイアス入力にバイアス信号を提供するように構成されたバイアス電流供給源をさらに備え、前記バイアス信号は、前記入力電圧が第１の閾値を超えるときに、前記演算増幅器が前記パスデバイスを伝導状態にするようにする、請求項８に記載の電圧レギュレータ。
13. 前記バイアス電流供給源は、
    前記入力電圧ノードに結合されたソース、ならびに前記バイアス入力に結合されたドレインおよびゲートを有するトランジスタと、
    前記バイアス入力と接地との間に結合された抵抗と
    を含む、請求項１２に記載の電圧レギュレータ。