JP2019032586A - 電流駆動回路 - Google Patents

電流駆動回路 Download PDF

Info

Publication number
JP2019032586A
JP2019032586A JP2017151685A JP2017151685A JP2019032586A JP 2019032586 A JP2019032586 A JP 2019032586A JP 2017151685 A JP2017151685 A JP 2017151685A JP 2017151685 A JP2017151685 A JP 2017151685A JP 2019032586 A JP2019032586 A JP 2019032586A
Authority
JP
Japan
Prior art keywords
current
transistor
voltage
voltage fluctuation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017151685A
Other languages
English (en)
Inventor
由美 佐竹
Yumi Satake
由美 佐竹
敏夫 海保
Toshio Kaiho
敏夫 海保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2017151685A priority Critical patent/JP2019032586A/ja
Publication of JP2019032586A publication Critical patent/JP2019032586A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

【課題】負荷の両端電圧の変動に起因して、負荷に対して一定電流を供給できなくなることを回避する。【解決手段】電流駆動回路1は、基準電流発生回路3で発生した基準電流を、第一ミラー回路4及び第二ミラー回路5を介して負荷としてのLED素子10に供給する。第一ミラー回路4のトランジスタ4bとこのトランジスタ5bと接続される第二ミラー回路5のトランジスタ5aとの間に電圧変動抑制部6としてのゲートに一定電圧が入力されるトランジスタ6aが設けられ、電圧変動抑制部6は、トランジスタ4bから供給される電流をトランジスタ5aに伝達すると共に、トランジスタ5aの、トランジスタ4bと接続される端子の電圧変動を吸収し、トランジスタ5aの端子の電圧変動によって、トランジスタ4bの、トランジスタ5aと接続される端子に生じる電圧変動を抑制する。【選択図】図1

Description

本発明は、電流駆動回路に関する。
従来、LED素子を駆動制御する電流駆動回路として、例えば、図3に示す電流駆動回路が提案されている(例えば、特許文献1参照。)。
図3に示す電流駆動回路では、基準電流発生回路100で発生した電流Irefを、多段型のカレントミラー回路を構成する駆動回路70、80、及び90のそれぞれに入力し、電流Irefを所定の比で変換した電流をLED素子74、84、94に供給することで、電流駆動している。
駆動回路70において、基準電流発生回路100で生成された電流を所定の比で変換した電流を流すトランジスタ素子72のドレイン−ソース間電圧Vdsとトランジスタ素子72に流れる電流を任意の比でミラーしその電流を流すトランジスタ素子73のドレイン−ソース間電圧Vdsとを同一にするための差動増幅回路71aを有することにより、トランジスタ素子72に流れる電流を正確な比でミラーし、トランジスタ素子73に流すことができる。駆動回路80及び90も同様である。
特開2006−237382号公報
ところで、図3に示す電流駆動回路において、経時劣化や温度変化等によって、LED素子の端子間電圧Vfが低下すると、これに伴い基準電流発生回路100に含まれるトランジスタ素子102、103、104それぞれにおいて、端子間電圧が低下する。この低下分が、トランジスタ素子が線形領域で動作する程度までになり、トランジスタ素子が線形領域で動作する状態となると、その結果として、期待する電流Irefを出力することができなくなる可能性がある。そのため、基準電流発生回路100で発生された電流Irefを所定の比となるように変換した電流値も、期待する電流値よりも小さくなり、結果的に、期待する電流値でLED素子74、84、94を駆動することができなくなる。
図4は、LED素子74、84、94の端子間電圧Vfと、LED素子74、84、94に供給される駆動電流との関係を示したものである。端子間電圧Vfが低下すると、期待する駆動電流が出力されていないことがわかる。
また、図3に示す電流駆動回路において、基準電流発生回路100のnチャネル型のトランジスタ素子に代えてpチャネル型のトランジスタ素子を用いて基準電流発生回路を構成し、駆動回路70、80、90のpチャネル型のトランジスタ素子に代えてnチャネル型のトランジスタ素子を用いて駆動回路を構成した、図5に示す電流駆動回路においても、端子間電圧Vfが上昇した場合に、図3と同様に期待の駆動電流を供給することができない。
そのため、経時劣化や温度変化等によりLED素子の端子間電圧Vfが変動したとしても、LED素子に一定の駆動電流を供給することの可能な電流駆動回路が望まれていた。
そこで、本発明は、従来の未解決の問題に着目してなされたものであり、電流駆動される負荷の端子間電圧の変動により、負荷を所定の電流値で駆動することができなくなることを回避することの可能な電流駆動回路を提供することを目的としている。
上記目的を達成するために、本発明の一態様に係る電流駆動回路は、基準電流を発生する基準電流発生部と、第一電流入力ラインと第一電流出力ラインとを有し、前記基準電流発生部に前記第一電流入力ラインが接続され、前記基準電流のミラー電流を前記第一電流出力ラインから出力する第一ミラー回路と、第二電流入力ラインと第二電流出力ラインとを有し、前記第二電流出力ラインが負荷に接続される第二ミラー回路と、前記第一電流出力ラインと前記第二電流入力ラインとに接続された電圧変動抑制部と、を備え、前記電圧変動抑制部と前記第二電流入力ラインとの接続点を第一ノードとし、前記電圧変動抑制部と前記第一電流出力ラインとの接続点を第二ノードとしたとき、前記電圧変動抑制部は、前記第一ノードの電圧変動を吸収して当該第一ノードの電圧変動により生じる前記第二ノードの電圧変動を抑制し、前記第一ミラー回路は、前記第一電流入力ライン上に配置された第一のトランジスタ素子と、前記第一電流出力ライン上に配置された第二のトランジスタ素子と、前記第一電流入力ラインのうち前記第一のトランジスタ素子と前記基準電流発生部との間に位置する部分が一方の入力端子に接続され、前記第一電流出力ラインのうち前記第二のトランジスタ素子と前記電圧変動抑制部との間に位置する部分が他方の入力端子に接続され、前記第一のトランジスタ素子の制御端子及び前記第二のトランジスタ素子の制御端子が出力端子に接続された差動アンプと、を有することを特徴としている。
本発明の一態様によれば、電流駆動される負荷の端子間電圧が広範囲に変動したとしても、この電圧変動の影響を受けることなく、負荷に所定の電流値を供給することができる。
本発明の一実施形態に係る電流駆動回路の一例を示す回路図である。 図1に示す電流駆動回路におけるLED素子の端子間電圧と駆動電流との関係の一例を示す特性図である。 従来の電流駆動回路の一例を示す回路図である。 従来の電流駆動回路におけるLED素子の端子間電圧と駆動電流との関係の一例を示す特性である。 従来の電流駆動回路の一例を示す回路図である。
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。
〔構成〕
図1は、本発明の一実施形態に係る電流駆動回路1の一例を示す回路図である。この電流駆動回路1は、例えば、ガスセンサとして用いられる発光ダイオード(以下、LED素子ともいう。)等といった、電流駆動される負荷を駆動する電流駆動回路である。
電流駆動回路1は、基準電圧発生回路2と、基準電流発生部としての基準電流発生回路3と、第一ミラー回路4と、第二ミラー回路5と、電圧変動抑制部6と、直流電圧源7と、を備える。
基準電圧発生回路2は、直流電圧源7及び接地電位間に接続され、予め設定された基準電圧を発生する。
基準電流発生回路3は、直流電圧源7及び接地電位間に接続されるVI変換部3aとPチャネル型MOSトランジスタ(以下、単にトランジスタともいう。)3bと、を備える。VI変換部3aは、オペアンプ3aaと、Pチャネル型MOSトランジスタ(以下、単にトランジスタともいう。)3abと、抵抗R1と、を備え、直列に接続されたトランジスタ3ab及び抵抗R1が直流電圧源7及び接地電位間に接続される。オペアンプ3aaの一方の入力端子には基準電圧発生回路2で発生された基準電圧Vが入力され、他方の入力端子には、トランジスタ3ab及び抵抗R1間の電圧が入力され、オペアンプ3aaの出力はトランジスタ3ab及びトランジスタ3bのゲートに入力される。
VI変換部3aは、抵抗R1とのVI変換により基準電圧VをVI変換した基準電流Ioを発生し、トランジスタ3abに基準電流Ioを流す。基準電流Ioは、Io=(基準電圧V)/(抵抗R1)で表される。トランジスタ3bは、ソースが直流電圧源7に接続され、ドレインが第一ミラー回路4に含まれる後述のトランジスタ4aのドレインに接続される。トランジスタ3bのゲートはトランジスタ3abのゲートに接続されているため、VI変換部3aで発生しトランジスタ3abに流れる基準電流Ioはトランジスタ3bにミラーされる。これにより、トランジスタ3bは基準電流Iを発生する。
第一ミラー回路4は、図3に示すカレントミラー回路を用いたものである。具体的には、第一ミラー回路4は、一対のNチャネル型MOSトランジスタ(以下、単にトランジスタという。)4a及び4bと、差動アンプ4cと、を備える。第一のトランジスタ素子としてのトランジスタ4aのドレインは、差動アンプ4cの非反転入力端に接続されると共に、基準電流発生回路3のトランジスタ3bのドレインに接続され、トランジスタ4aのソースは、接地電位に接続される。第二のトランジスタ素子としてのトランジスタ4bのドレインは、差動アンプ4cの反転入力端に接続されると共に、電圧変動抑制部6に接続され、トランジスタ4bのソースは接地電位に接続される。そして、トランジスタ4a、4bのゲートには、差動アンプ4cの共通の出力端が接続される。トランジスタ4aを含む電流経路が、第一電流入力ラインに対応し、トランジスタ4bを含む電流経路が第一電流出力ラインに対応している。
差動アンプ4cは、トランジスタ4a及び4bのドレイン電圧が一致するように、トランジスタ4a及び4bのゲートにおけるゲート−ソース間電圧を調整する。これにより、トランジスタ4a及びトランジスタ4bのチャネル長変調効果係数であるλが一致し、ミラー比のずれを抑制することができる。その結果、トランジスタ4aを流れる基準電流Iをトランジスタ4bに、より高精度に、所定比でミラーすることができる。
第二ミラー回路5も第一ミラー回路4と同様に図3に示すカレントミラー回路を用いたものであるが、Nチャネル型MOSトランジスタに代えて、Pチャネル型MOSトランジスタを用いてカレントミラー回路を構成したものである。具体的には、第二ミラー回路5は、一対のPチャネル型MOSトランジスタ(以下、単にトランジスタという。)5a及び5bと、差動アンプ5cと、を備える。トランジスタ5aのソースは直流電圧源7に接続され、ドレインは差動アンプ5cの反転入力端に接続されると共に、電圧変動抑制部6に接続される。トランジスタ5bのソースは直流電圧源7に接続され、ドレインは、差動アンプ5cの非反転入力端に接続されると共に、負荷としてのLED素子10のアノードに接続される。LED素子10のカソードは接地電位に接続される。
そして、トランジスタ5a、5bのそれぞれのゲートには、差動アンプ5cの共通の出力端が接続される。トランジスタ5aを含む電流経路が第二電流入力ラインに対応し、トランジスタ5bを含む電流経路が第二電流出力ラインに対応している。
差動アンプ5cは、トランジスタ5a及び5bのドレイン電圧が一致するように、トランジスタ5a及び5bのゲートにおけるゲート−ソース間電圧を調整する。これにより、トランジスタ5aを流れる電流をトランジスタ5bに正確な比でミラーすることができる。この正確な比でミラーされたトランジスタ5bを流れる電流がLED素子10に供給される。
電圧変動抑制部6は、例えば、Nチャネル型MOSトランジスタ(以下、単にトランジスタという。)6aで構成される。トランジスタ6aのゲートは例えば一定電圧を出力する定電圧源6bに接続されている。つまり、図1に示す電流駆動回路1において、第二ミラー回路5のトランジスタ5aを含む第二電流入力ラインと、トランジスタ6aと、第一ミラー回路4のトランジスタ4bを含む第一電流出力ラインとがこの順に直列に接続される。
定電圧源6bから出力される一定電圧は、例えば、バンドギャップ参照電源回路やディプレッション型MOSトランジスタのゲート閾値電圧Vthを利用した参照電源回路が出力する電圧に基づいて設定される。トランジスタ6aのドレインは、第二ミラー回路5のトランジスタ5aのドレインに接続される。トランジスタ6aのソースは、トランジスタ4bのドレインに接続される。トランジスタ6aは、そのドレインの電圧変動を受けてソース−ドレイン間電圧が変動することにより、ソース−ドレイン間電圧に応じて可変抵抗的に動作する。
そして、第一ミラー回路4及び第二ミラー回路5は、これら第一ミラー回路4及び第二ミラー回路5に含まれる各トランジスタ4a及び4b、5a及び5bのソース−ドレイン間電圧Vdsが、負荷であるLED素子の端子間電圧Vfの広範囲な変動を受けても、所定の電流を出力できるように構成されている。
なお、ここでは、電圧変動抑制部6として、ゲートが一定電圧に接続されたトランジスタ6aを用いた場合について説明したが、これに限るものではない。
ここで、トランジスタ5aのドレインとトランジスタ6aのドレインと差動アンプ5cの反転入力端との接続点を第一ノードn1とし、トランジスタ6aのソースとトランジスタ4bのドレインと差動アンプ4cの反転入力端との接続点を第二ノードn2とし、トランジスタ4aのドレインとトランジスタ3bのドレインと差動アンプ4cの比反転入力端との接続点を第三ノードn3とする。
〔回路動作〕
次に、上記実施形態の動作を説明する。
基準電流発生回路3では、基準電圧発生回路2で発生された基準電圧Vと抵抗R1とをもとに、例えば(基準電圧V)/(抵抗R1)のVI変換により基準電流Ioを発生し、この基準電流Ioをトランジスタ3bによりミラーして基準電流Iを発生する。基準電流Iは第一ミラー回路4のトランジスタ4aに入力される。
第一ミラー回路4では、第二ノードn2の電圧と第三ノードn3の電圧とが一致するようにトランジスタ4a、4bのゲート−ソース間電圧を調整する。これにより、トランジスタ4bに、基準電流Iと所定比、例えば1対1の大きさの電流、つまり、基準電流Iが流れる。この基準電流Iはさらに、電圧変動抑制部6を流れて第二ミラー回路5のトランジスタ5aに入力される。
第二ミラー回路5では、第一ノードn1とLED素子10のアノードの電圧とが一致するようにトランジスタ5a及び5bのゲート−ソース間電圧を調整する。これにより、トランジスタ5bに、トランジスタ5aを流れる基準電流Iと所定比、例えば1対1の大きさの電流、つまり、基準電流Iが流れ、これがLED素子10に入力される。その結果、LED素子10は基準電流Iの電流量に応じて発光する。
ここで、図1に示す電流駆動回路1において、仮に、電圧変動抑制部6としてのトランジスタ6aが設けられていない場合の回路動作について説明する。
LED素子10の端子間電圧が低下した場合には、この端子間電圧の低下による影響は、図1中の第一ミラー回路4の効果によりその影響を吸収することができる。一方、LED素子10の端子間電圧が上昇した場合、これに連動して第一ノードn1及び第二ノードn2及び第三ノードn3の電位が上昇し、トランジスタ3bのソース−ドレイン間電圧Vdsが低下する。このソース−ドレイン間電圧Vdsが、トランジスタ3bが線形領域で動作するソース−ドレイン間電圧Vdsとなると、トランジスタ3bは所定の基準電流Iを発生することができず、結果的に、LED素子10に基準電流Iを入力することができなくなる。このように、端子間電圧が上昇した場合に生じる問題を解決するために必要となるのが、電圧変動抑制部6である。
以下に、図1に示す、電圧変動抑制部6を備える電流駆動回路1の回路動作を説明する。
LED素子10の経時劣化や温度変化等により、LED素子10の端子間電圧Vfが低下すると、差動アンプ5cの非反転入力端の電位が低下するため、これに連動して差動アンプ5cの反転入力端つまり第一ノードn1の電位も低下する。ここで、第一ノードn1には、電圧変動抑制部6のトランジスタ6aのドレインが接続されている。ゲートに一定電圧が入力されるトランジスタ6aは、第一ノードn1の電圧が十分低下した場合、ソース−ドレイン間電圧が小さくなり線形領域での動作となる。この場合、トランジスタ6aは線形領域で動作し、すなわち抵抗値の小さなMOSスイッチとして振る舞うため、トランジスタ6aによる電圧降下は、例えば10数mVと非常に小さく、第一ミラー回路4のトランジスタ4bへの動作には大きな影響を与えない。したがって、端子間電圧Vfの低下に伴い、第一ノードn1及び第二ノードn2の電圧が低下しても、第一ミラー回路4は期待通りトランジスタ4a及び4bのVds電圧を等しく保ち、正確な比で基準電流Iをミラーすることができるため、第二ミラー回路5のトランジスタ5aには、第一ミラー回路4でミラーされた基準電流Iが流れることになる。そのため、トランジスタ5bには基準電流Iが流れ、この基準電流IがLED素子10に入力されることになる。つまり、LED素子10の端子間電圧が低下した場合にも、LED素子10に基準電流Iを入力させることができ、すなわち所定の駆動電流でLED素子10を発光させることができる。
逆に、LED素子10の経時劣化や温度変化等によりLED素子10の端子間電圧が上昇すると、差動アンプ5cの非反転入力端の電位が上昇するため、これに連動して差動アンプ5cの反転入力端つまり第一ノードn1の電位も上昇する。ここで、第一ノードn1には電圧変動抑制部6のトランジスタ6aのドレインが接続されている。ゲートに一定電圧が入力されるトランジスタ6aは、第一ノードn1の電圧が十分上昇した場合、ソース−ドレイン間電圧が大きくなり飽和領域での動作となる。この場合、トランジスタ6aは飽和領域で動作するため、抵抗値が大きくなる。
これにより、LED素子10の端子間電圧が上昇し、この上昇に連動して第一ノードn1の電圧が上昇しても、抵抗値の大きくなったトランジスタ6aによる電圧降下により、第二ノードn2及び第三ノードn3での、第一ノードn1の電圧上昇による電圧の上昇を抑えることができる。従って、トランジスタ3bのソース−ドレイン間電圧Vdsが、トランジスタ3bが線形領域で動作する状態となる程まで低下することを回避することができ、基準電流発生回路3は期待通りの基準電流Iを発生することができる。これにより、第二ミラー回路5のトランジスタ5aには、第一ミラー回路4でミラーされた基準電流Iが流れることになる。そのため、トランジスタ5bには基準電流Iが流れ、この基準電流IがLED素子10に入力されることになる。つまり、LED素子10の端子間電圧が経時劣化や温度変化により上昇した場合にも、LED素子10に基準電流Iを入力させることができ、所定の駆動電流でLED素子10を発光させることができる。つまり、図2に示すように、端子間電圧Vfに依存せずより広範囲に渡って、所定電流、つまり基準電流Iを駆動電流としてLED素子10に供給することができる。
このように、図1に示す電流駆動回路1では、第一ミラー回路4のトランジスタ4bと、第二ミラー回路5のトランジスタ5aとの間にゲートに一定電圧が入力されるトランジスタ6aを設け、トランジスタ6aによって、第二ミラー回路5のトランジスタ5aのドレイン電圧の変動を吸収して、この変動が第一ミラー回路4のトランジスタ4bのドレイン電圧に直接伝達されないようにし、第二ノードn2の電位を、第二ミラー回路5の入力ラインである第一ノードn1の電位とは独立して調整するようにしている。つまり、トランジスタ6aによって、第一ミラー回路4と第二ミラー回路5とを電気的に分離し、第二ノードn2の電位を第二ミラー回路5の入力ラインである第一ノードn1の電位に関係なく任意の値に調整することと同等の状態にしている。そのため、LED素子10の端子間電圧が低下するまたは上昇する等、経時劣化や温度変化等によりLED素子10の端子間電圧が変動した場合であっても、LED素子10に一定の電流を入力することができる。
ここで、図1に示す電流駆動回路1において、差動アンプ4cにオフセットΔVが生じる場合にトランジスタ4bに流れる電流i2は次式で表すことができる。
i2 =K*(W/L)*(Vgs−Vth)^2*{1+λ(Vds+ΔV)}
式中のλはチャネル長変調係数であり、チャネル長Lに対してλ∝1/Lという関係を有する。
したがって、i2対Vds特性の傾きは次式に示す関係を有する。
∂i2/∂Vds∝λ/L∝1/L^2
以上の関係式から、例えば、チャネル長Lが2倍になるとi2対Vds特性の傾きは1/4倍になり、チャネル長が長いトランジスタ4bを用いるほど、i2を表す式中の「ΔV」の項の影響を無視することができる。そのため、図1に示す電流駆動回路1は差動アンプ4cのオフセットΔVの影響も受けにくい回路であるとみなすことができる。
なお、上記実施形態においては、負荷としてLED素子10を駆動する場合について説明したが、これに限るものではなく、負荷として例えば、ホール素子、照明装置、モーター等を駆動する場合であっても適用することができる。
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成回路を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
1 電流駆動回路
2 基準電圧発生回路
3 基準電流発生回路
3a VI変換部
3b Pチャネル型MOSトランジスタ
4 第一ミラー回路
4a、4b Nチャネル型MOSトランジスタ
4c 差動アンプ
5 第二ミラー回路
5a、5b Pチャネル型MOSトランジスタ
6 電圧変動抑制部
6a Nチャネル型MOSトランジスタ
7 直流電圧源
10 発光ダイオード(LED素子)

Claims (3)

  1. 基準電流を発生する基準電流発生部と、
    第一電流入力ラインと第一電流出力ラインとを有し、前記基準電流発生部に前記第一電流入力ラインが接続され、前記基準電流のミラー電流を前記第一電流出力ラインから出力する第一ミラー回路と、
    第二電流入力ラインと第二電流出力ラインとを有し、前記第二電流出力ラインが負荷に接続される第二ミラー回路と、
    前記第一電流出力ラインと前記第二電流入力ラインとに接続された電圧変動抑制部と、を備え、
    前記電圧変動抑制部と前記第二電流入力ラインとの接続点を第一ノードとし、前記電圧変動抑制部と前記第一電流出力ラインとの接続点を第二ノードとしたとき、
    前記電圧変動抑制部は、前記第一ノードの電圧変動を吸収して当該第一ノードの電圧変動により生じる前記第二ノードの電圧変動を抑制し、
    前記第一ミラー回路は、
    前記第一電流入力ライン上に配置された第一のトランジスタ素子と、
    前記第一電流出力ライン上に配置された第二のトランジスタ素子と、
    前記第一電流入力ラインのうち前記第一のトランジスタ素子と前記基準電流発生部との間に位置する部分が一方の入力端子に接続され、前記第一電流出力ラインのうち前記第二のトランジスタ素子と前記電圧変動抑制部との間に位置する部分が他方の入力端子に接続され、前記第一のトランジスタ素子の制御端子及び前記第二のトランジスタ素子の制御端子が出力端子に接続された差動アンプと、を有する電流駆動回路。
  2. 前記電圧変動抑制部はトランジスタ素子である請求項1に記載の電流駆動回路。
  3. 前記負荷は発光ダイオードである請求項1または請求項2に記載の電流駆動回路。
JP2017151685A 2017-08-04 2017-08-04 電流駆動回路 Pending JP2019032586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017151685A JP2019032586A (ja) 2017-08-04 2017-08-04 電流駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017151685A JP2019032586A (ja) 2017-08-04 2017-08-04 電流駆動回路

Publications (1)

Publication Number Publication Date
JP2019032586A true JP2019032586A (ja) 2019-02-28

Family

ID=65524331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017151685A Pending JP2019032586A (ja) 2017-08-04 2017-08-04 電流駆動回路

Country Status (1)

Country Link
JP (1) JP2019032586A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064083A (ja) * 2019-10-11 2021-04-22 ローム株式会社 電源回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064083A (ja) * 2019-10-11 2021-04-22 ローム株式会社 電源回路
JP7272926B2 (ja) 2019-10-11 2023-05-12 ローム株式会社 電源回路

Similar Documents

Publication Publication Date Title
JP5168910B2 (ja) 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
JP6541250B2 (ja) 低ドロップアウト電圧レギュレータおよび方法
JP5233136B2 (ja) 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
JP6951305B2 (ja) 定電圧回路
JP5470128B2 (ja) 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
US8476967B2 (en) Constant current circuit and reference voltage circuit
KR101365164B1 (ko) 정전류 회로 및 이 정전류 회로를 이용하는 발광 다이오드 구동 장치
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
KR102498571B1 (ko) 기준 전압 생성회로 및 그의 구동 방법
JP2020004032A (ja) ボルテージレギュレータ
JP2012004627A (ja) カレントミラー回路
US20190187739A1 (en) Current generation circuit
US10658984B2 (en) Differential amplifier circuit
JP2019032586A (ja) 電流駆動回路
JP2013054535A (ja) 定電圧発生回路
US10355648B2 (en) Regulator amplifier circuit for outputting a fixed output voltage independent of a load current
JP5849585B2 (ja) 過電流検出回路
US20120299634A1 (en) Semiconductor element driving circuit and semiconductor device
US11507123B2 (en) Constant voltage circuit
JP2010165071A (ja) 定電圧電源
US10634712B2 (en) Current sensing circuit for sensing current flowing through load switch
JP2008310221A (ja) 電流出力装置
JP6046400B2 (ja) レギュレータ
JP2020181415A (ja) 定電圧回路
JP2017168996A (ja) バイアス回路、ab級アンプ及びバイアス電圧生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210928