JP2019032586A - 電流駆動回路 - Google Patents

Abstract

【課題】負荷の両端電圧の変動に起因して、負荷に対して一定電流を供給できなくなることを回避する。【解決手段】電流駆動回路１は、基準電流発生回路３で発生した基準電流を、第一ミラー回路４及び第二ミラー回路５を介して負荷としてのＬＥＤ素子１０に供給する。第一ミラー回路４のトランジスタ４ｂとこのトランジスタ５ｂと接続される第二ミラー回路５のトランジスタ５ａとの間に電圧変動抑制部６としてのゲートに一定電圧が入力されるトランジスタ６ａが設けられ、電圧変動抑制部６は、トランジスタ４ｂから供給される電流をトランジスタ５ａに伝達すると共に、トランジスタ５ａの、トランジスタ４ｂと接続される端子の電圧変動を吸収し、トランジスタ５ａの端子の電圧変動によって、トランジスタ４ｂの、トランジスタ５ａと接続される端子に生じる電圧変動を抑制する。【選択図】図１

Description

本発明は、電流駆動回路に関する。

従来、ＬＥＤ素子を駆動制御する電流駆動回路として、例えば、図３に示す電流駆動回路が提案されている（例えば、特許文献１参照。）。
図３に示す電流駆動回路では、基準電流発生回路１００で発生した電流Ｉｒｅｆを、多段型のカレントミラー回路を構成する駆動回路７０、８０、及び９０のそれぞれに入力し、電流Ｉｒｅｆを所定の比で変換した電流をＬＥＤ素子７４、８４、９４に供給することで、電流駆動している。

駆動回路７０において、基準電流発生回路１００で生成された電流を所定の比で変換した電流を流すトランジスタ素子７２のドレイン−ソース間電圧Ｖｄｓとトランジスタ素子７２に流れる電流を任意の比でミラーしその電流を流すトランジスタ素子７３のドレイン−ソース間電圧Ｖｄｓとを同一にするための差動増幅回路７１ａを有することにより、トランジスタ素子７２に流れる電流を正確な比でミラーし、トランジスタ素子７３に流すことができる。駆動回路８０及び９０も同様である。

特開２００６−２３７３８２号公報

ところで、図３に示す電流駆動回路において、経時劣化や温度変化等によって、ＬＥＤ素子の端子間電圧Ｖｆが低下すると、これに伴い基準電流発生回路１００に含まれるトランジスタ素子１０２、１０３、１０４それぞれにおいて、端子間電圧が低下する。この低下分が、トランジスタ素子が線形領域で動作する程度までになり、トランジスタ素子が線形領域で動作する状態となると、その結果として、期待する電流Ｉｒｅｆを出力することができなくなる可能性がある。そのため、基準電流発生回路１００で発生された電流Ｉｒｅｆを所定の比となるように変換した電流値も、期待する電流値よりも小さくなり、結果的に、期待する電流値でＬＥＤ素子７４、８４、９４を駆動することができなくなる。

図４は、ＬＥＤ素子７４、８４、９４の端子間電圧Ｖｆと、ＬＥＤ素子７４、８４、９４に供給される駆動電流との関係を示したものである。端子間電圧Ｖｆが低下すると、期待する駆動電流が出力されていないことがわかる。
また、図３に示す電流駆動回路において、基準電流発生回路１００のｎチャネル型のトランジスタ素子に代えてｐチャネル型のトランジスタ素子を用いて基準電流発生回路を構成し、駆動回路７０、８０、９０のｐチャネル型のトランジスタ素子に代えてｎチャネル型のトランジスタ素子を用いて駆動回路を構成した、図５に示す電流駆動回路においても、端子間電圧Ｖｆが上昇した場合に、図３と同様に期待の駆動電流を供給することができない。

そのため、経時劣化や温度変化等によりＬＥＤ素子の端子間電圧Ｖｆが変動したとしても、ＬＥＤ素子に一定の駆動電流を供給することの可能な電流駆動回路が望まれていた。
そこで、本発明は、従来の未解決の問題に着目してなされたものであり、電流駆動される負荷の端子間電圧の変動により、負荷を所定の電流値で駆動することができなくなることを回避することの可能な電流駆動回路を提供することを目的としている。

上記目的を達成するために、本発明の一態様に係る電流駆動回路は、基準電流を発生する基準電流発生部と、第一電流入力ラインと第一電流出力ラインとを有し、前記基準電流発生部に前記第一電流入力ラインが接続され、前記基準電流のミラー電流を前記第一電流出力ラインから出力する第一ミラー回路と、第二電流入力ラインと第二電流出力ラインとを有し、前記第二電流出力ラインが負荷に接続される第二ミラー回路と、前記第一電流出力ラインと前記第二電流入力ラインとに接続された電圧変動抑制部と、を備え、前記電圧変動抑制部と前記第二電流入力ラインとの接続点を第一ノードとし、前記電圧変動抑制部と前記第一電流出力ラインとの接続点を第二ノードとしたとき、前記電圧変動抑制部は、前記第一ノードの電圧変動を吸収して当該第一ノードの電圧変動により生じる前記第二ノードの電圧変動を抑制し、前記第一ミラー回路は、前記第一電流入力ライン上に配置された第一のトランジスタ素子と、前記第一電流出力ライン上に配置された第二のトランジスタ素子と、前記第一電流入力ラインのうち前記第一のトランジスタ素子と前記基準電流発生部との間に位置する部分が一方の入力端子に接続され、前記第一電流出力ラインのうち前記第二のトランジスタ素子と前記電圧変動抑制部との間に位置する部分が他方の入力端子に接続され、前記第一のトランジスタ素子の制御端子及び前記第二のトランジスタ素子の制御端子が出力端子に接続された差動アンプと、を有することを特徴としている。

本発明の一態様によれば、電流駆動される負荷の端子間電圧が広範囲に変動したとしても、この電圧変動の影響を受けることなく、負荷に所定の電流値を供給することができる。

本発明の一実施形態に係る電流駆動回路の一例を示す回路図である。 図１に示す電流駆動回路におけるＬＥＤ素子の端子間電圧と駆動電流との関係の一例を示す特性図である。 従来の電流駆動回路の一例を示す回路図である。 従来の電流駆動回路におけるＬＥＤ素子の端子間電圧と駆動電流との関係の一例を示す特性である。 従来の電流駆動回路の一例を示す回路図である。

以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。

〔構成〕
図１は、本発明の一実施形態に係る電流駆動回路１の一例を示す回路図である。この電流駆動回路１は、例えば、ガスセンサとして用いられる発光ダイオード（以下、ＬＥＤ素子ともいう。）等といった、電流駆動される負荷を駆動する電流駆動回路である。
電流駆動回路１は、基準電圧発生回路２と、基準電流発生部としての基準電流発生回路３と、第一ミラー回路４と、第二ミラー回路５と、電圧変動抑制部６と、直流電圧源７と、を備える。
基準電圧発生回路２は、直流電圧源７及び接地電位間に接続され、予め設定された基準電圧を発生する。

基準電流発生回路３は、直流電圧源７及び接地電位間に接続されるＶＩ変換部３ａとＰチャネル型ＭＯＳトランジスタ（以下、単にトランジスタともいう。）３ｂと、を備える。ＶＩ変換部３ａは、オペアンプ３ａａと、Ｐチャネル型ＭＯＳトランジスタ（以下、単にトランジスタともいう。）３ａｂと、抵抗Ｒ１と、を備え、直列に接続されたトランジスタ３ａｂ及び抵抗Ｒ１が直流電圧源７及び接地電位間に接続される。オペアンプ３ａａの一方の入力端子には基準電圧発生回路２で発生された基準電圧Ｖが入力され、他方の入力端子には、トランジスタ３ａｂ及び抵抗Ｒ１間の電圧が入力され、オペアンプ３ａａの出力はトランジスタ３ａｂ及びトランジスタ３ｂのゲートに入力される。

ＶＩ変換部３ａは、抵抗Ｒ１とのＶＩ変換により基準電圧ＶをＶＩ変換した基準電流Ｉｏを発生し、トランジスタ３ａｂに基準電流Ｉｏを流す。基準電流Ｉｏは、Ｉｏ＝（基準電圧Ｖ）／（抵抗Ｒ１）で表される。トランジスタ３ｂは、ソースが直流電圧源７に接続され、ドレインが第一ミラー回路４に含まれる後述のトランジスタ４ａのドレインに接続される。トランジスタ３ｂのゲートはトランジスタ３ａｂのゲートに接続されているため、ＶＩ変換部３ａで発生しトランジスタ３ａｂに流れる基準電流Ｉｏはトランジスタ３ｂにミラーされる。これにより、トランジスタ３ｂは基準電流Ｉを発生する。

第一ミラー回路４は、図３に示すカレントミラー回路を用いたものである。具体的には、第一ミラー回路４は、一対のＮチャネル型ＭＯＳトランジスタ（以下、単にトランジスタという。）４ａ及び４ｂと、差動アンプ４ｃと、を備える。第一のトランジスタ素子としてのトランジスタ４ａのドレインは、差動アンプ４ｃの非反転入力端に接続されると共に、基準電流発生回路３のトランジスタ３ｂのドレインに接続され、トランジスタ４ａのソースは、接地電位に接続される。第二のトランジスタ素子としてのトランジスタ４ｂのドレインは、差動アンプ４ｃの反転入力端に接続されると共に、電圧変動抑制部６に接続され、トランジスタ４ｂのソースは接地電位に接続される。そして、トランジスタ４ａ、４ｂのゲートには、差動アンプ４ｃの共通の出力端が接続される。トランジスタ４ａを含む電流経路が、第一電流入力ラインに対応し、トランジスタ４ｂを含む電流経路が第一電流出力ラインに対応している。

差動アンプ４ｃは、トランジスタ４ａ及び４ｂのドレイン電圧が一致するように、トランジスタ４ａ及び４ｂのゲートにおけるゲート−ソース間電圧を調整する。これにより、トランジスタ４ａ及びトランジスタ４ｂのチャネル長変調効果係数であるλが一致し、ミラー比のずれを抑制することができる。その結果、トランジスタ４ａを流れる基準電流Ｉをトランジスタ４ｂに、より高精度に、所定比でミラーすることができる。

第二ミラー回路５も第一ミラー回路４と同様に図３に示すカレントミラー回路を用いたものであるが、Ｎチャネル型ＭＯＳトランジスタに代えて、Ｐチャネル型ＭＯＳトランジスタを用いてカレントミラー回路を構成したものである。具体的には、第二ミラー回路５は、一対のＰチャネル型ＭＯＳトランジスタ（以下、単にトランジスタという。）５ａ及び５ｂと、差動アンプ５ｃと、を備える。トランジスタ５ａのソースは直流電圧源７に接続され、ドレインは差動アンプ５ｃの反転入力端に接続されると共に、電圧変動抑制部６に接続される。トランジスタ５ｂのソースは直流電圧源７に接続され、ドレインは、差動アンプ５ｃの非反転入力端に接続されると共に、負荷としてのＬＥＤ素子１０のアノードに接続される。ＬＥＤ素子１０のカソードは接地電位に接続される。

そして、トランジスタ５ａ、５ｂのそれぞれのゲートには、差動アンプ５ｃの共通の出力端が接続される。トランジスタ５ａを含む電流経路が第二電流入力ラインに対応し、トランジスタ５ｂを含む電流経路が第二電流出力ラインに対応している。
差動アンプ５ｃは、トランジスタ５ａ及び５ｂのドレイン電圧が一致するように、トランジスタ５ａ及び５ｂのゲートにおけるゲート−ソース間電圧を調整する。これにより、トランジスタ５ａを流れる電流をトランジスタ５ｂに正確な比でミラーすることができる。この正確な比でミラーされたトランジスタ５ｂを流れる電流がＬＥＤ素子１０に供給される。

電圧変動抑制部６は、例えば、Ｎチャネル型ＭＯＳトランジスタ（以下、単にトランジスタという。）６ａで構成される。トランジスタ６ａのゲートは例えば一定電圧を出力する定電圧源６ｂに接続されている。つまり、図１に示す電流駆動回路１において、第二ミラー回路５のトランジスタ５ａを含む第二電流入力ラインと、トランジスタ６ａと、第一ミラー回路４のトランジスタ４ｂを含む第一電流出力ラインとがこの順に直列に接続される。
定電圧源６ｂから出力される一定電圧は、例えば、バンドギャップ参照電源回路やディプレッション型ＭＯＳトランジスタのゲート閾値電圧Ｖthを利用した参照電源回路が出力する電圧に基づいて設定される。トランジスタ６ａのドレインは、第二ミラー回路５のトランジスタ５ａのドレインに接続される。トランジスタ６ａのソースは、トランジスタ４ｂのドレインに接続される。トランジスタ６ａは、そのドレインの電圧変動を受けてソース−ドレイン間電圧が変動することにより、ソース−ドレイン間電圧に応じて可変抵抗的に動作する。

そして、第一ミラー回路４及び第二ミラー回路５は、これら第一ミラー回路４及び第二ミラー回路５に含まれる各トランジスタ４ａ及び４ｂ、５ａ及び５ｂのソース−ドレイン間電圧Ｖｄｓが、負荷であるＬＥＤ素子の端子間電圧Ｖｆの広範囲な変動を受けても、所定の電流を出力できるように構成されている。
なお、ここでは、電圧変動抑制部６として、ゲートが一定電圧に接続されたトランジスタ６ａを用いた場合について説明したが、これに限るものではない。
ここで、トランジスタ５ａのドレインとトランジスタ６ａのドレインと差動アンプ５ｃの反転入力端との接続点を第一ノードｎ１とし、トランジスタ６ａのソースとトランジスタ４ｂのドレインと差動アンプ４ｃの反転入力端との接続点を第二ノードｎ２とし、トランジスタ４ａのドレインとトランジスタ３ｂのドレインと差動アンプ４ｃの比反転入力端との接続点を第三ノードｎ３とする。

〔回路動作〕
次に、上記実施形態の動作を説明する。
基準電流発生回路３では、基準電圧発生回路２で発生された基準電圧Ｖと抵抗Ｒ１とをもとに、例えば（基準電圧Ｖ）／（抵抗Ｒ１）のＶＩ変換により基準電流Ｉｏを発生し、この基準電流Ｉｏをトランジスタ３ｂによりミラーして基準電流Ｉを発生する。基準電流Ｉは第一ミラー回路４のトランジスタ４ａに入力される。
第一ミラー回路４では、第二ノードｎ２の電圧と第三ノードｎ３の電圧とが一致するようにトランジスタ４ａ、４ｂのゲート−ソース間電圧を調整する。これにより、トランジスタ４ｂに、基準電流Ｉと所定比、例えば１対１の大きさの電流、つまり、基準電流Ｉが流れる。この基準電流Ｉはさらに、電圧変動抑制部６を流れて第二ミラー回路５のトランジスタ５ａに入力される。

第二ミラー回路５では、第一ノードｎ１とＬＥＤ素子１０のアノードの電圧とが一致するようにトランジスタ５ａ及び５ｂのゲート−ソース間電圧を調整する。これにより、トランジスタ５ｂに、トランジスタ５ａを流れる基準電流Ｉと所定比、例えば１対１の大きさの電流、つまり、基準電流Ｉが流れ、これがＬＥＤ素子１０に入力される。その結果、ＬＥＤ素子１０は基準電流Ｉの電流量に応じて発光する。
ここで、図１に示す電流駆動回路１において、仮に、電圧変動抑制部６としてのトランジスタ６ａが設けられていない場合の回路動作について説明する。

ＬＥＤ素子１０の端子間電圧が低下した場合には、この端子間電圧の低下による影響は、図１中の第一ミラー回路４の効果によりその影響を吸収することができる。一方、ＬＥＤ素子１０の端子間電圧が上昇した場合、これに連動して第一ノードｎ１及び第二ノードｎ２及び第三ノードｎ３の電位が上昇し、トランジスタ３ｂのソース−ドレイン間電圧Ｖｄｓが低下する。このソース−ドレイン間電圧Ｖｄｓが、トランジスタ３ｂが線形領域で動作するソース−ドレイン間電圧Ｖｄｓとなると、トランジスタ３ｂは所定の基準電流Ｉを発生することができず、結果的に、ＬＥＤ素子１０に基準電流Ｉを入力することができなくなる。このように、端子間電圧が上昇した場合に生じる問題を解決するために必要となるのが、電圧変動抑制部６である。

以下に、図１に示す、電圧変動抑制部６を備える電流駆動回路１の回路動作を説明する。
ＬＥＤ素子１０の経時劣化や温度変化等により、ＬＥＤ素子１０の端子間電圧Ｖｆが低下すると、差動アンプ５ｃの非反転入力端の電位が低下するため、これに連動して差動アンプ５ｃの反転入力端つまり第一ノードｎ１の電位も低下する。ここで、第一ノードｎ１には、電圧変動抑制部６のトランジスタ６ａのドレインが接続されている。ゲートに一定電圧が入力されるトランジスタ６ａは、第一ノードｎ１の電圧が十分低下した場合、ソース−ドレイン間電圧が小さくなり線形領域での動作となる。この場合、トランジスタ６ａは線形領域で動作し、すなわち抵抗値の小さなＭＯＳスイッチとして振る舞うため、トランジスタ６ａによる電圧降下は、例えば１０数ｍＶと非常に小さく、第一ミラー回路４のトランジスタ４ｂへの動作には大きな影響を与えない。したがって、端子間電圧Ｖｆの低下に伴い、第一ノードｎ１及び第二ノードｎ２の電圧が低下しても、第一ミラー回路４は期待通りトランジスタ４ａ及び４ｂのＶｄｓ電圧を等しく保ち、正確な比で基準電流Ｉをミラーすることができるため、第二ミラー回路５のトランジスタ５ａには、第一ミラー回路４でミラーされた基準電流Ｉが流れることになる。そのため、トランジスタ５ｂには基準電流Ｉが流れ、この基準電流ＩがＬＥＤ素子１０に入力されることになる。つまり、ＬＥＤ素子１０の端子間電圧が低下した場合にも、ＬＥＤ素子１０に基準電流Ｉを入力させることができ、すなわち所定の駆動電流でＬＥＤ素子１０を発光させることができる。

逆に、ＬＥＤ素子１０の経時劣化や温度変化等によりＬＥＤ素子１０の端子間電圧が上昇すると、差動アンプ５ｃの非反転入力端の電位が上昇するため、これに連動して差動アンプ５ｃの反転入力端つまり第一ノードｎ１の電位も上昇する。ここで、第一ノードｎ１には電圧変動抑制部６のトランジスタ６ａのドレインが接続されている。ゲートに一定電圧が入力されるトランジスタ６ａは、第一ノードｎ１の電圧が十分上昇した場合、ソース−ドレイン間電圧が大きくなり飽和領域での動作となる。この場合、トランジスタ６ａは飽和領域で動作するため、抵抗値が大きくなる。

これにより、ＬＥＤ素子１０の端子間電圧が上昇し、この上昇に連動して第一ノードｎ１の電圧が上昇しても、抵抗値の大きくなったトランジスタ６ａによる電圧降下により、第二ノードｎ２及び第三ノードｎ３での、第一ノードｎ１の電圧上昇による電圧の上昇を抑えることができる。従って、トランジスタ３ｂのソース−ドレイン間電圧Ｖｄｓが、トランジスタ３ｂが線形領域で動作する状態となる程まで低下することを回避することができ、基準電流発生回路３は期待通りの基準電流Ｉを発生することができる。これにより、第二ミラー回路５のトランジスタ５ａには、第一ミラー回路４でミラーされた基準電流Ｉが流れることになる。そのため、トランジスタ５ｂには基準電流Ｉが流れ、この基準電流ＩがＬＥＤ素子１０に入力されることになる。つまり、ＬＥＤ素子１０の端子間電圧が経時劣化や温度変化により上昇した場合にも、ＬＥＤ素子１０に基準電流Ｉを入力させることができ、所定の駆動電流でＬＥＤ素子１０を発光させることができる。つまり、図２に示すように、端子間電圧Ｖｆに依存せずより広範囲に渡って、所定電流、つまり基準電流Ｉを駆動電流としてＬＥＤ素子１０に供給することができる。

このように、図１に示す電流駆動回路１では、第一ミラー回路４のトランジスタ４ｂと、第二ミラー回路５のトランジスタ５ａとの間にゲートに一定電圧が入力されるトランジスタ６ａを設け、トランジスタ６ａによって、第二ミラー回路５のトランジスタ５ａのドレイン電圧の変動を吸収して、この変動が第一ミラー回路４のトランジスタ４ｂのドレイン電圧に直接伝達されないようにし、第二ノードｎ２の電位を、第二ミラー回路５の入力ラインである第一ノードｎ１の電位とは独立して調整するようにしている。つまり、トランジスタ６ａによって、第一ミラー回路４と第二ミラー回路５とを電気的に分離し、第二ノードｎ２の電位を第二ミラー回路５の入力ラインである第一ノードｎ１の電位に関係なく任意の値に調整することと同等の状態にしている。そのため、ＬＥＤ素子１０の端子間電圧が低下するまたは上昇する等、経時劣化や温度変化等によりＬＥＤ素子１０の端子間電圧が変動した場合であっても、ＬＥＤ素子１０に一定の電流を入力することができる。

ここで、図１に示す電流駆動回路１において、差動アンプ４ｃにオフセットΔＶが生じる場合にトランジスタ４ｂに流れる電流ｉ２は次式で表すことができる。
ｉ２ ＝Ｋ＊（Ｗ／Ｌ）＊（Ｖｇｓ−Ｖｔｈ）^２＊{１＋λ（Ｖｄｓ＋ΔＶ）}
式中のλはチャネル長変調係数であり、チャネル長Ｌに対してλ∝１／Ｌという関係を有する。
したがって、ｉ２対Ｖｄｓ特性の傾きは次式に示す関係を有する。
∂ｉ２／∂Ｖｄｓ∝λ／Ｌ∝１／Ｌ＾２

以上の関係式から、例えば、チャネル長Ｌが２倍になるとｉ２対Ｖｄｓ特性の傾きは１／４倍になり、チャネル長が長いトランジスタ４ｂを用いるほど、ｉ２を表す式中の「ΔＶ」の項の影響を無視することができる。そのため、図１に示す電流駆動回路１は差動アンプ４ｃのオフセットΔＶの影響も受けにくい回路であるとみなすことができる。
なお、上記実施形態においては、負荷としてＬＥＤ素子１０を駆動する場合について説明したが、これに限るものではなく、負荷として例えば、ホール素子、照明装置、モーター等を駆動する場合であっても適用することができる。

以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成回路を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

１ 電流駆動回路
２ 基準電圧発生回路
３ 基準電流発生回路
３ａ ＶＩ変換部
３ｂ Ｐチャネル型ＭＯＳトランジスタ
４ 第一ミラー回路
４ａ、４ｂ Ｎチャネル型ＭＯＳトランジスタ
４ｃ 差動アンプ
５ 第二ミラー回路
５ａ、５ｂ Ｐチャネル型ＭＯＳトランジスタ
６ 電圧変動抑制部
６ａ Ｎチャネル型ＭＯＳトランジスタ
７ 直流電圧源
１０ 発光ダイオード（ＬＥＤ素子）

Claims (3)

1. 基準電流を発生する基準電流発生部と、
   第一電流入力ラインと第一電流出力ラインとを有し、前記基準電流発生部に前記第一電流入力ラインが接続され、前記基準電流のミラー電流を前記第一電流出力ラインから出力する第一ミラー回路と、
   第二電流入力ラインと第二電流出力ラインとを有し、前記第二電流出力ラインが負荷に接続される第二ミラー回路と、
   前記第一電流出力ラインと前記第二電流入力ラインとに接続された電圧変動抑制部と、を備え、
   前記電圧変動抑制部と前記第二電流入力ラインとの接続点を第一ノードとし、前記電圧変動抑制部と前記第一電流出力ラインとの接続点を第二ノードとしたとき、
   前記電圧変動抑制部は、前記第一ノードの電圧変動を吸収して当該第一ノードの電圧変動により生じる前記第二ノードの電圧変動を抑制し、
   前記第一ミラー回路は、
   前記第一電流入力ライン上に配置された第一のトランジスタ素子と、
   前記第一電流出力ライン上に配置された第二のトランジスタ素子と、
   前記第一電流入力ラインのうち前記第一のトランジスタ素子と前記基準電流発生部との間に位置する部分が一方の入力端子に接続され、前記第一電流出力ラインのうち前記第二のトランジスタ素子と前記電圧変動抑制部との間に位置する部分が他方の入力端子に接続され、前記第一のトランジスタ素子の制御端子及び前記第二のトランジスタ素子の制御端子が出力端子に接続された差動アンプと、を有する電流駆動回路。
2. 前記電圧変動抑制部はトランジスタ素子である請求項１に記載の電流駆動回路。
3. 前記負荷は発光ダイオードである請求項１または請求項２に記載の電流駆動回路。

Images