JP2017168996A - バイアス回路、ab級アンプ及びバイアス電圧生成方法 - Google Patents
バイアス回路、ab級アンプ及びバイアス電圧生成方法 Download PDFInfo
- Publication number
- JP2017168996A JP2017168996A JP2016051531A JP2016051531A JP2017168996A JP 2017168996 A JP2017168996 A JP 2017168996A JP 2016051531 A JP2016051531 A JP 2016051531A JP 2016051531 A JP2016051531 A JP 2016051531A JP 2017168996 A JP2017168996 A JP 2017168996A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output stage
- bias
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
出力段トランジスタのレプリカトランジスタと、
前記レプリカトランジスタのドレイン端子に接続された抵抗と
を備え、
前記抵抗は、前記レプリカトランジスタのドレイン電圧を前記出力段トランジスタのドレイン電圧と等しくする電圧降下を発生させる抵抗である。
***構成の説明***
図1は、実施の形態1におけるAB級アンプ200のバイアス電圧生成回路を説明するブロック図である。
図1により、AB級アンプ200の出力段回路120の出力段トランジスタ11のバイアス回路について説明するが、出力段トランジスタ21についても同様である。
実施の形態1ではレプリカトランジスタのドレイン電圧を制御するための抵抗18を備える点が特徴である。抵抗18は、電圧降下を発生させる電圧降下素子の一例である。
AB級アンプ200のバイアス回路100は、出力段トランジスタ11のレプリカトランジスタ12、バイアストランジスタ13、電流源15、電流源16、電流源17、抵抗18を備えている。電流源16はダイオード接続されたトランジスタでもよい。レプリカトランジスタ12、バイアストランジスタ13はn型MOSトランジスタである。
出力段トランジスタ11と出力段トランジスタ21との間に出力端子OUTがある。
バイアス回路100のバイアストランジスタ13の接続関係は以下のとおりである。
バイアストランジスタ13のドレイン端子と電流源16
バイアストランジスタ13のソース端子と電流源17とレプリカトランジスタ12のゲート端子
バイアストランジスタ13のゲート端子と電流源15とバイアストランジスタ14のゲート端子と抵抗18の一端
バイアス回路100のレプリカトランジスタ12の接続関係は以下のとおりである。
レプリカトランジスタ12のドレイン端子と抵抗18の他端
レプリカトランジスタ12のゲート端子と電流源17とバイアストランジスタ13のソース端子
レプリカトランジスタ12のソース端子とグランド
バイアストランジスタ14のドレイン端子と電流源26
バイアストランジスタ14のソース端子と電流源27と出力段トランジスタ11のゲート端子
バイアストランジスタ14のゲート端子と電流源15とバイアストランジスタ13のゲート端子と抵抗18の一端
出力段トランジスタ11のドレイン端子と出力段トランジスタ21のドレイン端子と出力端子OUT
出力段トランジスタ11のソース端子とグランド
出力段トランジスタ11のゲート端子と電流源27とバイアストランジスタ14のソース端子
以下に、バイアス電圧生成方法について説明する。
実施の形態1におけるバイアス電圧とは、バイアス回路100が負荷段回路110に出力する電圧である。
バイアス回路100において、出力段トランジスタ11と同じの特性(利得,しきい値電圧Vth,温度特性等)を有するレプリカトランジスタ12を選択して使用する。この構成では、製造プロセスのバラツキ等の要因でレプリカトランジスタ12の利得やしきい値電圧Vth等が変化しても、特性同一により出力段トランジスタ11の利得やしきい値電圧Vth等も同様に変化する。これは、温度変動に対しても同様である。
同様に、バイアス回路100において、負荷段回路110のバイアストランジスタ14と同じの特性(利得,しきい値電圧Vth,温度特性等)を有するバイアストランジスタ13を選択して使用する。この構成では、製造プロセスのバラツキ等の要因でバイアストランジスタ13の利得やしきい値電圧Vth等が変化しても、特性同一によりバイアストランジスタ14の利得やしきい値電圧Vth等も同様に変化する。これは、温度変動に対しても同様である。
前述したとおり、出力段トランジスタ11とレプリカトランジスタ12とは同一特性のトランジスタであり、バイアストランジスタ13とバイアストランジスタ14とは同一特性のトランジスタである。バイアストランジスタ13のゲート端子はバイアストランジスタ14のゲート端子と接続されているため、出力段トランジスタ11にはバイアストランジスタ14によってレプリカトランジスタ12と同じ電流が流れる。
一方、レプリカトランジスタ12のドレイン端子は抵抗18を介して電流源15とバイアストランジスタ13のゲート端子に接続されており、レプリカトランジスタ12のドレイン電圧はバイアストランジスタ13のゲート電圧と抵抗18の電圧降下とから決まる。
Vth:しきい値電圧
Cox:単位面積あたりのゲート酸化膜容量
μ:n型MOSの場合、電子の移動度、n型MOSの場合、正孔の移動度
λ:チャネル変調効果係数
W/L:MOSFETの構造で決まる係数
出力段トランジスタ11のドレイン端子は、出力段トランジスタ21に接続されている。一方、レプリカトランジスタ12のドレイン端子は、抵抗18がなければ、電流源15に接続されることになり、出力段トランジスタ11のドレイン電圧とレプリカトランジスタ12のドレイン電圧とは同じとは限らない。
そこで、電流源15から供給される電流とレプリカトランジスタ12のドレイン端子に接続された抵抗18の抵抗値によって決まる電圧だけ電圧降下させることによって、レプリカトランジスタ12のドレイン電圧を制御する。
その際に、抵抗18として、プロセス、温度、電源電圧等におけるバラツキに対して、レプリカトランジスタ12の特性と逆方向に動くような抵抗18を選択する。
実施の形態1によれば、抵抗18により、出力段回路の電流値のバラツキを抑制することができる。
1個の抵抗ではレプリカトランジスタ12のドレイン電圧を出力段トランジスタ11のドレイン電圧と等しくすることができない場合は、抵抗18を特性の異なる複数の抵抗を組み合わせとすることで、レプリカトランジスタ12のドレイン電圧を出力段トランジスタ11のドレイン電圧と等しくする。例えば、抵抗18は温度係数の異なる抵抗の組み合わせで構成する。
***構成の説明***
図2は、本発明の実施の形態2におけるバイアス電圧生成を説明するブロック図である。以下、AB級アンプ200の出力段回路120の出力段トランジスタ11のバイアス回路について説明するが、出力段トランジスタ21についても同様である。
主として、図1との違いについて説明する。
図2に示すバイアス回路は、抵抗18の代わりにトランジスタ29を有している点が特徴である。
通常、バイアストランジスタ13のゲート電圧は出力段トランジスタ11のドレイン電圧よりも高い。このため、レプリカトランジスタ12のドレイン端子にトランジスタ29を接続し、電流源15から供給される電流とトランジスタ29のドレイン−ソース間の抵抗値とによって決まる電圧だけ電圧降下させて、レプリカトランジスタ12のドレイン電圧を制御する。トランジスタ29は抵抗の一例である。
以上のように、実施の形態2のバイアス回路は、抵抗がトランジスタ29で実現されていることを特徴とする。また、トランジスタ29のゲート電圧を制御することによりレプリカトランジスタ12のドレイン電圧を制御することを特徴とする。
実施の形態2によれば、トランジスタ29により、プロセス、温度、電源電圧等によってレプリカトランジスタ12の特性が変動したとしてもレプリカトランジスタ12のドレイン電圧を出力段トランジスタ11のドレイン電圧と等しくすることができる。
また、トランジスタ29を使用してフィードバックをかけることによっても、出力段回路の電流値のバラツキを抑制することができる。
トランジスタ29と抵抗18を組み合わせて、抵抗としてもよい。
たとえば、AB級アンプに限らず、他のアンプに用いてもよい。また、アンプに限らず、トランジスタのバイアス電圧を生成する場合に用いてもよい。
Claims (7)
- 出力段トランジスタのレプリカトランジスタと、
前記レプリカトランジスタのドレイン端子に接続された抵抗と
を備え、
前記抵抗は、前記レプリカトランジスタのドレイン電圧を前記出力段トランジスタのドレイン電圧と等しくする電圧降下を発生させる抵抗であるバイアス回路。 - 前記抵抗は、特性の異なる複数の抵抗の組み合わせを有する請求項1に記載のバイアス回路。
- 前記抵抗は、トランジスタで実現されている請求項1に記載のバイアス回路。
- 前記トランジスタのゲート電圧により、前記レプリカトランジスタのドレイン電圧を制御する請求項3に記載のバイアス回路。
- 出力段トランジスタのレプリカトランジスタと、
前記レプリカトランジスタのドレイン端子に一端が接続された抵抗と、
前記抵抗の他端に接続された電流源と、
前記抵抗の他端と前記電流源とにゲート端子が接続され、ドレイン端子に電流源が接続され、ソース端子にレプリカトランジスタのゲート端子が接続されたトランジスタとを備えたバイアス回路。 - 請求項1から5いずれか1項に記載されたバイアス回路を有するAB級アンプ。
- 出力段トランジスタのレプリカトランジスタと、前記レプリカトランジスタのドレイン端子に接続された抵抗とを備えたバイアス回路のバイアス電圧生成方法において、
前記抵抗による電圧降下により、前記レプリカトランジスタのドレイン電圧を前記出力段トランジスタのドレイン電圧と等しくするバイアス電圧生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051531A JP6650800B2 (ja) | 2016-03-15 | 2016-03-15 | バイアス回路、ab級アンプ及びバイアス電圧生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051531A JP6650800B2 (ja) | 2016-03-15 | 2016-03-15 | バイアス回路、ab級アンプ及びバイアス電圧生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168996A true JP2017168996A (ja) | 2017-09-21 |
JP6650800B2 JP6650800B2 (ja) | 2020-02-19 |
Family
ID=59909183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016051531A Active JP6650800B2 (ja) | 2016-03-15 | 2016-03-15 | バイアス回路、ab級アンプ及びバイアス電圧生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6650800B2 (ja) |
-
2016
- 2016-03-15 JP JP2016051531A patent/JP6650800B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6650800B2 (ja) | 2020-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6822727B2 (ja) | 浮動電圧基準を用いる低ドロップアウト電圧レギュレータ | |
TWI390829B (zh) | 疊接(Cascode)電路及半導體裝置 | |
JP6204772B2 (ja) | カスコード増幅器 | |
JP4834347B2 (ja) | 定電流回路 | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
JP2015141720A (ja) | 低ドロップアウト電圧レギュレータおよび方法 | |
KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
TWI819007B (zh) | 電壓調節器 | |
TW201935168A (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
JP6104784B2 (ja) | 基準電圧生成回路 | |
US8829885B2 (en) | Voltage reference circuit | |
TWI629581B (zh) | 電壓調節器 | |
JP2006260193A (ja) | ボルテージレギュレータ回路 | |
JP2008152632A (ja) | 基準電圧発生回路 | |
JP2007128457A (ja) | リップルフィルタ回路 | |
US20160062385A1 (en) | Generating a current with inverse supply voltage proportionality | |
JP2019106094A (ja) | 電流生成回路 | |
JP2019074866A (ja) | ボルテージレギュレータ | |
US9874894B2 (en) | Temperature stable reference current | |
JP2013054535A (ja) | 定電圧発生回路 | |
TWI698731B (zh) | 電壓調節器 | |
JP6650800B2 (ja) | バイアス回路、ab級アンプ及びバイアス電圧生成方法 | |
JP2020129236A (ja) | 基準電圧回路及び半導体装置 | |
JP6549008B2 (ja) | ボルテージレギュレータ | |
JP6246482B2 (ja) | バイアス回路、増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6650800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |