JP2019106094A - 電流生成回路 - Google Patents

電流生成回路 Download PDF

Info

Publication number
JP2019106094A
JP2019106094A JP2017239343A JP2017239343A JP2019106094A JP 2019106094 A JP2019106094 A JP 2019106094A JP 2017239343 A JP2017239343 A JP 2017239343A JP 2017239343 A JP2017239343 A JP 2017239343A JP 2019106094 A JP2019106094 A JP 2019106094A
Authority
JP
Japan
Prior art keywords
current
voltage
transistor
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017239343A
Other languages
English (en)
Other versions
JP6956619B2 (ja
Inventor
杉浦　正一
Shoichi Sugiura
正一 杉浦
敦史 五十嵐
Atsushi Igarashi
敦史 五十嵐
直央 大塚
Naohiro Otsuka
直央 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017239343A priority Critical patent/JP6956619B2/ja
Priority to TW107140296A priority patent/TWI801452B/zh
Priority to KR1020180154570A priority patent/KR102483031B1/ko
Priority to US16/220,762 priority patent/US10503197B2/en
Priority to CN201811533041.1A priority patent/CN109960309B/zh
Publication of JP2019106094A publication Critical patent/JP2019106094A/ja
Application granted granted Critical
Publication of JP6956619B2 publication Critical patent/JP6956619B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

【課題】制御電圧のばらつきを抑え安定した電流を生成する電流生成回路を提供する。【解決手段】電流発生回路１００は、第一のトランジスタ１１のソース電圧またはドレイン電圧と第一の抵抗１３の抵抗値に基づく第一の電流を出力する電流源回路１０と、第二のトランジスタ２１のソース電圧と第三のトランジスタ２３の抵抗値に基づく第二の電流を出力する電流制御回路２０と、第一の抵抗と同じ種類の抵抗体で構成した第二の抵抗３２と、第二の抵抗と直列に接続され、ゲートとドレインが短絡された第四のトランジスタ３１とを備える。第一の電流と第二の電流とが流れることによって電圧入力端子Ｖｉｎに入力される電圧である制御電圧Ｖｃを発生するインピーダンス回路３０とを備える。【選択図】図１

Description

本発明は、電流生成回路に関する。
図６に、従来の電流生成回路６００の回路図を示す。
従来の電流生成回路６００は、誤差増幅回路６１と、電圧源６２と、抵抗６３と、ＮＭＯＳトランジスタ６４と、ＰＭＯＳトランジスタ６５、６６とを備え、これらが図示のように接続されて構成されている。
誤差増幅回路６１は、電圧源６２の電圧と抵抗６３に電流Ｉが流れることによって発生するノードＡの電圧とが等しくなるように、ＮＭＯＳトランジスタ６４のゲート電圧を制御する。ＰＭＯＳトランジスタ６５、６６で構成されるカレントミラー回路は、電流Ｉから所望の電流Ｉｏｕｔを生成して、出力端子６７から出力する。
以上のような電流生成回路６００は、抵抗６３に流れる電流Ｉをフィードバック制御するようにしたので、電流Ｉｏｕｔは動作温度変化、トランジスタの閾値電圧ばらつき等があっても常に一定にすることが出来る（例えば、特許文献１参照）。
特開２００６−１８６６３号公報
しかしながら、上記のような従来の電流生成回路６００では、抵抗６３の抵抗値に基づく電流を生成するため、電流Ｉｏｕｔは抵抗値ばらつきの影響を大きく受けてしまうといった課題があった。
本発明は、以上のような課題を解決するためになされたものであり、抵抗値ばらつきの影響を抑えた安定した電流を生成することが可能な電流生成回路を提供することを目的とする。
本発明の電流生成回路は、
ゲートに第一のバイアス電圧が入力される第一のトランジスタと、前記第一のトランジスタのソースまたはドレインに接続された第一の抵抗とを備え、前記第一のトランジスタのソース電圧またはドレイン電圧と前記第一の抵抗の抵抗値に基づく第一の電流を出力する電流源回路と、
電圧入力端子を有し、ゲートに第二のバイアス電圧が入力される第二のトランジスタと、前記第二のトランジスタのソースに接続され、ゲートに前記電圧入力端子の電圧が入力される第三のトランジスタとを備え、前記第二のトランジスタのソース電圧と前記第三のトランジスタの抵抗値に基づく第二の電流を出力する電流制御回路と、
前記第一の抵抗と同じ種類の抵抗体で構成した第二の抵抗と、前記第二の抵抗と直列に接続され、ゲートとドレインが短絡された第四のトランジスタとを備え、前記第一の電流と前記第二の電流とが流れることによって前記電圧入力端子に入力される電圧である制御電圧を発生するインピーダンス回路とを備え、
前記第二の電流に基づく電流を出力することを特徴とする。
本発明の電流生成回路によれば、電流源回路と電流制御回路とインピーダンス回路とを備え、電流源回路の第一の電流と電流制御回路の第二の電流をインピーダンス回路に流し発生する制御電圧を電流制御回路に帰還するようにしたので、抵抗値ばらつきの影響を抑えた安定した電流を生成することが可能となる。
本発明の実施形態の電流生成回路を示す回路図である。 本実施形態の電流源回路の他の例を示す回路図である。 本実施形態の電流源回路の他の例を示す回路図である。 本実施形態の電流源回路の他の例を示す回路図である。 本実施形態の電流源回路の他の例を示す回路図である。 従来の電流生成回路を示すの回路図である。
以下、本発明の実施形態について、図面を参照して説明する。
図１は、本発明の実施形態の電流生成回路１００の回路図である。
本実施形態の電流生成回路１００は、電流源回路１０、電流制御回路２０、インピーダンス回路３０と、出力トランジスタ４１と、出力端子４２とを備えている。
電流源回路１０は、ＮＭＯＳトランジスタ１１と、電圧源１２と、抵抗１３と、ＰＭＯＳトランジスタ１４及び１５とを備えている。電圧源１２は、ＮＭＯＳトランジスタ１１のゲートにバイアス電圧Ｖｂａを与える。ＰＭＯＳトランジスタ１４及び１５は、カレントミラー回路を構成する。
上記のように構成した電流源回路１０は、ＮＭＯＳトランジスタ１１のソース電圧をＶＡ、抵抗１３の抵抗値をＲ１とすれば、ＶＡ／Ｒ１に比例した電流Ｉ１を出力する。
電流制御回路２０は、ＮＭＯＳトランジスタ２１及び２３と、電圧源２２と、ＰＭＯＳトランジスタ２４及び２５と、電圧入力端子Ｖｉｎとを備えている。電圧源２２は、ＮＭＯＳトランジスタ２１のゲートにバイアス電圧Ｖｂｂを与える。電圧入力端子Ｖｉｎの電圧（制御電圧Ｖｃという）は、ＮＭＯＳトランジスタ２３ゲートに入力され、そのオン抵抗値Ｒｏｎを制御する。ＰＭＯＳトランジスタ２４及び２５は、カレントミラー回路を構成する。
上記のように構成した電流制御回路２０は、ＮＭＯＳトランジスタ２１のソース電圧をＶＢ、ＮＭＯＳトランジスタ２３のオン抵抗値をＲｏｎとすれば、ＶＢ／Ｒｏｎに比例した電流Ｉ２を出力する。また、ＮＭＯＳトランジスタ２３のオン抵抗値をＲｏｎは、電圧入力端子Ｖｉｎに入力される電圧によって制御される。
インピーダンス回路３０は、ＮＭＯＳトランジスタ３１と、抵抗３２とを備えている。インピーダンス回路３０は、抵抗３２の抵抗値Ｒ２と、飽和接続されたＮＭＯＳトランジスタ３１のインピーダンスに基づき、流入される電流を電圧に変換する。ここで、抵抗３２は、抵抗１３と同種の抵抗で構成されている。
次に、本実施形態の電流生成回路１００の動作について説明する。
電流源回路１０は、ＶＡ／Ｒ１に比例した、即ち抵抗１３の抵抗値ばらつきの影響を受けた電流Ｉ１を出力する。
インピーダンス回路３０は、電流Ｉ１が入力されると、抵抗３２に抵抗値ばらつきに拠らない電圧が発生し、ＮＭＯＳトランジスタ３１に抵抗１３の抵抗値ばらつきの影響を受けた電圧が発生する。従って、抵抗１３と抵抗３２の抵抗値が所望の抵抗値に対して高い場合には、電流Ｉ１が小さくなるので、インピーダンス回路３０に発生する制御電圧Ｖｃは低くなる。
電流制御回路２０は、ＶＢ／Ｒｏｎに比例した電流Ｉ２を出力する。電流Ｉ２は、電圧入力端子Ｖｉｎに入力される電圧が変化しないと仮定すると、抵抗１３の抵抗値ばらつきの影響を受けない電流である。
インピーダンス回路３０は、電流Ｉ２が入力されると、抵抗３２に抵抗値ばらつきの影響を受けた電圧が発生し、ＮＭＯＳトランジスタ３１に抵抗値ばらつきに拠らない電圧が発生する。従って、抵抗１３と抵抗３２の抵抗値が所望の抵抗値に対して高い場合には、インピーダンス回路３０に発生する制御電圧Ｖｃは高くなる。
ここで、電流Ｉ１がインピーダンス回路３０に流れることによって、即ち抵抗１３とＮＭＯＳトランジスタ３１の関係によって制御電圧Ｖｃが低くなり、電流Ｉ２がインピーダンス回路３０に流れることによって、即ちＮＭＯＳトランジスタ２３と抵抗３２の関係によって制御電圧Ｖｃが高くなるので、これらの影響が相殺されて電流Ｉ２は安定した一定の電流となる。
従って電流生成回路１００は、例えば、電流Ｉ２を出力するカレントミラー回路を構成するトランジスタ２５と並列に接続した出力トランジスタであるトランジスタ４１を備えることで、出力端子４２から安定した一定の出力電流Ｉｏｕｔを出力することが可能になる。
以上、説明したように、電流生成回路１００は、電流源回路１０と電流制御回路２０とインピーダンス回路３０を備えたので、抵抗ばらつきの影響を抑えた安定した電流を生成することが可能になる。
なお、電圧ＶＡを出力するトランジスタ１１は、弱反転動作状態で動作させることにより、たとえトランジスタ１１の電流が変化したとしてもゲート・ソース間電圧が変化し難くので、電圧ＶＡは変化し難くなる、という効果がある。また、電圧ＶＢを出力するトランジスタ２１についても同様である。
以上説明した電流源回路１０と電流制御回路２０とインピーダンス回路３０は、一例を示すものであり、発明の趣旨を逸脱しない範囲において種々の変更や組み合わせが可能である。
図２は、本実施形態の電流源回路１０の他の例を示す回路図である。図２の電流源回路１０は、ＮＭＯＳトランジスタ１１のゲートにバイアス電圧Ｖｂａを与える電圧源１２の代わりに、ゲートがＮＭＯＳトランジスタ１１のソースに接続されたＮＭＯＳトランジスタ１６と、ＮＭＯＳトランジスタ１６に定電流を流す定電流源１７とを備えて構成した。このように構成した電流源回路１０は、電圧ＶＡがＮＭＯＳトランジスタ１６のゲート・ソース間電圧によって決定されるので、ＮＭＯＳトランジスタ１６の閾値電圧でも電流Ｉ１の大きさを調整することが可能である。
また、図３に示すように、電流源１７の代わりに、ＰＭＯＳトランジスタ１４とカレントミラー回路を構成するＰＭＯＳトランジスタ１８で構成しても良く、また、電流源１７とＰＭＯＳトランジスタ１８とで構成しても良い。
図４は、本実施形態の電流源回路１０の他の例を示す回路図である。図４の電流源回路１０は、電圧源１２の代わりに、ゲートとドレインが接続されたＮＭＯＳトランジスタ１６と、ＮＭＯＳトランジスタ１６に定電流を流す定電流源１７とを備えて構成した。このように構成した電流源回路１０は、電圧ＶＡがＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１６のゲート・ソース間電圧の差に基づいて決定されるので、電圧ＶＡがＮＭＯＳトランジスタ１１の閾値電圧ばらつきの影響を受けない、という効果がある。また、図３のように電流源１７はＰＭＯＳトランジスタで構成しても、両方で構成しても良い。
また、図５の電流源回路１０のように、互いのゲートとドレインを接続したＮＭＯＳトランジスタ１８及び１９を備えて、電圧ＶＡがＮＭＯＳトランジスタ１１、１６、１８及び１９のゲート・ソース間電圧の差または和に基づいて決定される構成としても良い。このように構成した電流源回路１０は、電圧ＶＡが図４の電流源回路１０よりも高くすることが出来るので、これによっても電流Ｉ１の大きさを調整することが可能である。
また、上記において電流源回路１０の回路例を図２から図５で示したが、電流制御回路２０も同様な構成をとることが可能であり、それらを自由に組み合わせて用いてもよい。
また、電流源回路１０において、電圧ＶＡを得る回路として、図６の誤差増幅回路を用いた負帰還回路としても良い。
また、上記実施形態においては、インピーダンス回路３０は飽和接続されたＮＭＯＳトランジスタ３１を備えた例として説明したが、ダイオードなどＰＮ接合素子であっても良い。
１００ 電流発生回路
１０ 電流源回路
２０ 電流制御回路
３０ インピーダンス回路
１２、２２ 電圧源
１７ 電流源

Claims (4)

  1. ゲートに第一のバイアス電圧が入力される第一のトランジスタと、前記第一のトランジスタのソースまたはドレインに接続された第一の抵抗とを備え、前記第一のトランジスタのソース電圧またはドレイン電圧と前記第一の抵抗の抵抗値に基づく第一の電流を出力する電流源回路と、
    電圧入力端子を有し、ゲートに第二のバイアス電圧が入力される第二のトランジスタと、前記第二のトランジスタのソースに接続され、ゲートに前記電圧入力端子の電圧が入力される第三のトランジスタとを備え、前記第二のトランジスタのソース電圧と前記第三のトランジスタの抵抗値に基づく第二の電流を出力する電流制御回路と、
    前記第一の抵抗と同じ種類の抵抗体で構成した第二の抵抗と、前記第二の抵抗と直列に接続され、ゲートとドレインが短絡された第四のトランジスタとを備え、前記第一の電流と前記第二の電流とが流れることによって前記電圧入力端子に入力される電圧である制御電圧を発生するインピーダンス回路とを備え、
    前記第二の電流に基づく電流を出力することを特徴とする電流生成回路。
  2. 前記第四のトランジスタをＰＮ接合素子としたことを特徴とする請求項１に記載の電流生成回路。
  3. 前記第一のバイアス電圧は前記第一のトランジスタが弱反転動作する電圧であることを特徴とする請求項１または２に記載の電流生成回路。
  4. 前記第二のバイアス電圧は前記第二のトランジスタが弱反転動作する電圧であることを特徴とする請求項１または２に記載の電流生成回路。
JP2017239343A 2017-12-14 2017-12-14 電流生成回路 Active JP6956619B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017239343A JP6956619B2 (ja) 2017-12-14 2017-12-14 電流生成回路
TW107140296A TWI801452B (zh) 2017-12-14 2018-11-14 電流產生電路
KR1020180154570A KR102483031B1 (ko) 2017-12-14 2018-12-04 전류 생성 회로
US16/220,762 US10503197B2 (en) 2017-12-14 2018-12-14 Current generation circuit
CN201811533041.1A CN109960309B (zh) 2017-12-14 2018-12-14 电流生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017239343A JP6956619B2 (ja) 2017-12-14 2017-12-14 電流生成回路

Publications (2)

Publication Number Publication Date
JP2019106094A true JP2019106094A (ja) 2019-06-27
JP6956619B2 JP6956619B2 (ja) 2021-11-02

Family

ID=66815957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017239343A Active JP6956619B2 (ja) 2017-12-14 2017-12-14 電流生成回路

Country Status (5)

Country Link
US (1) US10503197B2 (ja)
JP (1) JP6956619B2 (ja)
KR (1) KR102483031B1 (ja)
CN (1) CN109960309B (ja)
TW (1) TWI801452B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018027302A (ja) * 2016-08-17 2018-02-22 キャノンメディカルシステムズ株式会社 画像処理装置、磁気共鳴イメージング装置及び画像処理プログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11353901B2 (en) 2019-11-15 2022-06-07 Texas Instruments Incorporated Voltage threshold gap circuits with temperature trim
JP2022156360A (ja) * 2021-03-31 2022-10-14 ザインエレクトロニクス株式会社 基準電流源

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496057B2 (en) * 2000-08-10 2002-12-17 Sanyo Electric Co., Ltd. Constant current generation circuit, constant voltage generation circuit, constant voltage/constant current generation circuit, and amplification circuit
FR2814253B1 (fr) * 2000-09-15 2002-11-15 St Microelectronics Sa Generateur de tension regulee pour circuit integre
JP4034126B2 (ja) * 2002-06-07 2008-01-16 Ｎｅｃエレクトロニクス株式会社 リファレンス電圧回路
JP2006018663A (ja) 2004-07-02 2006-01-19 Fujitsu Ltd 電流安定化回路、電流安定化方法、及び固体撮像装置
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
US7557558B2 (en) * 2007-03-19 2009-07-07 Analog Devices, Inc. Integrated circuit current reference
JP2009141393A (ja) * 2007-12-03 2009-06-25 Nec Electronics Corp 電圧電流変換回路、及び電圧制御発振回路
TWI427455B (zh) * 2011-01-04 2014-02-21 Faraday Tech Corp 電壓調整器
JP2013089038A (ja) * 2011-10-18 2013-05-13 Renesas Electronics Corp 基準電圧回路
CN103294100B (zh) * 2013-06-01 2015-03-04 江苏芯力特电子科技有限公司 一种补偿电阻温漂系数的基准电流源电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018027302A (ja) * 2016-08-17 2018-02-22 キャノンメディカルシステムズ株式会社 画像処理装置、磁気共鳴イメージング装置及び画像処理プログラム

Also Published As

Publication number Publication date
US20190187739A1 (en) 2019-06-20
CN109960309B (zh) 2022-02-18
KR102483031B1 (ko) 2022-12-29
JP6956619B2 (ja) 2021-11-02
CN109960309A (zh) 2019-07-02
TW201931045A (zh) 2019-08-01
US10503197B2 (en) 2019-12-10
TWI801452B (zh) 2023-05-11
KR20190071590A (ko) 2019-06-24

Similar Documents

Publication Publication Date Title
JP4722502B2 (ja) バンドギャップ回路
JP4499696B2 (ja) 基準電流生成装置
JP5470128B2 (ja) 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
JP4878243B2 (ja) 定電流回路
JP2008015925A (ja) 基準電圧発生回路
JP2007524944A (ja) Ｃｍｏｓ定電圧発生器
KR102255543B1 (ko) 볼티지 레귤레이터
JPWO2017164197A1 (ja) レギュレータ回路
US20110050197A1 (en) Reference current or voltage generation circuit
KR102483031B1 (ko) 전류 생성 회로
JP2009037372A (ja) 定電流・定電圧回路
KR20160124672A (ko) 전류 검출 회로
JP4787877B2 (ja) 基準電流回路、基準電圧回路、およびスタートアップ回路
JP2015109019A (ja) 基準電圧生成回路
JP2017079431A (ja) 電圧比較回路
JP5884234B2 (ja) 基準電圧回路
JP5782346B2 (ja) 基準電圧回路
JP5699515B2 (ja) 基準電圧発生回路
JP2013054535A (ja) 定電圧発生回路
JP6624979B2 (ja) ボルテージレギュレータ
JP2014007471A (ja) ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法
JP2010152894A (ja) 不揮発性メモリ用の一定の基準セル電流発生器
JP7240075B2 (ja) 定電圧回路
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路
JP7193777B2 (ja) 電流制限機能付き安定化電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211005

R150 Certificate of patent or registration of utility model

Ref document number: 6956619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350