JP5884234B2 - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP5884234B2 JP5884234B2 JP2011199733A JP2011199733A JP5884234B2 JP 5884234 B2 JP5884234 B2 JP 5884234B2 JP 2011199733 A JP2011199733 A JP 2011199733A JP 2011199733 A JP2011199733 A JP 2011199733A JP 5884234 B2 JP5884234 B2 JP 5884234B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- drain
- power supply
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
本発明は、温度特性の良い基準電圧回路に関する。
従来の基準電圧回路は、図５に示すようにＮｃｈデプレッショントランジスタ５０１とＮｃｈデプレッショントランジスタ５０２で構成されている。
動作について説明する。電源電圧が十分に高い場合、Ｎｃｈデプレッショントランジスタ５０１は飽和領域で動作し、Ｎｃｈデプレッショントランジスタ５０２ は３極管領域（可変抵抗領域）で動作する。Ｎｃｈデプレッショントランジスタ５０１のアスペクト比（Ｗ／Ｌ）をＡ５０１、しきい値をＶｔｄ、Ｎｃｈデプレッショントランジスタ５０２のアスペクト比をＡ５０２、しきい値をＶｔｄ、出力端子５２１の電圧をＶ５２１とすると、
となる。Ｖ５２１の温度傾斜は
となる。（１）式および（２）式から明らかなように、出力電圧Ｖ５２１の絶対値および温度傾斜の条件式は、デプレッション型トランジスタのしきい値とチャネルのアスペクト比のみで決定され、移動度が影響を与える項を含まない。
一般に移動度の温度傾斜は非線形であるのに対して、しきい値の温度傾斜は概ね−１〜−２ｍＶ／℃の線形とみなせることが知られている。現実的な値として、Ｎｃｈデプレッショントランジスタ５０１およびＮｃｈデプレッショントランジスタ５０２のアスペクト比の比を８：１とすれば、出力電圧Ｖ５２１の値は｜２×Ｖｔｄ｜であり、温度傾斜は同じしきい値の温度傾斜の−２倍で与えられる。
こうして、出力電圧、出力特性を決定する要素に移動度が介在せず、デプレッション型トランジスタのしきい値とレイアウト上の比精度のみで決定される。そして、製造ばらつきで変動する要素が少なく、安定した出力が得られる。（例えば、特許文献１図１参照）。
しかしながら、従来の技術では、温度に対して一定の傾きを持つことからフラットな温度特性が求められる基準電圧回路に適さないというと課題があった。
本発明は上記課題に鑑みてなされ、温度変化に対してフラットな温度特性を得られる基準電圧回路を提供する。
本発明は上記課題に鑑みてなされ、温度変化に対してフラットな温度特性を得られる基準電圧回路を提供する。
本発明は、第一のデプレッショントランジスタで構成される第一の定電圧回路と、第一のデプレッショントランジスタとしきい値の異なる第二のデプレッショントランジスタで構成される第二の定電圧回路と、第一の定電圧回路の出力電圧と第二の定電圧回路の出力電圧が入力される差動増幅手段と、を備えた基準電圧回路とした。
本発明の基準電圧回路は、しきい値電圧の異なるデプレッショントランジスタを用いて、その電圧の差から基準電圧を生成する事で、温度特性のよい基準電圧回路を得ることができる。
以下、本発明の実施形態について、図を参照しながら説明する。
図１は、第一の実施形態の基準電圧回路の回路図である。
第一の実施形態の基準電圧回路は、Ｎｃｈデプレッショントランジスタ１０１、１０２、１０３、１０４と、差動増幅回路１０５と、電源端子１５０と、グラウンド端子１００で構成されている。差動増幅回路１０５は入力端子１２１、１２２と、出力端子１２３で構成されている。
第一の実施形態の基準電圧回路は、Ｎｃｈデプレッショントランジスタ１０１、１０２、１０３、１０４と、差動増幅回路１０５と、電源端子１５０と、グラウンド端子１００で構成されている。差動増幅回路１０５は入力端子１２１、１２２と、出力端子１２３で構成されている。
次に、第一の実施形態の基準電圧回路の接続について説明する。
Ｎｃｈデプレッショントランジスタ１０１は、ゲート及びドレインは差動増幅回路１０５の入力端子１２１に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ１０２は、ゲート及びソースは差動増幅回路１０５の入力端子１２１に接続され、ドレインは電源端子１５０に接続される。Ｎｃｈデプレッショントランジスタ１０３は、ゲート及びドレインは差動増幅回路１０５の入力端子１２２に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ１０４は、ゲート及びソースは差動増幅回路１０５の入力端子１２２に接続され、ドレインは電源端子１５０に接続される。
Ｎｃｈデプレッショントランジスタ１０１は、ゲート及びドレインは差動増幅回路１０５の入力端子１２１に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ１０２は、ゲート及びソースは差動増幅回路１０５の入力端子１２１に接続され、ドレインは電源端子１５０に接続される。Ｎｃｈデプレッショントランジスタ１０３は、ゲート及びドレインは差動増幅回路１０５の入力端子１２２に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ１０４は、ゲート及びソースは差動増幅回路１０５の入力端子１２２に接続され、ドレインは電源端子１５０に接続される。
次に、第一の実施形態の基準電圧回路の動作について説明する。
Ｎｃｈデプレッショントランジスタ１０１、１０２は同じしきい値でＶｔｎｄｍと設定される。Ｎｃｈデプレッショントランジスタ１０３、１０４は同じしきい値でＶｔｎｄｌと設定される。これらのしきい値はＶｔｎｄｍ＜Ｖｔｎｄｌと設定されＶｔｎｄｍのほうが低く設定される。Ｎｃｈデプレッショントランジスタ１０２、１０４は飽和で動作し、Ｎｃｈデプレッショントランジスタ１０１、１０３は非飽和（可変抵抗領域）で動作する。Ｎｃｈデプレッショントランジスタ１０１、１０２のアスペクト比（Ｗ／Ｌ）をＡ１０１、Ａ１０２とし、Ｎｃｈデプレッショントランジスタ１０３、１０４のアスペクト比をＡ１０３、Ａ１０４とする。ノード１２１の電圧は、
Ｎｃｈデプレッショントランジスタ１０１、１０２は同じしきい値でＶｔｎｄｍと設定される。Ｎｃｈデプレッショントランジスタ１０３、１０４は同じしきい値でＶｔｎｄｌと設定される。これらのしきい値はＶｔｎｄｍ＜Ｖｔｎｄｌと設定されＶｔｎｄｍのほうが低く設定される。Ｎｃｈデプレッショントランジスタ１０２、１０４は飽和で動作し、Ｎｃｈデプレッショントランジスタ１０１、１０３は非飽和（可変抵抗領域）で動作する。Ｎｃｈデプレッショントランジスタ１０１、１０２のアスペクト比（Ｗ／Ｌ）をＡ１０１、Ａ１０２とし、Ｎｃｈデプレッショントランジスタ１０３、１０４のアスペクト比をＡ１０３、Ａ１０４とする。ノード１２１の電圧は、
となる。入力端子１２１の温度傾斜は
となる。
入力端子１２２の電圧は
入力端子１２２の電圧は
となる。入力端子１２１の温度傾斜は
となる。
（３）、（４）式から明らかなようにＮｃｈデプレッショントランジスタ１０１、１０２によって定電圧回路が構成され、入力端子１２１の電圧値と温度傾斜はＮｃｈデプレッショントランジスタ１０１、１０２のしきい値とアスペクト比で決定される。（５）、（６）式から明らかなようにＮｃｈデプレッショントランジスタ１０３、１０４によって定電圧回路が構成され、入力端子１２２の電圧値と温度傾斜は、Ｎｃｈデプレッショントランジスタ１０３、１０４のしきい値とアスペクト比で決定される。ここで、例えば各トランジスタのアスペクト比が等しければ、入力端子１２１の電圧と入力端子１２２の電圧はＶｔｎｄｍ＜ＶｔｎｄｌからＶ１２１＜Ｖ１２２となる。温度傾斜でのしきい値の影響は、同じデプレッショントランジスタを用いているため大きな違いは現れない。さらにＮｃｈデプレッショントランジスタ１０２、１０４のアスペクト比を調整する事で入力端子１２１、１２２ともにほとんど同じ傾きを持たせることが可能となる。同じ温度傾斜を持つ入力端子１２１と１２２の電圧は、差動増幅回路１０５に入力し差分を出力端子１２３から出力する事で、温度特性の良い電圧を得ることができる。
以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。
図２は、第二の実施形態の基準電圧回路の回路図である。
第二の実施形態の基準電圧回路は、Ｎｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７と、ＮＭＯＳトランジスタ２０２、２０４、２０６、２０８と、差動増幅回路１０５と、電源端子１５０と、グラウンド端子１００で構成されている。差動増幅回路１０５は入力端子１２１、１２２と、出力端子１２３で構成されている。
第二の実施形態の基準電圧回路は、Ｎｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７と、ＮＭＯＳトランジスタ２０２、２０４、２０６、２０８と、差動増幅回路１０５と、電源端子１５０と、グラウンド端子１００で構成されている。差動増幅回路１０５は入力端子１２１、１２２と、出力端子１２３で構成されている。
次に、第二の実施形態の基準電圧回路の接続について説明する。
Ｎｃｈデプレッショントランジスタ２０１は、ゲート及びソースはＮＭＯＳトランジスタ２０２のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０２は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０４は、ゲートはＮＭＯＳトランジスタ２０２のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０３のソース及び入力端子１２１に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０３は、ゲートはグラウンド端子１００に接続され、ドレインは電源端子１５０に接続される。Ｎｃｈデプレッショントランジスタ２０５は、ゲート及びソースはＮＭＯＳトランジスタ２０６のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０６は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０８は、ゲートはＮＭＯＳトランジスタ２０６のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０７のソース及び入力端子１２２に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０７は、ゲートはグラウンド端子１００に接続され、ドレインは電源端子１５０に接続される。
Ｎｃｈデプレッショントランジスタ２０１は、ゲート及びソースはＮＭＯＳトランジスタ２０２のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０２は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０４は、ゲートはＮＭＯＳトランジスタ２０２のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０３のソース及び入力端子１２１に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０３は、ゲートはグラウンド端子１００に接続され、ドレインは電源端子１５０に接続される。Ｎｃｈデプレッショントランジスタ２０５は、ゲート及びソースはＮＭＯＳトランジスタ２０６のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０６は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０８は、ゲートはＮＭＯＳトランジスタ２０６のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０７のソース及び入力端子１２２に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０７は、ゲートはグラウンド端子１００に接続され、ドレインは電源端子１５０に接続される。
次に、第二の実施形態の基準電圧回路の動作について説明する。
Ｎｃｈデプレッショントランジスタ２０１、２０３は同じしきい値でＶｔｎｄｍと設定される。Ｎｃｈデプレッショントランジスタ２０５、２０７は同じしきい値でＶｔｎｄｌと設定される。これらのしきい値はＶｔｎｄｍ＜Ｖｔｎｄｌと設定されＶｔｎｄｍのほうが低く設定される。Ｎｃｈデプレッショントランジスタ２０１、２０３のアスペクト比をＡ２０１、Ａ２０３とし、Ｎｃｈデプレッショントランジスタ２０５、２０７のアスペクト比をＡ２０５、Ａ２０７とする。ＮＭＯＳトランジスタ２０２と２０４はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０１と２０３には同じ大きさの電流が流れる。ＮＭＯＳトランジスタ２０６と２０８はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０５と２０７は同じ大きさの電流が流れる。Ｎｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７に流れる電流をそれぞれ、Ｉ２０１、Ｉ２０３、Ｉ２０５，Ｉ２０７とする。電子の移動度をμ０、ゲート容量をＣｏｘとすると電流Ｉ２０１は
Ｎｃｈデプレッショントランジスタ２０１、２０３は同じしきい値でＶｔｎｄｍと設定される。Ｎｃｈデプレッショントランジスタ２０５、２０７は同じしきい値でＶｔｎｄｌと設定される。これらのしきい値はＶｔｎｄｍ＜Ｖｔｎｄｌと設定されＶｔｎｄｍのほうが低く設定される。Ｎｃｈデプレッショントランジスタ２０１、２０３のアスペクト比をＡ２０１、Ａ２０３とし、Ｎｃｈデプレッショントランジスタ２０５、２０７のアスペクト比をＡ２０５、Ａ２０７とする。ＮＭＯＳトランジスタ２０２と２０４はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０１と２０３には同じ大きさの電流が流れる。ＮＭＯＳトランジスタ２０６と２０８はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０５と２０７は同じ大きさの電流が流れる。Ｎｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７に流れる電流をそれぞれ、Ｉ２０１、Ｉ２０３、Ｉ２０５，Ｉ２０７とする。電子の移動度をμ０、ゲート容量をＣｏｘとすると電流Ｉ２０１は
となる。電流Ｉ２０３は
となる。Ｖ１２１は入力端子１２１の電圧である。Ｉ２０１＝Ｉ２０３から、（７）、（８）式をＶ１２１について解くと、（９）式となる。
入力端子１２１の温度傾斜は
となる。同様にして入力端子１２２の電圧を求めると
となる。入力端子１２２の温度傾斜は
となる。
（９）、（１０）式から明らかなようにＮｃｈデプレッショントランジスタ２０１、２０３、ＮＭＯＳトランジスタ２０２、２０４で定電圧回路が構成される。そして、入力端子１２１の電圧値と温度傾斜は、Ｎｃｈデプレッショントランジスタ２０１、２０３のしきい値とアスペクト比で決定される。（１１）、（１２）式から明らかなようにＮｃｈデプレッショントランジスタ２０５、２０７、ＮＭＯＳトランジスタ２０６、２０８で定電圧回路が構成される。そして、入力端子１２２の電圧値と温度傾斜は、Ｎｃｈデプレッショントランジスタ２０５、２０７のしきい値とアスペクト比で決定される。ここで、例えば各トランジスタのアスペクト比が等しければ、入力端子１２１の電圧と入力端子１２２の電圧はＶｔｎｄｍ＜ＶｔｎｄｌからＶ１２１＜Ｖ１２２となる。温度傾斜でのしきい値の影響は、同じデプレッショントランジスタを用いているため大きな違いは現れない。さらにＮｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７のアスペクト比を調整する事で入力端子１２１、１２２ともにほとんど同じ傾きを持たせることが可能となる。同じ温度傾斜を持つ入力端子１２１と１２２の電圧は、差動増幅回路１０５に入力し差分を出力端子１２３から出力する事で、温度特性の良い電圧を得ることができる。
以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。
図３は、第三の実施形態の基準電圧回路の回路図である。
図１の第１の実施形態との違いは、差動増幅回路１０５の構成を具体的に示した点である。
図１の第１の実施形態との違いは、差動増幅回路１０５の構成を具体的に示した点である。
ノード３２１はＮｃｈデプレッショントランジスタ１０２のゲート及び抵抗３０１に接続され、ノード３２２はＮｃｈデプレッショントランジスタ１０４のゲート及び抵抗３０２に接続される。抵抗３０１のもう一方はオペアンプ３０５の反転入力端子及び抵抗３０３に接続される。抵抗３０４のもう一方はオペアンプ３０５の非反転入力端子及び抵抗３０４に接続される。抵抗３０３のもう一方は出力端子１２３に接続され、抵抗３０４のもう一方はグラウンド端子１００に接続され、オペアンプ３０５の出力は出力端子１２３に接続される。
次に、第三の実施形態の基準電圧回路の動作について説明する。
ノード３２１の電圧Ｖ３２１とノード３２２の電圧Ｖ３２２は第１の実施形態と同様に同じ温度傾斜を持つように設定される。抵抗３０１、３０２の抵抗値をＲ１、抵抗３０３、３０４の抵抗値をＲ２とすると、出力端子１２３の電圧Ｖ１２３は
ノード３２１の電圧Ｖ３２１とノード３２２の電圧Ｖ３２２は第１の実施形態と同様に同じ温度傾斜を持つように設定される。抵抗３０１、３０２の抵抗値をＲ１、抵抗３０３、３０４の抵抗値をＲ２とすると、出力端子１２３の電圧Ｖ１２３は
となる。
（１３）式から明らかなように温度傾斜の同じ電圧の差分を取ることができ、抵抗値を調節する事で出力端子の電圧を調節することも可能となる。
（１３）式から明らかなように温度傾斜の同じ電圧の差分を取ることができ、抵抗値を調節する事で出力端子の電圧を調節することも可能となる。
以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。さらに差動増幅回路の抵抗値を調節する事で基準電圧の電圧値を調節することもできる。
図４は、第四の実施形態の基準電圧回路の回路図である。
図２の第２の実施形態との違いは、差動増幅回路１０５の構成を具体的に示した点である。差動増幅回路１０５の構成の構成は図３の第３の実施形態と同じである。このような構成でも温度特性のよい基準電圧回路を得ることができ、差動増幅回路の抵抗値を調節する事で基準電圧の電圧値を調節することもできる。
図２の第２の実施形態との違いは、差動増幅回路１０５の構成を具体的に示した点である。差動増幅回路１０５の構成の構成は図３の第３の実施形態と同じである。このような構成でも温度特性のよい基準電圧回路を得ることができ、差動増幅回路の抵抗値を調節する事で基準電圧の電圧値を調節することもできる。
図６は、第五の実施形態の基準電圧回路の回路図である。
第五の実施形態の基準電圧回路は、Ｎｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７と、ＮＭＯＳトランジスタ２０２、２０４、２０６、２０８、６０１と、ＰＭＯＳトランジスタ６０２、６０３と、抵抗６０４、６０５と、定電流回路６１０と、オペアンプ３０５と、電源端子１５０と、グラウンド端子１００と、出力端子１２３で構成されている。
第五の実施形態の基準電圧回路は、Ｎｃｈデプレッショントランジスタ２０１、２０３、２０５、２０７と、ＮＭＯＳトランジスタ２０２、２０４、２０６、２０８、６０１と、ＰＭＯＳトランジスタ６０２、６０３と、抵抗６０４、６０５と、定電流回路６１０と、オペアンプ３０５と、電源端子１５０と、グラウンド端子１００と、出力端子１２３で構成されている。
次に、第五の実施形態の基準電圧回路の接続について説明する。
Ｎｃｈデプレッショントランジスタ２０１は、ゲート及びソースはＮＭＯＳトランジスタ２０２のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０２は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０４は、ゲートはＮＭＯＳトランジスタ２０２のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０３のソース及びオペアンプ３０５の反転入力端子に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０３は、ゲートはＮＭＯＳトランジスタ６０１のゲート及びドレインに接続され、ドレインは電源端子１５０に接続される。Ｎｃｈデプレッショントランジスタ２０５は、ゲート及びソースはＮＭＯＳトランジスタ２０６のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０６は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０８は、ゲートはＮＭＯＳトランジスタ２０６のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０７のソース及びオペアンプ３０５の非反転入力端子に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０７は、ゲートはＰＭＯＳトランジスタ６０２のドレインに接続され、ドレインは電源端子１５０に接続される。抵抗６０４は、一方はＮＭＯＳトランジスタ６０１のドレインに接続され、もう一方はＰＭＯＳトランジスタ６０２のドレインに接続される。定電流回路６１０は、一方がＮＭＯＳトランジスタ６０１のゲートに接続され、もう一方が電源端子１５０に接続される。ＰＭＯＳトランジスタ６０２は、ゲートはＰＭＯＳトランジスタ６０３のゲート及びオペアンプ３０５の出力端子に接続され、ソースは電源端子１５０に接続される。ＰＭＯＳトランジスタ６０３は、ドレインは抵抗６０５及び出力端子１２３に接続され、ソースは電源端子１５０に接続される。抵抗６０５のもう一方はグラウンド端子１００に接続される。
Ｎｃｈデプレッショントランジスタ２０１は、ゲート及びソースはＮＭＯＳトランジスタ２０２のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０２は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０４は、ゲートはＮＭＯＳトランジスタ２０２のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０３のソース及びオペアンプ３０５の反転入力端子に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０３は、ゲートはＮＭＯＳトランジスタ６０１のゲート及びドレインに接続され、ドレインは電源端子１５０に接続される。Ｎｃｈデプレッショントランジスタ２０５は、ゲート及びソースはＮＭＯＳトランジスタ２０６のドレイン及びゲートに接続され、ドレインは電源端子１５０に接続される。ＮＭＯＳトランジスタ２０６は、ソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２０８は、ゲートはＮＭＯＳトランジスタ２０６のゲートに接続され、ドレインはＮｃｈデプレッショントランジスタ２０７のソース及びオペアンプ３０５の非反転入力端子に接続され、ソースはグラウンド端子１００に接続される。Ｎｃｈデプレッショントランジスタ２０７は、ゲートはＰＭＯＳトランジスタ６０２のドレインに接続され、ドレインは電源端子１５０に接続される。抵抗６０４は、一方はＮＭＯＳトランジスタ６０１のドレインに接続され、もう一方はＰＭＯＳトランジスタ６０２のドレインに接続される。定電流回路６１０は、一方がＮＭＯＳトランジスタ６０１のゲートに接続され、もう一方が電源端子１５０に接続される。ＰＭＯＳトランジスタ６０２は、ゲートはＰＭＯＳトランジスタ６０３のゲート及びオペアンプ３０５の出力端子に接続され、ソースは電源端子１５０に接続される。ＰＭＯＳトランジスタ６０３は、ドレインは抵抗６０５及び出力端子１２３に接続され、ソースは電源端子１５０に接続される。抵抗６０５のもう一方はグラウンド端子１００に接続される。
ここで、ＮＭＯＳトランジスタ６０１とＰＭＯＳトランジスタ６０２と抵抗６０４と定電流回路６１０は、帰還回路を構成する。また、ＰＭＯＳトランジスタ６０３と抵抗６０５は、基準電圧回路の出力回路を構成する。
次に、第五の実施形態の基準電圧回路の動作について説明する。
Ｎｃｈデプレッショントランジスタ２０１、２０３は同じしきい値でＶｔｎｄｍと設定される。Ｎｃｈデプレッショントランジスタ２０５、２０７は同じしきい値でＶｔｎｄｌと設定される。これらのしきい値はＶｔｎｄｍ＜Ｖｔｎｄｌと設定されＶｔｎｄｍのほうが低く設定される。Ｎｃｈデプレッショントランジスタ２０１、２０３のアスペクト比をＡ２０１、Ａ２０３とし、Ｎｃｈデプレッショントランジスタ２０５、２０７のアスペクト比をＡ２０５、Ａ２０７とする。ＮＭＯＳトランジスタ２０２と２０４はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０１と２０３には同じ大きさの電流が流れる。こうして、Ｎｃｈデプレッショントランジスタ２０１、２０３、ＮＭＯＳトランジスタ２０２、２０４で、Ｎｃｈデプレッショントランジスタ２０３のソースとゲート間の電圧を出力する定電圧回路が構成される。ＮＭＯＳトランジスタ２０６と２０８はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０５と２０７には同じ大きさの電流が流れる。こうして、Ｎｃｈデプレッショントランジスタ２０５、２０７、ＮＭＯＳトランジスタ２０６、２０８でもＮｃｈデプレッショントランジスタ２０７のソースとゲート間の電圧を出力する定電圧回路が構成される。
Ｎｃｈデプレッショントランジスタ２０１、２０３は同じしきい値でＶｔｎｄｍと設定される。Ｎｃｈデプレッショントランジスタ２０５、２０７は同じしきい値でＶｔｎｄｌと設定される。これらのしきい値はＶｔｎｄｍ＜Ｖｔｎｄｌと設定されＶｔｎｄｍのほうが低く設定される。Ｎｃｈデプレッショントランジスタ２０１、２０３のアスペクト比をＡ２０１、Ａ２０３とし、Ｎｃｈデプレッショントランジスタ２０５、２０７のアスペクト比をＡ２０５、Ａ２０７とする。ＮＭＯＳトランジスタ２０２と２０４はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０１と２０３には同じ大きさの電流が流れる。こうして、Ｎｃｈデプレッショントランジスタ２０１、２０３、ＮＭＯＳトランジスタ２０２、２０４で、Ｎｃｈデプレッショントランジスタ２０３のソースとゲート間の電圧を出力する定電圧回路が構成される。ＮＭＯＳトランジスタ２０６と２０８はカレントミラーを構成しておりＮｃｈデプレッショントランジスタ２０５と２０７には同じ大きさの電流が流れる。こうして、Ｎｃｈデプレッショントランジスタ２０５、２０７、ＮＭＯＳトランジスタ２０６、２０８でもＮｃｈデプレッショントランジスタ２０７のソースとゲート間の電圧を出力する定電圧回路が構成される。
Ｎｃｈデプレッショントランジスタ２０３で構成されるソースフォロア回路の出力６０６とＮｃｈデプレッショントランジスタ２０７で構成されるソースフォロア回路の出力６０７は、オペアンプ３０５によって同じ電圧値に制御される。このため、Ｎｃｈデプレッショントランジスタ２０３のソースとゲート間の電圧と、Ｎｃｈデプレッショントランジスタ２０７のソースとゲート間の電圧差が、抵抗６０４の端子間に発生する。
オペアンプ３０５の出力電圧によってＰＭＯＳトランジスタ６０３はＰＭＯＳトランジスタ６０２と同様に動作し、抵抗６０４に流れる電流と同様の電流を抵抗６０５に流す。こうして、出力端子１２３に電圧を発生させる。出力端子１２３の電圧は抵抗６０５と６０４の比で調節でき、抵抗６０５の抵抗値を６Ｒ、抵抗６０４の抵抗値をＲとすると、抵抗６０４に発生する電圧の６倍の電圧を出力端子１２３に発生させることができる。ＮＭＯＳトランジスタ６０１および定電流回路６１０は、オペアンプ３０５に入力電圧をＮＭＯＳトランジスタ６０１のしきい値電圧分上昇させるために設けた。
以上により、しきい値電圧の異なるデプレッショントランジスタを用いる事で温度特性のよい基準電圧回路を得ることができる。さらに抵抗の比を調節する事で基準電圧の電圧値を調節することもできる。
なお、本発明の基準電圧回路は、ゲートとソースが接続されたＮｃｈデプレッショントランジスタ（例えば１０２）に流れる電流に基づいた電流を、同じしきい値のＮｃｈデプレッショントランジスタ（例えば１０１）に流して、ゲートとソース間に電圧を発生させ、ゲートとソースが接続されたＮｃｈデプレッショントランジスタ（例えば１０４）に流れる電流に基づいた電流を、同じしきい値のＮｃｈデプレッショントランジスタ（例えば１０３）に流して、ゲートとソース間に電圧を発生させる。この二つの電圧の差電圧を基に基準電圧を発生させることで、温度変化に対して電圧変動の少ない基準電圧を得ることが特徴である。従って、上記構成が実現できる回路構成であれば、どの様な回路構成でも良いことは言うまでも無い。例えば、ＮｃｈデプレッショントランジスタをＰｃｈデプレッショントランジスタで構成しても、他のトランスタをそれに対応するように変更すれば、同様の効果を有する基準電圧回路が実現できる。
１００ グラウンド端子
１０５ 差動増幅回路
１２１、１２２ 入力端子
１２３ 出力端子
１５０ 電源端子
３０５ オペアンプ
１０５ 差動増幅回路
１２１、１２２ 入力端子
１２３ 出力端子
１５０ 電源端子
３０５ オペアンプ
Claims (2)
- 第一のデプレッショントランジスタを有する第一の定電圧回路と、前記第一のデプレッショントランジスタとしきい値の異なる第二のデプレッショントランジスタを有する第二の定電圧回路を備えた基準電圧回路であって、
前記第一の定電圧回路は、
ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第一のデプレッショントランジスタと、
ゲートとドレインが前記第一のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第一のＭＯＳトランジスタと、
ゲートが前記第一のＭＯＳトランジスタのゲートに接続され、ソースが第二の電源端子に接続された、第二のＭＯＳトランジスタと、
ゲートが第二の電源端子に接続され、ドレインが第一の電源端子に接続され、ソースが前記第二のＭＯＳトランジスタのドレインと接続され、前記第一のデプレッショントランジスタに流れる電流に基づいた電流を流す、前記第一のデプレッショントランジスタと同じしきい値の第三のデプレッショントランジスタと、で構成され、前記第二のＭＯＳトランジスタのドレインから出力電圧を出力し、
前記第二の定電圧回路は、
ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第二のデプレッショントランジスタと、
ゲートとドレインが前記第二のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第三のＭＯＳトランジスタと、
ゲートが前記第三のＭＯＳトランジスタのゲートに接続され、ソースが第二の電源端子に接続された、第四のＭＯＳトランジスタと、
ゲートが第二の電源端子に接続され、ドレインが第一の電源端子に接続され、ソースが前記第四のＭＯＳトランジスタのドレインと接続され、前記第二のデプレッショントランジスタに流れる電流に基づいた電流を流す、前記第二のデプレッショントランジスタと同じしきい値の第四のデプレッショントランジスタと、で構成され、前記第四のＭＯＳトランジスタのドレインから出力電圧を出力し、
前記第一の定電圧回路の出力電圧と前記第二の定電圧回路の出力電圧の差に基づいた基準電圧を発生させる、ことを特徴とする基準電圧回路。 - 第一のデプレッショントランジスタを有する第一の定電圧回路と、前記第一のデプレッショントランジスタとしきい値の異なる第二のデプレッショントランジスタを有する第二の定電圧回路と、差動増幅手段を備えた基準電圧回路であって、
前記第一の定電圧回路は、
ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第一のデプレッショントランジスタと、
ゲートとドレインが前記第一のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第一のＭＯＳトランジスタと、
ゲートが前記第一のＭＯＳトランジスタのゲートに接続され、ソースが第二の電源端子に接続された、第二のＭＯＳトランジスタと、
ドレインが第一の電源端子に接続され、ソースが前記第二のＭＯＳトランジスタのドレインと接続され、前記第一のデプレッショントランジスタに流れる電流に基づいた電流を流す、前記第一のデプレッショントランジスタと同じしきい値の第三のデプレッショントランジスタと、で構成され、前記第二のＭＯＳトランジスタのドレインから出力電圧を出力し、
前記第二の定電圧回路は、
ゲートとソースが接続され、ドレインが第一の電源端子に接続された、前記第二のデプレッショントランジスタと、
ゲートとドレインが前記第二のデプレッショントランジスタのゲートとソースに接続され、ソースが第二の電源端子に接続された、第三のＭＯＳトランジスタと、
ゲートが前記第三のＭＯＳトランジスタのゲートに接続され、ソースが第二の電源端子に接続された、第四のＭＯＳトランジスタと、
ドレインが第一の電源端子に接続され、ソースが前記第四のＭＯＳトランジスタのドレインと接続され、前記第二のデプレッショントランジスタに流れる電流に基づいた電流を流す、前記第二のデプレッショントランジスタと同じしきい値の第四のデプレッショントランジスタと、で構成され、前記第四のＭＯＳトランジスタのドレインから出力電圧を出力し
前記差動増幅手段は、
前記第一の定電圧回路の出力端子と反転入力端子が接続され、前記第二の定電圧回路の出力端子と非反転入力端子が接続されたオペアンプと、
前記オペアンプの出力端子に設けられた前記基準電圧回路の出力回路と、
第一の出力端子と第二の出力端子を有し、前記オペアンプの出力端子に設けられた帰還回路と、を備え、
前記帰還回路の前記第一の出力端子と前記第三のデプレッショントランジスタのゲート端子が接続され、
前記帰還回路の前記第二の出力端子と前記第四のデプレッショントランジスタのゲート端子が接続された、ことを特徴とする基準電圧回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011199733A JP5884234B2 (ja) | 2011-03-25 | 2011-09-13 | 基準電圧回路 |
| TW101108638A TWI534585B (zh) | 2011-03-25 | 2012-03-14 | Reference voltage circuit |
| KR1020120026490A KR101946641B1 (ko) | 2011-03-25 | 2012-03-15 | 기준 전압 회로 |
| US13/424,588 US20120242317A1 (en) | 2011-03-25 | 2012-03-20 | Reference voltage circuit |
| CN201210077914.9A CN102692947B (zh) | 2011-03-25 | 2012-03-22 | 基准电压电路 |
| US14/804,536 US9523995B2 (en) | 2011-03-25 | 2015-07-21 | Reference voltage circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011068036 | 2011-03-25 | ||
| JP2011068036 | 2011-03-25 | ||
| JP2011199733A JP5884234B2 (ja) | 2011-03-25 | 2011-09-13 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012216171A JP2012216171A (ja) | 2012-11-08 |
| JP5884234B2 true JP5884234B2 (ja) | 2016-03-15 |
Family
ID=46858483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011199733A Active JP5884234B2 (ja) | 2011-03-25 | 2011-09-13 | 基準電圧回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20120242317A1 (ja) |
| JP (1) | JP5884234B2 (ja) |
| KR (1) | KR101946641B1 (ja) |
| CN (1) | CN102692947B (ja) |
| TW (1) | TWI534585B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5967987B2 (ja) * | 2012-03-13 | 2016-08-10 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
| JP6292901B2 (ja) * | 2014-01-27 | 2018-03-14 | エイブリック株式会社 | 基準電圧回路 |
| JP7154102B2 (ja) * | 2018-10-24 | 2022-10-17 | エイブリック株式会社 | 基準電圧回路及びパワーオンリセット回路 |
| CN115421551A (zh) * | 2022-08-30 | 2022-12-02 | 成都微光集电科技有限公司 | 带隙基准电路及芯片 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132753A (en) * | 1978-04-05 | 1979-10-16 | Hitachi Ltd | Referential voltage generator and its application |
| DE3108726A1 (de) * | 1981-03-07 | 1982-09-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte referenzspannungsquelle |
| JPS63189916A (ja) * | 1987-02-02 | 1988-08-05 | Seiko Epson Corp | 定電流回路 |
| JPH08335122A (ja) * | 1995-04-05 | 1996-12-17 | Seiko Instr Inc | 基準電圧用半導体装置 |
| US5873053A (en) * | 1997-04-08 | 1999-02-16 | International Business Machines Corporation | On-chip thermometry for control of chip operating temperature |
| JP2001174338A (ja) * | 1999-12-17 | 2001-06-29 | Mitsumi Electric Co Ltd | 温度センサ回路 |
| JP4194237B2 (ja) * | 1999-12-28 | 2008-12-10 | 株式会社リコー | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
| US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| JP3808867B2 (ja) * | 2003-12-10 | 2006-08-16 | 株式会社東芝 | 基準電源回路 |
| JP2006242894A (ja) | 2005-03-07 | 2006-09-14 | Ricoh Co Ltd | 温度検出回路 |
| JP4768339B2 (ja) * | 2005-07-15 | 2011-09-07 | 株式会社リコー | 温度検出回路およびそれを用いた発振周波数補正装置 |
| CN101331437A (zh) * | 2006-03-31 | 2008-12-24 | 株式会社理光 | 基准电压产生电路及使用其的供电设备 |
| JP5078502B2 (ja) * | 2007-08-16 | 2012-11-21 | セイコーインスツル株式会社 | 基準電圧回路 |
| CN101308394A (zh) * | 2008-06-27 | 2008-11-19 | 东南大学 | 耗尽型mos管稳定电压源电路 |
| JP5506594B2 (ja) * | 2009-09-25 | 2014-05-28 | セイコーインスツル株式会社 | 基準電圧回路 |
-
2011
- 2011-09-13 JP JP2011199733A patent/JP5884234B2/ja active Active
-
2012
- 2012-03-14 TW TW101108638A patent/TWI534585B/zh not_active IP Right Cessation
- 2012-03-15 KR KR1020120026490A patent/KR101946641B1/ko active IP Right Grant
- 2012-03-20 US US13/424,588 patent/US20120242317A1/en not_active Abandoned
- 2012-03-22 CN CN201210077914.9A patent/CN102692947B/zh active Active
-
2015
- 2015-07-21 US US14/804,536 patent/US9523995B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102692947B (zh) | 2016-01-20 |
| KR20120109314A (ko) | 2012-10-08 |
| KR101946641B1 (ko) | 2019-02-11 |
| US9523995B2 (en) | 2016-12-20 |
| CN102692947A (zh) | 2012-09-26 |
| TW201300987A (zh) | 2013-01-01 |
| TWI534585B (zh) | 2016-05-21 |
| US20120242317A1 (en) | 2012-09-27 |
| JP2012216171A (ja) | 2012-11-08 |
| US20150323952A1 (en) | 2015-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5690469B2 (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
| TWI694321B (zh) | 提供可調恆定電流之電流電路 | |
| JP2008071245A (ja) | 基準電流生成装置 | |
| JP6927070B2 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
| JP5367620B2 (ja) | 電流源回路および半導体装置 | |
| JP4522299B2 (ja) | 定電流回路 | |
| JP5884234B2 (ja) | 基準電圧回路 | |
| JP3953009B2 (ja) | トランスコンダクタンス調整回路 | |
| KR102483031B1 (ko) | 전류 생성 회로 | |
| JP5262718B2 (ja) | バイアス回路 | |
| KR101952961B1 (ko) | 기준 전압 회로 | |
| JP6132881B2 (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
| JP4607482B2 (ja) | 定電流回路 | |
| JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
| JP7241565B2 (ja) | 電流生成回路 | |
| JP5967987B2 (ja) | 基準電圧回路 | |
| JP4445916B2 (ja) | バンドギャップ回路 | |
| TWI542968B (zh) | 可調式鏡射比率之電流鏡 | |
| JP2009031987A (ja) | バイアス発生回路及び半導体装置 | |
| JP2014207611A (ja) | 計装用増幅器 | |
| JP5669634B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5884234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |