KR101952961B1 - 기준 전압 회로 - Google Patents

기준 전압 회로 Download PDF

Info

Publication number
KR101952961B1
KR101952961B1 KR1020120105729A KR20120105729A KR101952961B1 KR 101952961 B1 KR101952961 B1 KR 101952961B1 KR 1020120105729 A KR1020120105729 A KR 1020120105729A KR 20120105729 A KR20120105729 A KR 20120105729A KR 101952961 B1 KR101952961 B1 KR 101952961B1
Authority
KR
South Korea
Prior art keywords
mos transistor
terminal
value
reference voltage
current
Prior art date
Application number
KR1020120105729A
Other languages
English (en)
Other versions
KR20130033969A (ko
Inventor
다로 야마사키
후미야스 우츠노미야
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20130033969A publication Critical patent/KR20130033969A/ko
Application granted granted Critical
Publication of KR101952961B1 publication Critical patent/KR101952961B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

과제
프로세스 변동에 의한 편차 요인이 적은 기준 전압 회로의 제공.
해결 수단
제 1 MOS 트랜지스터와, 게이트 단자가 제 1 MOS 트랜지스터의 게이트 단자에 접속되고, 제 1 MOS 트랜지스터의 임계값의 절대값과 K 값보다 높은 임계값의 절대값과 K 값을 갖는 제 2 MOS 트랜지스터와, 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터의 임계값의 절대값의 차이에 기초한 전류를 흐르게 하는 커런트 미러 회로와, 커런트 미러 회로의 전류를 흐르게 하는 제 3 MOS 트랜지스터와, 제 3 MOS 트랜지스터의 임계값의 절대값과 K 값보다 높은 임계값의 절대값과 K 값을 갖고, 커런트 미러 회로의 전류를 흐르게 하는 제 4 MOS 트랜지스터를 구비하고, 제 3 MOS 트랜지스터와 제 4 MOS 트랜지스터의 임계값의 절대값과 K 값의 차이에 기초한 정전압을 기준 전압으로서 출력하는 구성으로 하였다.

Description

기준 전압 회로{REFERENCE VOLTAGE CIRCUIT}
본 발명은, 기준 전압 회로에 관한 것이다.
도 6 은 종래의 기준 전압 회로를 나타내는 회로도이다.
종래의 기준 전압 회로는, PMOS 트랜지스터 (101 ∼ 103), NMOS 트랜지스터 (201 ∼ 204, 301), 출력 단자 (401), 전원 단자 (501), 접지 단자 (502) 및 저항 (601) 을 구비한다. NMOS 트랜지스터 (301) 의 임계값 전압 (이후 Vtnl 로 한다) 은, NMOS 트랜지스터 (201 ∼ 204) 의 임계값 전압 (이후 Vtnh 로 한다) 보다 낮다. PMOS 트랜지스터 (102 와 103) 는, PMOS 트랜지스터 (101) 와 커런트 미러 회로를 구성하고, PMOS 트랜지스터 (101) 의 드레인 단자 전류의 원하는 비의 드레인 단자 전류를 흐르게 한다. NMOS 트랜지스터 (204) 는, NMOS 트랜지스터 (203) 와 커런트 미러 회로를 구성하고, NMOS 트랜지스터 (203) 의 드레인 단자 전류의 원하는 비의 드레인 단자 전류를 흐르게 한다.
PMOS 트랜지스터 (101 ∼ 103) 의 소스 단자는 전원 단자에 접속된다. PMOS 트랜지스터 (102 및 103) 의 게이트 단자는, PMOS 트랜지스터 (101) 의 게이트 단자 및 드레인 단자, NMOS 트랜지스터 (201) 의 드레인 단자에 접속된다. NMOS 트랜지스터 (201 및 202) 의 게이트 단자는, NMOS 트랜지스터 (201) 의 드레인 단자 및 PMOS 트랜지스터 (102) 의 드레인 단자에 접속된다. NMOS 트랜지스터 (202) 의 소스 단자는 접지 단자에 접속된다. 저항 (601) 의 일단은 NMOS 트랜지스터 (201) 의 소스 단자에 접속되고, 다른 일단은 접지 단자에 접속된다. NMOS 트랜지스터 (203, 204 및 301) 의 게이트 단자는, NMOS 트랜지스터 (203) 및 PMOS 트랜지스터 (103) 의 드레인 단자에 접속된다. NMOS 트랜지스터 (203 및 204) 의 소스 단자는 접지 단자에 접속된다. NMOS 트랜지스터 (301) 의 드레인 단자는 전원 단자에 접속된다. 출력 단자 (401) 는, NMOS 트랜지스터 (204) 의 드레인 단자 및 NMOS 트랜지스터 (301) 의 소스 단자에 접속된다.
NMOS 트랜지스터 (201 ∼ 204, 301) 의 K 값은 각각 K201, K202, K203, K204 및 K301, 저항 (601) 의 저항값은 R601 이다.
PMOS 트랜지스터 (101 과 102), NMOS 트랜지스터 (201 과 202), 및 저항 (601) 은 정전류 회로를 구성한다. 예를 들어, 각 트랜지스터가 포화 영역에서 동작하는 경우, PMOS 트랜지스터 (101 과 102) 의 K 값이 동등하면, PMOS 트랜지스터 (101 과 102) 에 흐르는 전류는 동등하고, 이 전류값은 0 A 또는 어느 정전류값 (이후 IK 로 한다) 을 취한다. 전류가 0 A 가 되지 않도록 기동 회로를 형성함으로써, PMOS 트랜지스터 (101 과 102), NMOS 트랜지스터 (201 과 202), 및 저항 (601) 은 정전류 회로로서 동작한다. 정전류 IK 는 하기 식으로 나타낸다.
Figure 112012077258680-pat00001
단, K201 ＞ K202 이다.
PMOS 트랜지스터 (103) 에는 정전류 IK 가 미러되고, NMOS 트랜지스터 (204) 에는 PMOS 트랜지스터 (103) 의 드레인 단자 전류가 미러된다. 예를 들어, 도 6 의 트랜지스터가 전부 포화 영역에서 동작하는 경우, PMOS 트랜지스터 (101 과 103) 의 K 값이 동등하고, NMOS 트랜지스터 (203 과 204) 의 K 값이 동등한 경우, NMOS 트랜지스터 (204 와 301) 에는 정전류 IK 가 흐른다. NMOS 트랜지스터 (204 와 301) 가 정전류 IK 를 흐르게 하는 데에 필요한 게이트 소스간 전압을 각각 VGS204K, VGS301K 로 하였을 때, 출력 단자 (401) 의 전압 (이후 VrefK 로 한다) 은 (1) 식을 사용하면 하기 식으로 나타낸다.
Figure 112012077258680-pat00002
단, K201 ＞ K202 이다.
상기 서술한 바와 같이, 도 6 의 기준 전압 회로는, Vtnl, Vtnh, K201, K202, K204, K301, R601 에 의해 결정되는 기준 전압 VrefK 를 출력하는 회로이다.
일본 공개특허공보 2007-148530호
그러나, 도 6 에 나타내는 종래의 기준 전압 회로에서는, (2) 식으로부터 트랜지스터의 K 값 및 임계값에 추가하여 저항값이 기준 전압값을 결정하기 때문에, 프로세스 변동에 대한 영향이나 온도 특성의 영향이 커진다는 과제가 있었다. 또, 기준 전압값의 온도 특성을 작게 하도록 보정하는 경우, 프로세스 변동에 의한 편차 요인이 증가한다는 과제도 있었다. 또한, 보정을 하기 위해서는, 온도 센서나 보정용 로직 회로를 내장하는 것이 필요해지기 때문에, 회로 규모가 증대된다는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어졌으며, 회로 규모를 증대시키지 않고, 프로세스 변동에 의한 편차 요인을 줄이며, 기준 전압값 및 기준 전압값의 온도 특성을 원하는 범위 내로 용이하게 보정할 수 있는 기준 전압 회로를 제공한다.
본 발명의 기준 전압 회로는, 상기 과제를 해결하기 위해, 제 1 MOS 트랜지스터와, 게이트 단자가 제 1 MOS 트랜지스터의 게이트 단자에 접속되고, 제 1 MOS 트랜지스터의 임계값의 절대값과 K 값보다 높은 임계값의 절대값과 K 값을 갖는 제 2 MOS 트랜지스터와, 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터의 임계값의 절대값의 차이에 기초한 전류를 흐르게 하는 커런트 미러 회로와, 커런트 미러 회로의 전류를 흐르게 하는 제 3 MOS 트랜지스터와, 제 3 MOS 트랜지스터의 임계값의 절대값과 K 값보다 높은 임계값의 절대값과 K 값을 갖고, 커런트 미러 회로의 전류를 흐르게 하는 제 4 MOS 트랜지스터를 구비하고, 제 3 MOS 트랜지스터와 제 4 MOS 트랜지스터의 임계값의 절대값과 K 값의 차이에 기초한 정전압을 기준 전압으로서 출력하는 구성으로 하였다.
본 발명의 기준 전압 회로를 사용하면, 회로 규모를 증대시키지 않고, 저항의 프로세스 변동에 의한 기준 전압값의 편차나, 기준 전압값이나 온도 특성의 보정값의 편차를 작게 할 수 있다.
도 1 은 제 1 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 2 는 임계값 및 K 값이 상이한 2 개의 NMOS 트랜지스터의 게이트 소스간 전압 대 드레인 단자 전류의 곡선을 나타내는 그래프이다.
도 3 은 제 2 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 4 는 제 3 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 5 는 제 4 실시형태의 기준 전압 회로를 나타내는 회로도이다.
도 6 은 종래의 기준 전압 회로를 나타내는 회로도이다.
이하에 본 실시형태에 대해 도면을 참조하여 설명한다.
실시예 1
도 1 은 제 1 실시형태의 기준 전압 회로를 나타내는 회로도이다.
제 1 실시형태의 기준 전압 회로는, PMOS 트랜지스터 (101, 102) 와, NMOS 트랜지스터 (201, 301, 302) 와, 출력 단자 (401) 와, 전원 단자 (501) 와, 접지 단자 (502) 를 구비한다. NMOS 트랜지스터 (301, 302) 의 임계값 전압 (이후 Vtnl 로 한다) 은, NMOS 트랜지스터 (201) 의 임계값 전압 (이후 Vtnh 로 한다) 보다 낮다. NMOS 트랜지스터 (201, 301, 302) 의 K 값은 각각 K201, K301, K302 이다. PMOS 트랜지스터 (101) 와 PMOS 트랜지스터 (102) 는 커런트 미러 회로를 구성한다.
다음으로, 제 1 실시형태의 기준 전압 회로의 접속에 대해 설명한다.
PMOS 트랜지스터 (101, 102) 의 소스 단자는, 전원 단자 (501) 에 접속된다. PMOS 트랜지스터 (102) 의 게이트 단자는, PMOS 트랜지스터 (101) 의 게이트 단자 및 드레인 단자와 NMOS 트랜지스터 (301) 의 드레인 단자에 접속된다. NMOS 트랜지스터 (201, 301) 의 게이트 단자는, NMOS 트랜지스터 (302) 의 드레인 단자 및 게이트 단자와 PMOS 트랜지스터 (102) 의 드레인 단자에 접속되고, 소스 단자는 접지 단자 (502) 에 접속된다. 출력 단자 (401) 는, NMOS 트랜지스터 (201) 의 드레인 단자와 NMOS 트랜지스터 (302) 의 소스 단자에 접속된다.
다음으로, 제 1 실시형태의 기준 전압 회로의 동작에 대해 설명한다.
PMOS 트랜지스터 (101, 102) 의 드레인 단자 전류를 각각 I101, I102 로 한다. 출력 단자 (401) 의 전압을 Vref 로 한다. PMOS 트랜지스터 (101, 102) 는 커런트 미러 회로를 구성하고 있기 때문에, 각각의 K 값이 동등하면 전류 I101 과 전류 I102 는 동등한 전류가 흐른다. 도 2 에 NMOS 트랜지스터 (201) 와 NMOS 트랜지스터 (301) 가 포화 영역에서 동작하는 경우의 게이트 소스간 전압 (이후 VGS 로 한다) 대 드레인 단자 전류 (이후 ID 로 한다) 특성을 나타낸다. 각각의 곡선의 상승 위치와 기울기는, 각각 임계값 전압과 K 값에 의해 결정된다. 전류 I101 과 전류 I102 가 동등하고, NMOS 트랜지스터 (201) 와 NMOS 트랜지스터 (301) 의 게이트 단자는 접속되어 있기 때문에, 이 2 개의 트랜지스터가 포화 영역에서 동작하면, 전압 VGS 는 A 점이 된다. 기동 회로를 형성하면, 전류 I101 (＝ I102) 은 A 점의 전류값 (이후 IA 로 한다) 이 되고, 이 값은 Vtnl, Vtnh, K201, K301 에 의해 하기 식과 같이 나타낸다.
Figure 112012077258680-pat00003
단, K201 ＞ K301 이다.
NMOS 트랜지스터 (201, 302) 가 전류 IA 를 흐르게 하는 데에 필요한 전압 VGS 를 각각 VGS201A, VGS302A, 접지 단자 전압을 VSS 로 하면, 출력 단자 (401) 의 기준 전압 Vref 는 Vref ＝ VSS ＋ VGS201A － VGS302A 가 된다. 전압 VGS201A, 전압 VGS302A 의 값은 IA, Vtnl, Vtnh, K201, K302 의 값에 의해 결정된다. (3) 식으로부터 전류 IA 는 Vtnl, Vtnh, K201, K301 의 값에 의해 결정되기 때문에, 출력 단자 (401) 의 기준 전압 Vref 의 값은 Vtnh, Vtnl, K201, K301, K302 의 값만에 의해 결정된다.
NMOS 트랜지스터 (201) 와 NMOS 트랜지스터 (302) 가 포화 영역에서 동작하는 경우에는, 기준 전압 Vref 는 하기 식으로 나타낸다.
Figure 112012077258680-pat00004
여기서, 모든 트랜지스터가 포화 영역에서 동작하면, (4) 식의 전류 IA 에 (3) 식을 대입함으로써 기준 전압 Vref 는 하기 식으로 나타낸다.
Figure 112012077258680-pat00005
단, K201 ＞ K301 이다.
(5) 식으로부터, 기준 전압 Vref 의 값은 Vtnh, Vtnl, K201, K301, K302 에 의해 결정되는 전압임을 알 수 있다. 이렇게 하여, 저항의 프로세스 변동에 의한 편차가 없는 기준 전압을 얻을 수 있다. 또, 온도 특성을 보정하려면, K201, K301, K302 의 값만을 조정함으로써 용이하게 보정할 수 있다.
여기서, NMOS 트랜지스터 (201, 301, 302) 가 포화 영역에서 동작한 경우를 예로 들었지만, 어느 것 또는 전부가 약반전 영역에서 동작하였다고 해도, 양 트랜지스터의 VGS 대 ID 커브가 교차하도록 K201, K301 을 설정하면, 전술한 Vtnl, Vtnh, K201 및 K301 의 값에 의해 결정되는 전류 IA 를 만들 수 있다. 또, 기준 전압 Vref 도 Vtnl, Vtnh, K201, K301, K302 의 값에 의해 결정할 수 있다. 그 때문에, 각 트랜지스터의 K 값만을 조정함으로써, 온도 특성의 보정이 가능하다.
또한, 커런트 미러 회로의 K 값이 동등한 것으로 하고, 각 트랜지스터의 K 값을 조정함으로써 기준 전압을 보정하는 방식을 예로 들었지만, 커런트 미러 회로의 미러쌍의 K 값을 변경하여 각 트랜지스터의 드레인 단자 전류비를 조절함으로써 기준 전압값을 보정할 수도 있다.
이상에 의해, 저항의 프로세스 변동에 의한 편차가 없고, 온도 특성을 보정하려면, K201, K301, K302 의 값만을 조정함으로써 용이하게 보정할 수 있는 기준 전압을 얻을 수 있다.
실시예 2
도 3 은 제 2 실시형태의 기준 전압 회로를 나타내는 회로도이다.
제 2 실시형태의 기준 전압 회로는, PMOS 트랜지스터 (101 ∼ 106) 와, NMOS 트랜지스터 (201 ∼ 204, 301 ∼ 303) 와, 출력 단자 (401) 와, 전원 단자 (501) 와, 접지 단자 (502) 와, 저항 (601 ∼ 602) 을 구비한다. NMOS 트랜지스터 (301 ∼ 302) 의 임계값 전압 (이후 Vtnl 로 한다) 은, NMOS 트랜지스터 (201 ∼ 202) 의 임계값 전압 (이후 Vtnh 로 한다) 보다 낮다. NMOS 트랜지스터 (201, 202, 301, 302) 의 K 값은 각각 K201, K202, K301, K302 로 한다. 저항 (601, 602) 의 저항값은 각각 R601, R602 로 한다. NMOS 트랜지스터 (203, 204) 는 커런트 미러 회로를 구성한다. PMOS 트랜지스터 (101) 와 PMOS 트랜지스터 (102, 103, 104) 는 커런트 미러 회로를 구성한다.
다음으로, 제 2 실시형태의 기준 전압 회로의 접속에 대해 설명한다.
PMOS 트랜지스터 (101 ∼ 106) 의 소스 단자는 전원 단자 (501) 에 접속된다. PMOS 트랜지스터 (102 ∼ 104) 의 게이트 단자는, PMOS 트랜지스터 (101) 의 게이트 단자 및 드레인 단자와 NMOS 트랜지스터 (301) 의 드레인 단자에 접속된다. NMOS 트랜지스터 (201, 301) 의 게이트 단자는, NMOS 트랜지스터 (201) 의 드레인 단자와 PMOS 트랜지스터 (102) 의 드레인 단자에 접속되고, 소스 단자는 접지 단자 (502) 에 접속된다. 저항 (601) 의 일단은, NMOS 트랜지스터 (202) 의 게이트 단자와 NMOS 트랜지스터 (303) 의 소스 단자에 접속되고, 다른 일단은 NMOS 트랜지스터 (204) 의 드레인 단자와 NMOS 트랜지스터 (302) 의 게이트 단자에 접속된다. NMOS 트랜지스터 (202) 의 드레인 단자는, PMOS 트랜지스터 (103) 와 NMOS 트랜지스터 (303) 의 게이트 단자에 접속되고, 소스 단자는 접지 단자에 접속된다. NMOS 트랜지스터 (303) 의 드레인 단자는 전원 단자 (501) 에 접속된다. NMOS 트랜지스터 (302) 의 드레인 단자는, PMOS 트랜지스터 (104) 의 드레인 단자와 PMOS 트랜지스터 (105, 106) 의 게이트 단자에 접속되고, 소스 단자는 접지 단자 (502) 에 접속된다. NMOS 트랜지스터 (203, 204) 의 게이트 단자는, NMOS 트랜지스터 (203) 의 드레인 단자와 PMOS 트랜지스터 (105) 의 드레인 단자에 접속되고, 소스 단자는 접지 단자 (502) 에 접속된다. 저항 (602) 의 일단은 PMOS 트랜지스터 (106) 의 드레인 단자와 출력 단자 (401) 에 접속되고, 다른 일단은 접지 단자 (502) 에 접속된다.
다음으로, 제 2 실시형태의 기준 전압 회로의 동작에 대해 설명한다. 출력 단자 (401) 의 전압을 기준 전압 Vref 로 한다. PMOS 트랜지스터 (101, 102) 에 흐르는 전류는, K 값이 동등하면, 제 1 실시형태의 (3) 식에서 서술한 Vtnl, Vtnh, K201, K301 의 값에 의해 결정되는 전류 IA 이다.
PMOS 트랜지스터 (103, 104) 에 흐르는 전류는, PMOS 트랜지스터 (103, 104) 가 PMOS 트랜지스터 (101) 와 커런트 미러 회로를 구성하고 있기 때문에, 각각 K 값이 동일하면 전류 IA 가 흐른다.
NMOS 트랜지스터 (303) 는, NMOS 트랜지스터 (202) 의 게이트 소스간 전압이 전류 IA 를 흐르게 하는 데에 필요한 전압이 되도록 NMOS 트랜지스터 (202) 의 게이트 단자 전압을 제어한다. PMOS 트랜지스터 (104), NMOS 트랜지스터 (203), NMOS 트랜지스터 (204) 는, NMOS 트랜지스터 (302) 의 게이트 소스간 전압이 전류 IA 를 흐르게 하는 데에 필요한 전압이 되도록 NMOS 트랜지스터 (302) 의 게이트 단자 전압을 제어한다.
NMOS 트랜지스터 (202, 302) 가 전류 IA 를 흐르게 하는 데에 필요한 게이트 소스간 전압을 각각 전압 VGS202A, 전압 VGS302A 로 하면, 저항 (601) 의 양단에는 VGS202A － VGS302A 의 전압 Vref2 가 나타난다. 이 전압 Vref2 는 IA, Vtnl, Vtnh, K202, K302 의 값에 의해 결정된다. 전류 IA 는 Vtnl, Vtnh, K201, K301 의 값에 의해 결정되기 때문에, 전압 Vref2 는 즉, Vtnl, Vtnh, K201, K202, K301, K302 의 값에 의해 결정된다. 이렇게 하여 저항의 프로세스 변동에 의한 편차가 없는 기준 전압을 얻을 수 있다. 또, 전압 Vref2 의 온도 특성은 K202, K302 의 값을 조정함으로써 IA, VGS202A, VGS302A 의 온도 특성에 대하여 플랫해지도록 보정할 수 있다.
각 트랜지스터가 포화 영역에서 동작하였을 때, 전압 Vref2 의 값은 하기 식으로 나타낸다.
Figure 112012077258680-pat00006
단, K201 ＞ K301 이다.
(6) 식으로부터, 전압 Vref2 의 값은 Vtnh, Vtnl, K201, K202, K301, K302 에 의해 결정되는 기준 전압임을 알 수 있다. 또, 온도 특성을 보정하려면, K201, K202, K301, K302 의 값만을 조정하면 된다.
NMOS 트랜지스터 (203, 204) 는 커런트 미러 회로를 구성하고, PMOS 트랜지스터 (105, 106) 는 게이트 단자 소스 단자간 전위가 동일하기 때문에, 각 트랜지스터에는 동일한 전류가 흐른다. 이 때문에, 저항 (601, 602) 에도 동일한 전류가 흐르고, 출력 단자 (401) 의 기준 전압 Vref 는, Vref ＝ VSS ＋ Vref2 × (R602/R601) 이 되어, 전압 Vref2 를 저항비 R602/R601 배한 임의의 기준 전압값을 출력할 수 있다. 일반적으로, 동일 칩 내의 저항비의 어긋남은 무시할 수 있을 만큼 작게 할 수 있기 때문에, 저항에 의한 프로세스 변동의 영향이 없는 임의의 기준 전압을 얻을 수 있다.
P 형 기판의 경우, 제 1 실시형태에서는, NMOS 트랜지스터 (302) 에 백 게이트 바이어스가 가해지기 때문에, 기준 전압값을 결정하는 요인에 NMOS 트랜지스터 (302) 의 백 게이트 바이어스 효과가 포함되어, 프로세스의 변동에 의한 편차 요인이 증가한다. 그러나, 제 2 실시형태에서는, P 형 기판을 사용한 경우에도 기준 전압값을 결정하는 트랜지스터에 백 게이트 바이어스가 가해지지 않기 때문에, 기준 전압값이 Vtnl, Vtnh, K201, K202, K301, K302 의 값만에 의해 결정된다. 그 때문에, 본 발명의 제 2 실시형태의 구성을 취하면, P 형 기판을 사용한 경우에도 기준 전압의 프로세스 변동에 의한 편차 요인이 적고, 또 기준 전압값이나 그 온도 특성의 보정값을 작게 할 수 있다.
여기서, NMOS 트랜지스터 (201 ∼ 204) 는 동일한 임계값 전압 Vtnh 를 갖는 트랜지스터를 사용하고 있는데, NMOS 트랜지스터 (203, 204) 로 1 쌍의 커런트 미러 회로를 구성할 수 있으면, NMOS 트랜지스터 (201, 202) 와 임계값이 상이해도 된다. 또, NMOS 트랜지스터 (301 ∼ 303) 는 동일한 임계값 전압 Vtnl 을 갖는 트랜지스터를 사용하고 있는데, NMOS 트랜지스터 (303) 는 동작 전원 전압에 대하여 적절한 다른 것과 상이한 임계값 전압을 갖는 트랜지스터를 사용해도 된다.
또한, 커런트 미러 회로의 K 값이 동등한 것으로 하고, 각 트랜지스터의 K 값을 조정함으로써 기준 전압을 보정하는 방식을 예로 들었지만, 커런트 미러 회로의 미러쌍의 K 값을 변경하여 각 트랜지스터의 드레인 단자 전류비를 조절함으로써 기준 전압값을 보정할 수도 있다.
이상에 의해, 저항의 프로세스 변동에 의한 편차가 없고, 온도 특성을 보정하려면, K201, K202, K301, K302 의 값만을 조정함으로써 용이하게 보정할 수 있는 기준 전압을 얻을 수 있다.
실시예 3
도 4 는 제 3 실시형태의 기준 전압 회로를 나타내는 회로도이다.
제 3 실시형태의 기준 전압 회로는, PMOS 트랜지스터 (101, 701, 702) 와, NMOS 트랜지스터 (201, 202) 와, 출력 단자 (401) 와, 전원 단자 (501) 와, 접지 단자 (502) 를 구비한다. PMOS 트랜지스터 (701, 702) 의 임계값 전압 (이후 Vtpl 로 한다) 의 절대값｜Vtpl｜은, PMOS 트랜지스터 (101) 의 임계값 전압 (이후 Vtph 로 한다) 의 절대값｜Vtph｜보다 낮다. PMOS 트랜지스터 (101, 701, 702) 의 K 값은 각각 K101, K701, K702 로 한다. NMOS 트랜지스터 (201, 202) 는 커런트 미러 회로를 구성한다.
다음으로, 제 3 실시형태의 기준 전압 회로의 접속에 대해 설명한다. NMOS 트랜지스터 (201, 202) 의 소스 단자는 접지 단자 (502) 에 접속된다. NMOS 트랜지스터 (202) 의 게이트 단자는, NMOS 트랜지스터 (201) 의 게이트 단자 및 드레인 단자와 PMOS 트랜지스터 (701) 의 드레인 단자에 접속된다. PMOS 트랜지스터 (101, 701) 의 게이트 단자는, PMOS 트랜지스터 (702) 의 드레인 단자 및 게이트 단자와 NMOS 트랜지스터 (202) 의 드레인 단자에 접속되고, 소스 단자는 전원 단자 (501) 에 접속된다. 출력 단자 (401) 는, PMOS 트랜지스터 (101) 의 드레인 단자와 PMOS 트랜지스터 (702) 의 소스 단자에 접속된다.
다음으로, 제 3 실시형태의 기준 전압 회로의 동작에 대해 설명한다. 제 3 실시형태의 기준 전압 회로는, 전원 단자 전압 (VDD) 을 기준으로 한 기준 전압을 만드는 회로이다. 회로 동작은, 제 1 실시형태의 PMOS 트랜지스터와 NMOS 트랜지스터의 역할을 역전시킨 것이 된다. NMOS 트랜지스터 (201, 202) 에 흐르는 전류 (이후 IB 로 한다) 는, PMOS 트랜지스터 (101, 701) 의 VGS-ID 커브의 교점에서, 0 A 에서 안정되지 않도록 기동 회로를 형성하면, Vtph, Vtpl, K101, K701 에 의해 결정되는 일정 전류가 된다. PMOS 트랜지스터 (101, 702) 가 전류 IB 를 흐르게 하는 데에 필요한 게이트 소스간 전압을 각각 VGS101B, VGS702B 로 하면, 출력 단자 (401) 에 나타나는 기준 전압 Vref 는, Vref ＝ VDD ― (｜VGS101B｜－｜VGS702B｜) 가 되고, 그 값은 IB, Vtph, Vtpl, K101, K702 에 의해 결정된다. 여기서 전류 IB 는, Vtph, Vtpl, K101, K701 에 의해 결정되기 때문에, 기준 전압값 Vref4 는 Vtph, Vtpl, K101, K701, K702 만에 의해 결정된다. 이렇게 하여, 저항의 프로세스 변동에 의한 편차가 없는 기준 전압을 얻을 수 있다.
또, K101, K702 의 값을 설정함으로써, IB, VGS101B, VGS702B 의 온도 특성에 대하여, 기준 전압값 Vref 의 온도 특성이 플랫해지도록 보정할 수 있다.
모든 트랜지스터가 포화 영역에서 동작하는 경우, 정전류 IB, 기준 전압 Vref 는 하기 식으로 나타낸다.
Figure 112012077258680-pat00007
단, K101 ＞ K701 이다.
Figure 112012077258680-pat00008
단, K101 ＞ K701 이다.
(8) 식으로부터, 기준 전압 Vref 의 값은 Vtph, Vtpl, K101, K701, K702 에 의해 결정되는 기준 전압임을 알 수 있다. 또, 온도 특성을 보정하려면, K101, K701, K702 의 값만을 조정하면 된다.
또한, 커런트 미러 회로의 K 값이 동등한 것으로 하고, 각 트랜지스터의 K 값을 조정함으로써 기준 전압을 보정하는 방식을 예로 들었지만, 커런트 미러 회로의 미러쌍의 K 값을 변경하여 각 트랜지스터의 드레인 단자 전류비를 조절함으로써 기준 전압값을 보정할 수도 있다.
이상에 의해, 저항의 프로세스 변동에 의한 편차가 없고, 온도 특성을 보정하려면, K101, K701, K702 의 값만을 조정함으로서 용이하게 보정할 수 있는 기준 전압을 얻을 수 있다.
실시예 4
도 5 는 제 4 실시형태의 기준 전압 회로를 나타내는 회로도이다.
제 4 실시형태의 기준 전압 회로는, PMOS 트랜지스터 (101 ∼ 104, 701 ∼ 703) 와, NMOS 트랜지스터 (201 ∼ 206) 와, 출력 단자 (401), 전원 단자 (501) 와, 접지 단자 (502) 와, 저항 (601, 602) 을 구비한다. PMOS 트랜지스터 (701, 702) 의 임계값 전압의 절대값｜Vtpl｜은, PMOS 트랜지스터 (101, 102) 의 임계값 전압의 절대값｜Vtph｜보다 낮다. PMOS 트랜지스터 (101, 102, 701, 702) 의 K 값은 각각 K101, K102, K701, K702 로 한다. 저항 (601, 602) 의 저항값은 각각 R601, R602 로 한다. PMOS 트랜지스터 (103, 104) 는 커런트 미러 회로를 구성하고, NMOS 트랜지스터 (201) 와 NMOS 트랜지스터 (202, 203, 204) 는 커런트 미러 회로를 구성한다.
다음으로, 제 4 실시형태의 기준 전압 회로의 접속에 대해 설명한다. NMOS 트랜지스터 (201 ∼ 206) 의 소스 단자는 접지 단자 (502) 에 접속된다. NMOS 트랜지스터 (202 ∼ 204) 의 게이트 단자는, NMOS 트랜지스터 (201) 의 게이트 단자 및 드레인 단자와 PMOS 트랜지스터 (701) 의 드레인 단자에 접속된다. PMOS 트랜지스터 (101, 701) 의 게이트 단자는, PMOS 트랜지스터 (101) 의 드레인 단자와 NMOS 트랜지스터 (202) 의 드레인 단자에 접속되고, 소스 단자는 전원 단자 (501) 에 접속된다. 저항 (601) 의 일단은, PMOS 트랜지스터 (102) 의 게이트 단자와 PMOS 트랜지스터 (703) 의 소스 단자에 접속되고, 다른 일단은 PMOS 트랜지스터 (104) 의 드레인 단자와 PMOS 트랜지스터 (702) 의 게이트 단자에 접속된다. PMOS 트랜지스터 (102) 의 드레인 단자는, NMOS 트랜지스터 (203) 의 드레인 단자와 PMOS 트랜지스터 (703) 의 게이트 단자에 접속되고, 소스 단자는 전원 단자 (501) 에 접속된다. PMOS 트랜지스터 (703) 의 드레인 단자는 접지 단자 (502) 에 접속된다. PMOS 트랜지스터 (702) 의 드레인 단자는, NMOS 트랜지스터 (204) 의 드레인 단자와 NMOS 트랜지스터 (205, 206) 의 게이트 단자에 접속되고, 소스 단자는 전원 단자 (501) 에 접속된다. PMOS 트랜지스터 (103, 104) 의 게이트 단자는, PMOS 트랜지스터 (103) 의 드레인 단자와 NMOS 트랜지스터 (205) 의 드레인 단자에 접속되고, 소스 단자는 전원 단자 (501) 에 접속된다. 저항 (602) 의 일단은 NMOS 트랜지스터 (206) 의 드레인 단자와 출력 단자 (401) 에 접속되고, 다른 일단은 전원 단자 (501) 에 접속된다.
다음으로, 제 4 실시형태의 기준 전압 회로의 동작에 대해 설명한다. 제 4 실시형태의 기준 전압 회로는, 제 2 실시형태의 PMOS 트랜지스터와 NMOS 트랜지스터의 역할을 역전시킨 것이 된다. NMOS 트랜지스터 (201 ∼ 204) 에 흐르는 전류는, 제 3 실시형태에서 전술한 Vtph, Vtpl, K101, K701 에 의해 결정되는 일정 전류 (IB) 이다. PMOS 트랜지스터 (102, 702) 에 전류 IB 를 흐르게 하는 데에 필요한 전압 VGS 를 각각 VGS102B, VGS702B 로 하면, 저항 (601) 의 양단에 나타나는 전압 Vref5 는, Vref5 ＝ ｜VGS102B｜－｜VGS702B｜가 되고, 그 값은 IB, Vtpl, Vtph, K102, K702 에 의해 결정된다. 전류 IB 는 Vtph, Vtpl, K101, K701 에 의해 결정되기 때문에, 전압 Vref5 를 취출함으로써, Vtph, Vtpl, K101, K102, K701, K702 의 값에 의해 결정되는 저항에 의한 프로세스 변동에 의한 편차가 없는 기준 전압을 얻을 수 있다. 또, K102, K702 의 값을 조정함으로써 IB, VGS102B, VGS702B 의 온도 특성에 대하여 전압 Vref5 의 온도 특성이 플랫해지도록 보정할 수 있다.
모든 트랜지스터가 포화 영역에서 동작하는 경우, 전압 Vref5 는 하기 식으로 나타낸다.
Figure 112012077258680-pat00009
단, K101 ＞ K701 이다.
(9) 식으로부터, 전압 Vref5 의 값은 Vtph, Vtpl, K101, K102, K701, K702 에 의해 결정되는 기준 전압임을 알 수 있다. 또, 온도 특성을 보정하려면, K101, K102, K701, K702 의 값만을 조정하면 된다.
PMOS 트랜지스터 (104) 와 NMOS 트랜지스터 (206) 에는 동일한 전류가 흐르기 때문에, 출력 단자 (401) 의 기준 전압 Vref 는, Vref ＝ VDD ― Vref5 × (R602/R601) 이 되어, 전압 Vref5 를 R602/R601 배한 전원 단자 전압 기준의 임의의 기준 전압값을 출력할 수 있다. 일반적으로, 동일 칩 내의 저항비의 어긋남은 무시할 수 있을 만큼 작게 할 수 있기 때문에, 저항에 의한 프로세스 변동의 영향이 없는 임의의 기준 전압을 얻을 수 있다.
제 4 실시형태의 기준 전압 회로는, 전원 단자 전압 (VDD) 을 기준으로 한 기준 전압을 만드는 회로로, N 형 기판을 사용하는 경우, 기준 전압값이 백 게이트 바이어스 효과의 영향을 받지 않는 회로이다. 제 3 실시형태의 회로에서는, 도 4 의 PMOS 트랜지스터 (702) 에 백 게이트 바이어스가 가해지기 때문에, 기준 전압값을 결정하는 요인에 PMOS 트랜지스터 (702) 의 백 게이트 바이어스 효과가 포함되어, 프로세스의 변동에 의한 편차 요인이 증가한다. 그러나, 제 4 실시형태에서는, N 형 기판을 사용한 경우에도 기준 전압값을 결정하는 트랜지스터에 백 게이트 바이어스가 가해지지 않기 때문에, 기준 전압값이 Vtpl, Vtph, K101, K102, K701, K702 의 값만에 의해 결정된다. 그 때문에, 본 발명의 제 4 실시형태의 구성을 취하면, N 형 기판을 사용한 경우에도 프로세스 변동에 의한 편차 요인이 적고, 또 기준 전압값이나 그 온도 특성의 보정값을 작게 할 수 있다.
여기서, PMOS 트랜지스터 (101 ∼ 104) 는 동일한 임계값 전압 Vtph 를 갖는 트랜지스터를 사용하고 있는데, PMOS 트랜지스터 (103, 104) 로 커런트 미러 회로를 구성하면, PMOS 트랜지스터 (101, 102) 와 임계값이 상이해도 된다. 또, PMOS 트랜지스터 (701 ∼ 703) 는 동일한 임계값 전압 Vtpl 을 갖는 트랜지스터를 사용하고 있는데, PMOS 트랜지스터 (703) 는, 동작 전원 전압에 따라 적절한 다른 것과 상이한 임계값 전압을 갖는 트랜지스터를 사용해도 된다.
또한, 커런트 미러 회로의 K 값이 동등한 것으로 하고, 각 트랜지스터의 K 값을 조정함으로써 기준 전압을 보정하는 방식을 예로 들었지만, 커런트 미러 회로의 미러쌍의 K 값을 변경하여 각 트랜지스터의 드레인 단자 전류비를 조절함으로써 기준 전압값을 보정할 수도 있다.
이상에 의해, 저항의 프로세스 변동에 의한 편차가 없고, 온도 특성을 보정하려면, K101, K102, K701, K702 의 값만을 조정함으로써 용이하게 보정할 수 있는 기준 전압을 얻을 수 있다.
이상 설명한 바와 같이, 본 발명의 기준 전압 회로는, 제 1 MOS 트랜지스터와, 게이트 단자가 제 1 MOS 트랜지스터의 게이트 단자에 접속되고, 제 1 MOS 트랜지스터의 임계값의 절대값과 K 값보다 높은 임계값의 절대값과 K 값을 갖는 제 2 MOS 트랜지스터와, 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터의 임계값의 절대값의 차이에 기초한 전류를 흐르게 하는 커런트 미러 회로와, 커런트 미러 회로의 전류를 흐르게 하는 제 3 MOS 트랜지스터와, 제 3 MOS 트랜지스터의 임계값의 절대값과 K 값보다 높은 임계값의 절대값과 K 값을 갖고, 커런트 미러 회로의 전류를 흐르게 하는 제 4 MOS 트랜지스터를 구비하고, 제 3 MOS 트랜지스터와 제 4 MOS 트랜지스터의 임계값의 절대값과 K 값의 차이에 기초한 정전압을 기준 전압으로서 출력하도록 구성되면 된다.
따라서, 실시예에서 나타낸 기준 전압 회로의 정전압을 발생시키는 회로나 그 정전압을 기준 전압으로서 출력하는 회로는 일례로, 이들 회로에 한정되는 것은 아니다.
101 ∼ 106 : PMOS 트랜지스터
201 ∼ 206 : NMOS 트랜지스터
301 ∼ 303 : 임계값이 낮은 NMOS 트랜지스터
401 : 출력 단자
701 ∼ 703 : 임계값의 절대값이 낮은 PMOS 트랜지스터

Claims (3)

  1. 소스 단자가 제 1 전원 단자에 접속된 제 1 MOS 트랜지스터와,
    소스 단자가 제 1 전원 단자에 접속되고, 게이트 단자가 상기 제 1 MOS 트랜지스터의 게이트 단자에 접속된, 상기 제 1 MOS 트랜지스터의 임계값의 절대값보다 높은 임계값의 절대값을 갖는 제 2 MOS 트랜지스터와,
    상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터의 임계값의 절대값의 차이에 기초한 전류를 흐르게 하는 커런트 미러 회로와,
    상기 제 2 MOS 트랜지스터의 임계값의 절대값보다 낮은 임계값의 절대값을 가지고, 상기 커런트 미러 회로의 전류를 흐르게 하는 제 3 MOS 트랜지스터를 구비하고,
    상기 커런트 미러 회로는,
    드레인 단자 및 게이트 단자가 상기 제 1 MOS 트랜지스터의 드레인 단자에 접속된 제 4 MOS 트랜지스터와,
    게이트 단자가 상기 제 4 MOS 트랜지스터의 게이트 단자에 접속되고, 드레인 단자가 상기 제 3 MOS 트랜지스터의 게이트 단자와 드레인 단자에 접속된 제 5 MOS 트랜지스터를 구비하고,
    상기 제 3 MOS 트랜지스터를, 게이트 단자를 상기 제 2 MOS 트랜지스터의 게이트 단자에 접속되고, 소스 단자가 상기 제 2 MOS 트랜지스터의 드레인 단자에 접속되는 구성으로 하고, 상기 제 3 MOS 트랜지스터의 소스 단자와 상기 제 2 MOS 트랜지스터의 드레인 단자의 접속점으로부터, 상기 제 3 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터의 임계값의 절대값에 기초한 정전압을 기준 전압으로서 출력하는 것을 특징으로 하는 기준 전압 회로.
  2. 소스 단자가 제 1 전원 단자에 접속된 제 1 MOS 트랜지스터와,
    소스 단자가 제 1 전원 단자에 접속되고, 게이트 단자가 상기 제 1 MOS 트랜지스터의 게이트 단자에 접속된, 상기 제 1 MOS 트랜지스터의 임계값의 절대값보다 높은 임계값의 절대값을 갖는 제 2 MOS 트랜지스터와,
    상기 제 1 MOS 트랜지스터와 상기 제 2 MOS 트랜지스터의 임계값의 절대값의 차이에 기초한 전류를 흐르게 하는 커런트 미러 회로와,
    상기 커런트 미러 회로의 전류를 흐르게 하는 제 3 MOS 트랜지스터와,
    상기 제 3 MOS 트랜지스터의 임계값의 절대값보다 높은 임계값의 절대값을 가지고, 상기 커런트 미러 회로의 전류를 흐르게 하는 제 4 MOS 트랜지스터를 구비하고,
    상기 커런트 미러 회로는,
    드레인 단자 및 게이트 단자가 상기 제 1 MOS 트랜지스터의 드레인 단자에 접속된 제 5 MOS 트랜지스터와,
    게이트 단자가 상기 제 5 MOS 트랜지스터의 게이트 단자에 접속되고, 드레인 단자가 상기 제 2 MOS 트랜지스터의 게이트 단자와 드레인 단자에 접속된 제 6 MOS 트랜지스터와,
    게이트 단자가 상기 제 5 MOS 트랜지스터의 게이트 단자에 접속되고, 드레인 단자가 상기 제 3 MOS 트랜지스터의 드레인 단자에 접속된 제 7 MOS 트랜지스터와,
    게이트 단자가 상기 제 5 MOS 트랜지스터의 게이트 단자에 접속되고, 드레인 단자가 상기 제 4 MOS 트랜지스터의 드레인 단자에 접속된 제 8 MOS 트랜지스터와,
    일방의 단자가 상기 제 3 MOS 트랜지스터의 게이트 단자에 접속되고, 타방의 단자가 상기 제 4 MOS 트랜지스터의 게이트 단자에 접속된 저항을 구비하고,
    상기 저항의 양단의 전압에 기초한 정전압을 기준 전압으로서 출력하는 것을 특징으로 하는 기준 전압 회로.
  3. 삭제
KR1020120105729A 2011-09-27 2012-09-24 기준 전압 회로 KR101952961B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-211220 2011-09-27
JP2011211220A JP5782346B2 (ja) 2011-09-27 2011-09-27 基準電圧回路

Publications (2)

Publication Number Publication Date
KR20130033969A KR20130033969A (ko) 2013-04-04
KR101952961B1 true KR101952961B1 (ko) 2019-02-27

Family

ID=47910584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105729A KR101952961B1 (ko) 2011-09-27 2012-09-24 기준 전압 회로

Country Status (5)

Country Link
US (1) US8791686B2 (ko)
JP (1) JP5782346B2 (ko)
KR (1) KR101952961B1 (ko)
CN (1) CN103019296B (ko)
TW (1) TWI541627B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782346B2 (ja) * 2011-09-27 2015-09-24 セイコーインスツル株式会社 基準電圧回路
CN103513689B (zh) * 2013-10-14 2015-08-19 中山大学 一种低功耗基准源电路
JP2017215638A (ja) * 2016-05-30 2017-12-07 ラピスセミコンダクタ株式会社 定電流回路及び半導体装置
CN108681358A (zh) * 2018-05-17 2018-10-19 上海华虹宏力半导体制造有限公司 基准电流产生电路中的内部电源产生电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140261A (ja) 2007-12-06 2009-06-25 Oki Semiconductor Co Ltd 半導体集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646518A (en) * 1994-11-18 1997-07-08 Lucent Technologies Inc. PTAT current source
FR2732129B1 (fr) * 1995-03-22 1997-06-20 Suisse Electronique Microtech Generateur de courant de reference en technologie cmos
JP2000124744A (ja) * 1998-10-12 2000-04-28 Texas Instr Japan Ltd 定電圧発生回路
JP3638530B2 (ja) * 2001-02-13 2005-04-13 Ｎｅｃエレクトロニクス株式会社 基準電流回路及び基準電圧回路
US6667608B2 (en) * 2002-04-22 2003-12-23 King Billion Electronics Co., Ltd. Low voltage generating circuit
GB0211564D0 (en) * 2002-05-21 2002-06-26 Tournaz Technology Ltd Reference circuit
US6737908B2 (en) * 2002-09-03 2004-05-18 Micrel, Inc. Bootstrap reference circuit including a shunt bandgap regulator with external start-up current source
JP2004274207A (ja) * 2003-03-06 2004-09-30 Renesas Technology Corp バイアス電圧発生回路および差動増幅器
US6954058B2 (en) * 2003-03-18 2005-10-11 Denso Corporation Constant current supply device
KR100707306B1 (ko) * 2005-03-03 2007-04-12 삼성전자주식회사 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
JP2007148530A (ja) 2005-11-24 2007-06-14 Renesas Technology Corp 基準電圧発生回路およびそれを内蔵した半導体集積回路
JP4878243B2 (ja) * 2006-08-28 2012-02-15 ルネサスエレクトロニクス株式会社 定電流回路
JP5242367B2 (ja) * 2008-12-24 2013-07-24 セイコーインスツル株式会社 基準電圧回路
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
JP5782346B2 (ja) * 2011-09-27 2015-09-24 セイコーインスツル株式会社 基準電圧回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140261A (ja) 2007-12-06 2009-06-25 Oki Semiconductor Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
KR20130033969A (ko) 2013-04-04
JP2013073375A (ja) 2013-04-22
US8791686B2 (en) 2014-07-29
TWI541627B (zh) 2016-07-11
CN103019296B (zh) 2015-09-23
JP5782346B2 (ja) 2015-09-24
CN103019296A (zh) 2013-04-03
US20130076331A1 (en) 2013-03-28
TW201333660A (zh) 2013-08-16

Similar Documents

Publication Publication Date Title
US8013588B2 (en) Reference voltage circuit
US7609106B2 (en) Constant current circuit
US8476967B2 (en) Constant current circuit and reference voltage circuit
KR101952961B1 (ko) 기준 전압 회로
KR102498571B1 (ko) 기준 전압 생성회로 및 그의 구동 방법
US10503197B2 (en) Current generation circuit
KR101797769B1 (ko) 정전류 회로
US9874894B2 (en) Temperature stable reference current
US9740232B2 (en) Current mirror with tunable mirror ratio
JP2006338434A (ja) 基準電圧発生回路
JP5074139B2 (ja) 基準電圧発生回路
JP5884234B2 (ja) 基準電圧回路
TWI703787B (zh) 過熱檢測電路、過熱保護電路以及半導體裝置
JP2005044051A (ja) 基準電圧発生回路
US8203383B2 (en) Reducing the effect of bulk leakage currents
KR102011651B1 (ko) 기준 전압 회로
US9455676B2 (en) Semiconductor circuit and amplifier circuit
US8922279B2 (en) Voltage controlled variable gain amplifier circuit
KR100863529B1 (ko) 연산 증폭기 회로
JP4419573B2 (ja) 定電流回路
JP5669634B2 (ja) 定電流回路
JP2007121244A (ja) 温度検出回路
JP2007133637A (ja) 基準電圧発生回路
JP2009031987A (ja) バイアス発生回路及び半導体装置
JP2012212311A (ja) 定電流回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant