CN101331437A - 基准电压产生电路及使用其的供电设备 - Google Patents

Abstract

公开一种用于产生基准电压的基准电压产生电路，包括串联或并联连接的多个金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET中的至少一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极，而且所述基准电压产生电路被配置为输出一对MOSFET的阈值电压之间的差作为所述基准电压。

Description

基准电压产生电路及使用其的供电设备

技术领域

本发明一般涉及单独地、或者作为其它半导体器件的一部分使用的MOS型、CMOS型、或运算放大器型的基准电压产生电路、以及包含所述基准电压产生电路的诸如供电设备的设备。

背景技术

已知的传统基准电压产生电路使用其中栅极与源极相连的耗尽型金属氧化物半导体场效应晶体管(MOSFET)作为恒流源(例如，参见专利文献1)。如图11A中所示，在这样的基准电压产生电路中，将耗尽型MOSFET Q21的栅极与源极相连使得其担当恒流源。将其中源极与漏极相连的增强型MOSFET Q22与耗尽型MOSFET Q21串联连接，使得其利用从耗尽型MOSFET Q21提供的恒定电流工作，并将增强型MOSFET Q22处呈现的电压输出作为基准电压Vref。耗尽型MOSFET Q21和增强型MOSFET Q22均为N-沟道MOSFET。基准电压Vref等于耗尽型MOSFET Q21的阈值电压Vt_d与增强型MOSFET Q22的阈值电压Vt_e之间的差。

图11B是示出耗尽型MOSFET Q21和增强型MOSFET Q22的Vgs与(Ids)^1/2之间的关系的曲线图(Vgs表示栅极与源极之间的电压，而Ids表示漏极电流)。图11B中，假定漏极电压在饱和区域内而且耗尽型MOSFET Q21和增强型MOSFET Q22的电导因子(K)相同。

由于耗尽型MOSFET Q21的Vgs被固定在0V，耗尽型MOSFET Q21传导恒定电流Iconst。因而，Vref是当Ids等于Iconst(Ids＝Iconst)时增强型MOSFET Q22的Vgs，而且可以由公式Vref＝Vt_e-Vt_d得到。

于是，得到作为增强型MOSFET Q22的阈值电压Vt_e与耗尽型MOSFET Q21的阈值电压Vt_d之间的差的Vref。由于耗尽型MOSFET Q21的阈值电压Vt_d为负值，也可以将上述公式表达为Vref＝|Vt_e|+|Vt_d|。

图12A示出另一个示例基准电压产生电路。所述示范性基准电压产生电路为3-晶体管基准电压产生电路，包含耗尽型MOSFET Q23以及具有不同阈值电压的两个增强型MOSFET Q24和Q25。耗尽型MOSFET Q23是其中与图11A中所示的耗尽型MOSFET Q21的情况一样的将栅极与源极相连的恒流源。增强型MOSFET Q24的阈值电压Vt_el比增强型MOSFET Q25的阈值电压Vt_eh低。将阈值电压Vt_el与阈值电压Vt_eh之间的差输出作为基准电压Vref。

图12B是示出耗尽型MOSFET Q23以及增强型MOSFET Q24和Q25的Vgs与(Ids)^1/2之间的关系的曲线图。图12B中，假定漏极电压在饱和区域内而且耗尽型MOSFET Q23以及增强型MOSFET Q24和Q25的电导因子(K)相同。由于耗尽型MOSFET Q23的Vgs被固定在0V，如图12B中所示耗尽型MOSFET Q23传导恒定电流Iconst。Vo24是当Ids＝Iconst时增强型MOSFET Q24的Vgs，而Vo25是当Ids＝Iconst时增强型MOSFET Q25的Vgs。Vref是Vo25与Vo24之间的差：Vref＝Vo25-Vo24。换句话说，Vref可以由公式Vref＝Vt_eh-Vt_el来表达。

作为另一个示例，有一种包含多个均具有浮置栅极和控制栅极的MOSFET的基准电压产生电路(例如，参见专利文献2)。专利文献2中公开的基准电压产生电路中，串联连接两个N-沟道MOSFET。通过向浮置栅极中注入空穴将两个N-沟道MOSFET中的一个配置为耗尽型MOSFET。通过向浮置栅极中注入电子将两个N-沟道MOSFET中的另一个配置为增强型MOSFET。于是，将两个N-沟道MOSFET配置为具有不同的阈值电压。

另外，有一种包含多个其中之一具有浮置栅极和控制栅极的MOSFET的运算放大器型基准电压产生电路(例如，参见专利文献3)。专利文献3中公开的基准电压产生电路被实现为包含由一对MOSFET组成的差分输入级的运算放大器，其中将运算放大器的输出端子连接到负输入端子。该对MOSFET之一包含浮置栅极和控制栅极。通过向该对MOSFET之一的浮置栅极注入电荷使得该对MOSFET的阈值电压不相同。于是，公开的基准电压产生电路被配置为输出该对MOSFET的阈值电压之间的差作为偏置电压。

[专利文献1]日本专利公布No.4-65546

[专利文献2]日本专利申请公布No.2002-368107

[专利文献3]日本专利申请公布No.5-119859

包含多个其中每个或一个具有浮置栅极和控制栅极的MOSFET的传统基准电压产生电路的缺点在于，MOSFET的阈值电压根据浮置栅极中的电荷的减少(放电)或增加而随着时间改变。进而这导致来自传统基准电压产生电路的输出电压改变。

同样，对于其中通过沟道掺杂水平来确定MOSFET的阈值电压的传统方法，MOSFET的沟道的杂质构型(以下称为沟道构型)变得不同。结果，MOSFET的阈值电压和迁移率的温度特性也变得稍微不同。因而，这样的传统方法在改善输出的基准电压的温度特性方面存在不足。

发明内容

本发明提供基准电压产生电路以及包含所述基准电压产生电路的供电设备，其基本避免了由现有技术的不足和缺点导致的一个和多个问题。

本发明的实施例提供基准电压产生电路，并使得能够减少所述基准电压产生电路的MOSFET的阈值电压随时间的改变，从而减少从所述基准电压产生电路输出的基准电压随时间的改变。

根据本发明的实施例，一种用于产生基准电压的基准电压产生电路，包括：串联或并联连接的多个MOSFET；其中所述MOSFET中的至少一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极；而且所述基准电压产生电路被配置为输出一对MOSFET的阈值电压之间的差作为所述基准电压。

附图说明

图1是示出多个均包含浮置栅极的MOSFET的示范性保持特性的曲线图；

图2A是说明根据本发明的实施例的第一示范性基准电压产生电路的电路图；

图2B是示出第一示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图；

图3A至3E是示出从根据本发明的实施例的示范性基准电压产生电路以及传统基准电压产生电路输出的基准电压Vref的温度相关性的曲线图；

图4A是说明根据本发明的另一个实施例的第二示范性基准电压产生电路的电路图；

图4B是示出第二示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图；

图5A是说明根据本发明的另一个实施例的第三示范性基准电压产生电路的电路图；

图5B是示出第三示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图；

图6A是说明根据本发明的另一个实施例的第四示范性基准电压产生电路的电路图；

图6B是示出第四示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图；

图7是说明根据本发明的另一个实施例的第五示范性基准电压产生电路的电路图；

图8是说明第五示范性基准电压产生电路的简化电路图；

图9是说明根据本发明的实施例的示范性供电设备的电路图；

图10是说明根据本发明的实施例的另一个示范性供电设备的电路图；

图11A是说明传统基准电压产生电路的电路图；

图11B是示出示例的传统基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图；

图12A是说明另一个传统基准电压产生电路的电路图；

图12B是示出另一个传统基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图。

具体实施方式

下面参照附图描述本发明的优选实施例。

本申请的说明书以及权利要求书中，术语“空穴富集”或“空穴富集状态”表示其中将空穴注入浮置栅极的状态，而且与浮置栅极中不存在电荷(利用紫外线辐射将浮置栅极放电)的状态对照使用。另外，术语“电子富集”或“电子富集状态”表示其中将电子注入浮置栅极的状态，而且与浮置栅极中不存在电荷(利用紫外线辐射将浮置栅极放电)的状态对照使用。

本发明人发现MOSFET的保持特性(电荷保持特性)在浮置栅极为空穴富集时比在浮置栅极为电子富集时更好。

图1是示出多个均包含浮置栅极的MOSFET的保持特性的示范性测量结果的曲线图。纵轴表示阈值电压(以伏(V)为单位)，而横轴表示已逝时间(以小时(h)为单位)。测量中，使用N-沟道MOSFET。N-沟道MOSFET的初始阈值电压，即当浮置栅极中没有电荷时(在利用紫外线辐射将浮置栅极放电之后)的阈值电压，为0V。通过利用15KeV的磷(P)离子注入将浮置栅极掺杂来制备由◇表示的两个MOSFET。通过注入空穴(去除电子)使得MOSFET◇中的一个为空穴富集(阈值电压为大约-1.0V)，并通过注入电子使得另一个为电子富集(阈值电压为大约7.0V)。通过利用20KeV的磷(P)离子注入将浮置栅极掺杂来制备由□表示的两个MOSFET。使得MOSFET□中的一个为空穴富集(阈值电压为大约-1.0V)，并使得另一个为电子富集(阈值电压为大约7.0V)。在注入电荷之后，以250℃加热四个MOSFET。另外，除了不将它们加热之外，以与MOSFET◇类似的方式(利用15Kev的磷(P)离子注入将浮置栅极掺杂)制备由Ref表示并被用作可比示例的两个MOSFET。

如图1中所示，由于MOSFET Ref未被热处理，它们的阈值电压波动不大。具有空穴富集的浮置栅极的MOSFET(◇、□)的保持特性与MOSFETRef的基本相同，而且比具有电子富集的浮置栅极的MOSFET(◇、□)的更好。

在另一个实验中，将具有基本相同的结构的512个MOSFET排列为32行和16列的阵列。促使全部512个MOSFET的浮置栅极为空穴富集的。此时，将所述MOSFET的阈值电压设置为预定值。在加热所述MOSFET(以250℃，持续24小时)之后，测量所述MOSFET的阈值电压并得到测量得到的所述MOSFET的相邻对的阈值电压之间的差的标准偏差σ。所述MOSFET的平均初始阈值电压为-0.3V，而在注入空穴之后所述MOSFET的阈值电压为-2.0V。该实验被执行三次，而得到的标准偏差σ分别为1.0mV、1.6mV、以及2.2mV。

图2A是说明根据本发明的实施例的第一示范性基准电压产生电路的电路图。图2B是示出第一示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图(假定漏极电压处于饱和区域内)。

图2A和2B中的Q1和Q2表示N-沟道MOSFET，均具有浮置栅极和控制栅极。MOSFET Q1和Q2具有基本相同的结构和基本相同的沟道构型。这意味着，或者不对MOSFET Q1和Q2执行沟道掺杂(沟道掺杂水平为0)，或者MOSFET Q1和Q2的沟道掺杂水平基本相同。MOSFET Q1和Q2具有例如1.0V的增强型阈值电压作为初始阈值电压(在利用紫外线辐射将浮置栅极放电之后的阈值电压)。

通过向浮置栅极中注入空穴将MOSFET Q1配置为具有-0.3V的阈值电压的耗尽型MOSFET。将MOSFET Q1的栅极与源极相连。

通过向浮置栅极中注入空穴将MOSFET Q2配置为具有0.8V的阈值电压的增强型MOSFET。注入MOSFET Q2的浮置栅极中的空穴数量比注入MOSFET Q1的浮置栅极中的少。将MOSFET Q2的栅极与漏极相连。

将MOSFET Q1的漏极连接到电源(Vcc)，将MOSFET Q2的源极接地，并将MOSFET Q2的漏极连接到MOSFET Q1的源极。换句话说，将MOSFETQ1和Q2串联连接在电源电势与地电势之间。根据该配置，MOSFET Q2利用来自MOSFET Q1的恒定电流工作，并将出现在MOSFET Q2处的电压输出作为基准电压。

图2B示出MOSFET Q1和Q2的Vgs与(Ids)^1/2之间的关系。由于MOSFETQ1的Vgs被固定在0V，MOSFET Q1传导恒定电流Iconst。因而，基准电压Vref是Ids等于Iconst(Ids＝Iconst)时MOSFET Q2的Vgs。

如上所述，根据该实施例，MOSFET Q1和Q2的浮置栅极被做成空穴富集。该配置使得能够改善MOSFET Q1和Q2的保持特性(电荷保持特性)，从而减少MOSFET Q1和Q2的阈值电压随时间的改变。这进而使得能够减少输出的基准电压Vref随时间的改变。

另外，根据该实施例，MOSFET Q1和Q2中的每一个均包括浮置栅极和控制栅极。该配置使得能够通过向浮置栅极中注入空穴来确定MOSFETQ1和Q2的阈值电压，从而得到期望的基准电压Vref。换句话说，该实施例在晶片加工期间不需要像传统技术的情况下一样通过离子注入来确定MOSFET的阈值电压。

进一步，该实施例使得能够将MOSFET Q1和Q2的结构(包括沟道构型)做成基本相同。这进而减少了晶片处理差异以及MOSFET的温度特性的变动，从而使得能够提供可以输出稳定基准电压的基准电压产生电路。

虽然上述实施例中MOSFET Q1和Q2二者的浮置栅极均被做成空穴富集，但是也可以利用紫外线辐射将增强型MOSFET Q2的浮置栅极放电。

图3A至3E是示出从根据本发明的实施例的示范性基准电压产生电路以及传统基准电压产生电路输出的基准电压Vref的温度相关性的曲线图。图3A至3E中，纵轴表示输出基准电压(V)，横轴表示温度(℃)，“典型”表示典型波动，“快”表示上最大波动，而“慢”表示下最大波动。图3A示出示范性基准电压产生电路的输出基准电压Vref的温度相关性；图3B示出传统基准电压产生电路的输出基准电压Vref的温度相关性；图3C更详细地示出图3B中的“典型”；图3D更详细地示出图3B中的“慢”；而图3E更详细地示出图3B中的“快”。

图3A中所示的测量中使用的示范性基准电压产生电路的结构与图2中所示的基本相同。所述示范性基准电压产生电路中使用的两个N-沟道MOSFET的沟道长度为300μm，沟道宽度为20μm，而初始阈值电压为0.8V。通过向浮置栅极中注入空穴，将所述N-沟道MOSFET中的一个配置为具有-0.88V的阈值电压的耗尽型MOSFET，并将另一个配置为具有0.8V的阈值电压的增强型MOSFET。于是，将所述示范性基准电压产生电路配置为在25℃输出1.68V的基准电压Vref。

图3B中所示的测量中使用的传统基准电压产生电路的结构与图11A中所示的基本相同。所述传统基准电压产生电路中使用两个N-沟道MOSFET，一个耗尽型MOSFET以及一个增强型MOSFET。耗尽型MOSFET的沟道长度为200μm，沟道宽度为20μm，而阈值电压为-0.5V。增强型MOSFET的沟道长度为65.4μm，沟道宽度为20μm，而阈值电压为0.8V。于是，将所述传统基准电压产生电路配置为在25℃输出1.3V的基准电压Vref。

如图3A中所示，对于所述示范性基准电压产生电路，“典型”的温度相关性为0.28ppm(百万分率)/℃，“快”的温度相关性为0.35ppm/℃，“慢”的温度相关性为0.22ppm/℃。

如图3B至3D中所示，对于所述传统基准电压产生电路，“典型”的温度相关性为10ppm/℃，“快”的温度相关性为35ppm/℃，“慢”的温度相关性为45ppm/℃。

如结果所示，包含具有空穴富集浮置栅极的MOSFET的基准电压产生电路能够输出稳定的基准电压而不怎么受温度改变的影响。

上述实施例中，MOSFET Q1和Q2中的每一个均包含浮置栅极。然而，两个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况下，将两个MOSFET中的一个中的浮置栅极做成空穴富集。例如，两个MOSFET中的一个可以为具有通过借助注入空穴降低耗尽型初始阈值电压来达到的阈值电压的耗尽型N-沟道MOSFET。

图4A是说明根据本发明的另一个实施例的第二示范性基准电压产生电路的电路图。图4B是示出第二示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图(假定漏电压处于饱和区域内)。

MOSFET Q3、Q4、和Q5为N-沟道MOSFET，均具有浮置栅极和控制栅极。MOSFET Q3、Q4、和Q5具有基本相同的沟道构型。这意味着，或者不对MOSFET Q3、Q4和Q5执行沟道掺杂，或者MOSFET Q3、Q4和Q5的沟道掺杂水平基本相同。另外，MOSFET Q3、Q4和Q5的栅极绝缘膜的厚度、沟道长度、以及沟道宽度基本相同。换句话说，MOSFET Q3、Q4、和Q5具有基本相同的结构。

将MOSFET Q3的栅极和源极相连，并将其漏极连接到电源(Vcc)。将MOSFET Q4和Q5串联连接，并将MOSFET Q4和Q5的栅极连接到MOSFETQ4的漏极。将MOSFET Q4的漏极连接到MOSFET Q3的源极。将MOSFETQ5的源极接地。

MOSFET Q3、Q4、和Q5具有增强型阈值电压作为初始阈值电压。通过注入空穴将MOSFET Q3配置为耗尽型MOSFET。通过注入空穴将MOSFET Q4配置为具有比初始阈值电压低的阈值电压的增强型MOSFET。通过注入空穴将MOSFET Q5配置为具有比MOSFET Q4的更高的阈值电压的增强型MOSFET。注入MOSFET Q5中的空穴数量比注入MOSFET Q4中的少。

图4B示出MOSFET Q3、Q4和Q5的Vgs与(Ids)^1/2之间的关系(假定漏电压处于饱和区域内)。由于MOSFET Q3的Vgs被固定在0V，MOSFETQ3传导恒定电流Iconst。Vo4是当Ids＝Iconst时MOSFET Q4的Vgs，而Vo5是当Ids＝Iconst时MOSFET Q5的Vgs。可以得到基准电压Vref作为Vo5与Vo4之间的差(Vo5-Vo4)。

于是，与图2中所示的包含两个MOSFET的第一示范性基准电压产生电路的情况一样，上述实施例使得能够通过向浮置栅极中注入空穴来确定MOSFET Q3、Q4和Q5的阈值电压，从而使得能够得到期望的基准电压。

上述实施例中，MOSFET Q3、Q4和Q5中的每一个均包含浮置栅极。然而，三个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况下，将三个MOSFET中的一个中的浮置栅极做成空穴富集。例如，三个MOSFET中的一个可以为具有通过借助注入空穴降低耗尽型初始阈值电压来达到的阈值电压的耗尽型N-沟道MOSFET。

图5A是说明根据本发明的另一个实施例的第三示范性基准电压产生电路的电路图。图5B是示出第三示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图。MOSFET Q6和Q7为P-沟道MOSFET，均具有浮置栅极和控制栅极，而且具有基本相同的结构。另外，MOSFET Q6和Q7具有基本相同的沟道构型。这意味着，或者不对MOSFET Q6和Q7执行沟道掺杂，或者MOSFET Q6和Q7的沟道掺杂水平基本相同。MOSFETQ6和Q7具有例如0.8V的耗尽型阈值电压作为初始阈值电压。

通过向浮置栅极中注入空穴将MOSFET Q6配置为具有0.3V的阈值电压的耗尽型MOSFET。将MOSFET Q6的栅极与源极相连。

通过向浮置栅极中注入空穴将MOSFET Q7配置为具有-0.8V的阈值电压的增强型MOSFET。注入MOSFET Q7的浮置栅极中的空穴数量比注入MOSFET Q6的浮置栅极中的多。将MOSFET Q7的栅极与漏极相连。

将MOSFET Q6的漏极连接到电源(-Vcc)，将MOSFET Q7的源极接地，并将MOSFET Q7的漏极连接到MOSFET Q6的源极。换句话说，将MOSFETQ6和Q7串联连接在电源电势与地电势之间。根据该配置，MOSFET Q7利用来自MOSFET Q6的恒定电流工作，并将出现在MOSFET Q7处的电压输出作为基准电压。

图5B示出MOSFET Q6和Q7的Vgs与(Ids)^1/2之间的关系(假定漏电压处于饱和区域内)。由于MOSFET Q6的Vgs被固定在0V，MOSFET Q6传导恒定电流Iconst。因而，基准电压Vref是Ids等于Iconst(Ids＝Iconst)时MOSFET Q7的Vgs。

上述实施例中，MOSFET Q6和Q7中的每一个均包含浮置栅极。然而，两个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况下，将两个MOSFET中的一个中的浮置栅极做成空穴富集。例如，两个MOSFET中的一个可以为具有通过借助注入空穴提高增强型初始阈值电压来达到的阈值电压的增强型P-沟道MOSFET。

图6A是说明根据本发明的另一个实施例的第四示范性基准电压产生电路的电路图。图6B是示出第四示范性基准电压产生电路中的MOSFET的Vgs与(Ids)^1/2之间的关系的曲线图(假定漏电压处于饱和区域内)。MOSFETQ8、Q9、和Q10为P-沟道MOSFET，均具有浮置栅极和控制栅极。MOSFETQ8、Q9、和Q10具有基本相同的沟道构型。这意味着，或者不对MOSFETQ8、Q9和Q10执行沟道掺杂，或者MOSFET Q8、Q9、和Q10的沟道掺杂水平基本相同。另外，MOSFET Q8、Q9、和Q10的栅极绝缘膜的厚度、沟道长度、以及沟道宽度基本相同。换句话说，MOSFET Q8、Q9、和Q10具有基本相同的结构。

将MOSFET Q8的栅极和源极相连，并将其漏极连接到电源(-Vcc)。将MOSFET Q9和Q10串联连接，并将MOSFET Q9、和Q10的栅极连接到MOSFET Q9的漏极。将MOSFET Q9的漏极连接到MOSFET Q8的源极。将MOSFET Q10的源极接地。

MOSFET Q8、Q9、和Q10具有耗尽型阈值电压作为初始阈值电压。通过注入空穴将MOSFET Q8配置为具有比初始阈值电压高的阈值电压的耗尽型MOSFET。通过注入空穴将MOSFET Q9配置为增强型MOSFET。通过注入空穴将MOSFET Q10配置为具有比MOSFET Q9的更高的阈值电压的增强型MOSFET。注入MOSFET Q10中的空穴数量比注入MOSFET Q9中的多。

图6B示出MOSFET Q8、Q9、和Q10的Vgs与(Ids)^1/2之间的关系(假定漏电压处于饱和区域内)。由于MOSFET Q8的Vgs被固定在0V，MOSFETQ8传导恒定电流Iconst。Vo9是当Ids＝Iconst时MOSFET Q9的Vgs，而Vo10是当Ids＝Iconst时MOSFET Q10的Vgs。可以得到基准电压Vref作为Vo10与Vo9之间的差(Vo10-Vo9)。

上述实施例使得能够通过向浮置栅极中注入空穴来确定MOSFET Q8、Q9、和Q10的阈值电压，从而得到期望的基准电压Vref。

上述实施例中，MOSFET Q8、Q9、和Q10中的每一个均包含浮置栅极。然而，三个MOSFET中仅有一个包含浮置栅极的结构也是可能的。该情况下，将三个MOSFET中的一个中的浮置栅极做成空穴富集。例如，三个MOSFET中的一个可以为具有通过借助注入空穴提高增强型初始阈值电压(当前阈值电压的绝对值高于初始阈值电压)来达到的阈值电压的增强型P-沟道MOSFET。

上述实施例中，假定每个MOSFET的源极和衬底相连。然而，也可以将衬底连接到公共地。

图7是说明根据本发明的另一个实施例的第五示范性基准电压产生电路的电路图。图8是说明图7中所示的第五示范性基准电压产生电路的简化电路图。

将第五示范性基准电压产生电路实现为包含由一对N-沟道MOSFETQ11和Q12组成的差分输入级的运算放大器2。MOSFET Q11和Q12均包含浮置栅极，而且具有基本相同的结构。另外，MOSFET Q11和Q12具有基本相同的沟道构型。这意味着，或者不对MOSFET Q11和Q12执行沟道掺杂，或者MOSFET Q11和Q12的沟道掺杂水平基本相同。

MOSFET Q11和Q12具有例如0.8V的增强型阈值电压作为初始阈值电压。通过向浮置栅极中注入空穴将MOSFET Q11的阈值电压设置为例如-0.3V。通过向浮置栅极中注入空穴将MOSFET Q12的阈值电压设置为例如0.3V。注入MOSFET Q12的浮置栅极中的空穴数量比注入MOSFET Q11的浮置栅极中的少。

Q13和Q14是由P-沟道MOSFET构成的负载晶体管，而且形成电流镜电路。Q15是例如由N-沟道MOSFET构成的恒流源。

MOSFET Q11至Q15形成差分放大器电路。MOSFET Q11的栅极电极担当反相输入端子(-)，而MOSFET Q12的栅极电极担当同相输入端子(+)。

MOSFET Q16和Q17形成电平移动级。例如，MOSFET Q16由P-沟道MOSFET构成，而MOSFET Q17是由N-沟道MOSFET构成。经由所述电平移动级将来自所述差分放大器电路的输出信号输出到外界。

如图8中所示，该实施例中，将运算放大器2的输出端子连接到反相输入端子(-)以提供负反馈，并将同相输入端子(+)接地。换句话说，将运算放大器2配置为源极跟随器。也可以将同相输入端子(+)连接到除接地之外的基准电势。

第五示范性基准电压产生电路中，组成差分输入级的MOSFET Q11和Q12中的每一个均包含浮置栅极。通过注入空穴将MOSFET Q11和Q12配置为具有不同的阈值电压。所述不同的阈值电压在运算放大器2中产生偏置电压。当MOSFET Q11和Q12的阈值电压分别为Vth1和Vth2时，由下面公式表示偏置电压Vos：

Vos的绝对值＝|Vth1-Vth2|

当如图8中所示将运算放大器2配置为源极跟随器时，从输出端子输出偏置电压Vos作为相对于关于同相输入端子(+)所连接到的地电势的基准电压Vref。

如上所述，根据该实施例，MOSFET Q11和Q12的浮置栅极被做成空穴富集。该配置使得能够改善MOSFET Q11和Q12的保持特性，从而减少MOSFET Q11和Q12的阈值电压随时间的改变。这进而使得能够减少输出的基准电压Vref随时间的改变。

另外，根据该实施例，MOSFET Q11和Q12中的每一个均包括浮置栅极和控制栅极。该配置使得能够通过向浮置栅极中注入空穴来确定MOSFETQ11和Q12的阈值电压，从而得到期望的基准电压Vref。换句话说，该实施例在晶片加工期间不需要像传统技术的情况下一样通过离子注入来确定MOSFET的阈值电压。

进一步，该实施例使得能够将MOSFET Q11和Q12的结构(包括沟道构型)做成基本相同。这进而减少了晶片处理差异以及MOSFET的温度特性的变动，从而使得能够提供可以输出稳定基准电压的基准电压产生电路。

图7和8中所示的第五示范性基准电压产生电路中，使用N-沟道MOSFET作为组成差分输入级的MOSFET Q11和Q12。然而，也可以使用P-沟道MOSFET代替N-沟道MOSFET来形成差分输入级。

上述实施例中，MOSFET Q11和Q12中的每一个均包含浮置栅极。然而，MOSFETQ11和Q12中仅有一个包含浮置栅极的结构也是可能的。该情况下，将MOSFET Q11和Q12中的一个中的浮置栅极做成空穴富集。

虽然上述实施例中MOSFET Q11和Q12的浮置栅极均被做成空穴富集，但是将其中一个浮置栅极做成空穴富集并利用紫外线辐射将另一个放电的结构也是可能的。

图9是说明根据本发明的实施例的包含基准电压产生电路的示范性供电设备的电路图。所述示范性供电设备例如用于移动电话或其它移动设备中，而且包含通过将电源电压Vcc与基准电压Vref进行比较来检测电源电压Vcc的下降或上升的检测电路。图9示出所述示范性供电设备中的示范性检测电路。

图9中，4表示运算放大器。连接到运算放大器4的反相输入端子(-)的基准电压产生电路6提供基准电压Vref。将来自用作电源的电池的电源电压施加到电源端子Vcc。利用分压电阻器8a和8b降低电源电压，并将降低的电压提供到运算放大器4的同相输入端子(+)。

基准电压产生电路6例如根据上述实施例其中之一来配置，并且提供有来自电池的电源电压Vcc。

运算放大器4、基准电压产生电路6、以及分压电阻器8a和8b形成所述示范性检测电路。

所述示范性供电设备中，当电池的电源电压高而且降低的电压高于基准电压Vref时，来自运算放大器4的输出信号变为高；而当电池的电源电压下降而且降低的电压变为等于或低于基准电压Vref时，来自运算放大器4的输出信号变为低。可以将来自运算放大器的输出信号用于例如在诸如移动电话的移动设备上显示消息以报告电池的电源电压低于预定电平。该情况下，需要基准电压产生电路6产生稳定的基准电压Vref而不受例如温度改变的影响。根据本发明的实施例的基准电压产生电路能够产生稳定的基准电压而不受温度改变的影响。

另外，供电设备可以包括使用不同的基准电压Vref、或含有具不同的分压比率的分压电阻器8a和8b的多个检测电路。该情况下，所述多个检测电路检测不同的电压电平，从而使得能够更精确地检测电池电压电平的改变。

图10是说明根据本发明的实施例的包含基准电压产生电路的示范性恒压供电设备的电路图。恒压电路14调节来自电源10的电源电压并向负载12提供恒定电压。恒压电路14包括：输入端子(Vbat)16，电源10与之相连；基准电压产生电路(Vref)18；运算放大器(OPAMP)20；输出晶体管(DRV)22，包含P-沟道；分压电阻器24a和24b；以及输出端子(Vout)26。

恒压电路14中，将运算放大器20的输出端子连接到输出晶体管22的栅极端子，将来自基准电压产生电路18的基准电压Vref施加到运算放大器20的反相输入端子(-)，并将利用分压电阻器24a和24b降低输出电压Vout得到的降低的电压施加到运算放大器20的同相输入端子(+)。换句话说，将恒压电路14配置为控制输出电压Vout以使得降低的电压与基准电压Vref匹配。

因此，根据本发明的实施例的基准电压产生电路18提供稳定的基准电压Vref，从而使得恒压电路14能够提供稳定的输出电压Vout。

根据本发明的实施例，一种基准电压产生电路包括串联或并联连接的两个或更多个MOSFET，而且利用所述MOSFET的阈值电压之间的差产生基准电压。所述两个或更多个MOSFET中的至少一个包含浮置栅极和控制栅极，并将所述浮置栅极做成空穴富集或利用紫外线辐射放电。该配置使得能够改善MOSFET的保持特性(电荷保持特性)，从而减少MOSFET的阈值电压随时间的改变。这进而使得能够减少输出的基准电压Vref随时间的改变。

另外，使用包含浮置栅极和控制栅极的MOSFET使得能够利用注入到其浮置栅极中的空穴的数量来确定MOSFET的阈值电压。换句话说，可以在制造之后改变MOSFET的阈值电压。这使得能够缩短在确定基准电压电平之后制造设备所需的时间。

根据本发明的实施例，一种基准电压产生电路包括串联或并联连接的两个或更多个MOSFET。所述两个或更多个MOSFET中的每一个包含浮置栅极和控制栅极，并将所述浮置栅极做成空穴富集或利用紫外线辐射放电。对于该配置，全部MOSFET在阈值电压随时间改变方面显示出基本相同的特性。换句话说，MOSFET的阈值电压之间的差随着时间基本相同。这进而使得能够减少基准电压Vref随时间的改变。另外，该配置使得能够通过向浮置栅极中注入空穴来减少MOSFET的初始阈值电压的变化，从而提供高精确度的基准电压产生电路。

根据本发明的实施例，一种基准电压产生电路包括具有基本相同的结构的两个或更多个MOSFET。所述两个或更多个MOSFET中的每一个包含浮置栅极和控制栅极，并利用紫外线辐射将所述两个或更多个MOSFET中的至少一个的浮置栅极放电。

根据本发明的实施例，一种基准电压产生电路包括MOSFET。当所述MOSFET中的两个或更多个包含浮置栅极时，可以以下列方式之一配置所述浮置栅极：将全部浮置栅极做成空穴富集；将所述浮置栅极中的一个或多个做成空穴富集，并利用紫外线辐射将剩余的浮置栅极放电；以及利用紫外线辐射将全部浮置栅极放电。

根据本发明的实施例，一种基准电压产生电路包括两个或更多个MOSFET，其中的每一个均包含浮置栅极和控制栅极而且具有基本相同的沟道掺杂水平。该配置使得能够减少晶片处理差异以及MOSFET的温度相关性，从而提供高精确度和稳定的基准电压产生电路。

根据本发明的实施例，一种基准电压产生电路包括具有增强型初始阈值电压的两个或更多个N-沟道MOSFET。对于该配置，可以通过注入空穴将所述N-沟道MOSFET中的每一个或者配置为增强型MOSFET，或者配置为耗尽型MOSFET。

根据本发明的实施例，一种基准电压产生电路包括具有耗尽型阈值电压作为初始阈值电压的两个或更多个P-沟道MOSFET。对于该配置，可以通过注入空穴将所述P-沟道MOSFET中的每一个或者配置为增强型MOSFET，或者配置为耗尽型MOSFET。

根据本发明的实施例，一种基准电压产生电路包括串联连接的两个或更多个MOSFET，而且所述MOSFET中的至少一个是耗尽型MOSFET。将所述耗尽型MOSFET的栅极和源极相连以提供恒定电流。对于该配置，可以从所述MOSFET之间的连接点输出基准电压。

根据本发明的实施例，将一种基准电压产生电路实现为包含由并联连接的两个MOSFET组成的差分输入级的运算放大器。将所述运算放大器的输出端子连接到其反相输入端子。对于该配置，可以利用所述MOSFET的阈值电压之间的差输出偏置电压或基准电压。

本发明的另一个实施例提供一种供电设备，其包括通过将电源电压与基准电压进行比较来检测电源电压的下降或上升的检测电路。所述检测电路包括根据本发明的实施例的基准电压产生电路，其产生所述基准电压。具有上述配置的供电设备可以准确地检测电源电压的下降或上升。

本发明不限于具体公开的实施例，可以做出变化和修改而不背离本发明的范围。

例如，在根据上述实施例的基准电压产生电路中，将具有基本相同的结构的两个或更多个MOSFET串联或并联连接，以利用所述MOSFET的阈值电压之间的差来产生基准电压。然而，所述MOSFET在沟道构型、栅极绝缘膜的厚度、沟道长度、沟道宽度、材料等等方面可以具有不同的结构。

另外，根据上述实施例的基准电压产生电路中或者使用P-沟道MOSFET或者使用N-沟道MOSFET。然而，P-沟道MOSFET和N-沟道MOSFET的组合也是可能的。

进一步，也可以将根据本发明的基准电压产生电路应用于除供电设备之外的设备。

对相关申请的交叉引用

本申请基于2006年3月31日提交的日本优先权申请No.2006-096672以及2006年11月7日提交的日本优先权申请No.2006-301070，其全部内容通过参照而被合并于此。

Claims (8)

1.一种用于产生基准电压的基准电压产生电路，包括：

串联或并联连接的多个金属氧化物半导体场效应晶体管MOSFET；其中

所述多个MOSFET中的至少一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极；而且

所述基准电压产生电路被配置为输出一对MOSFET的阈值电压之间的差作为所述基准电压。

2.如权利要求1所述的基准电压产生电路，其中所述多个MOSFET中的每一个包含控制栅极、以及被做成空穴富集或利用紫外线辐射放电的浮置栅极。

3.如权利要求1所述的基准电压产生电路，其中所述多个MOSFET中的两个或更多个包含控制栅极和浮置栅极，而且所述两个或更多个MOSFET的沟道掺杂水平基本相同。

4.如权利要求1所述的基准电压产生电路，其中所述多个MOSFET是N-沟道MOSFET，其均具有增强型阈值电压作为初始阈值电压。

5.如权利要求1所述的基准电压产生电路，其中所述多个MOSFET是P-沟道MOSFET，其均具有耗尽型阈值电压作为初始阈值电压。

6.如权利要求1所述的基准电压产生电路，其中

将所述多个MOSFET串联连接；

所述多个MOSFET中的至少一个是耗尽型MOSFET；而且

将所述耗尽型MOSFET的栅极和源极相连，以使得所述耗尽型MOSFET担当恒流源。

7.如权利要求1所述的基准电压产生电路，其中将所述基准电压产生电路配置为运算放大器，其中将输出端子连接到反相输入端子，并将所述多个MOSFET并联连接以担当差动输入级。

8.一种供电设备，包括：

如权利要求1所述的基准电压产生电路；以及

检测电路，其被配置为通过将电源电压与从所述基准电压产生电路提供的基准电压进行比较来检测电源电压的改变。

Images