TW201626132A - 負基準電壓產生電路及負基準電壓產生系統 - Google Patents

負基準電壓產生電路及負基準電壓產生系統 Download PDF

Info

Publication number
TW201626132A
TW201626132A TW104116818A TW104116818A TW201626132A TW 201626132 A TW201626132 A TW 201626132A TW 104116818 A TW104116818 A TW 104116818A TW 104116818 A TW104116818 A TW 104116818A TW 201626132 A TW201626132 A TW 201626132A
Authority
TW
Taiwan
Prior art keywords
reference voltage
negative
generating circuit
voltage generating
well
Prior art date
Application number
TW104116818A
Other languages
English (en)
Inventor
荒川秀貴
伊藤伸彥
前田輝彰
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Publication of TW201626132A publication Critical patent/TW201626132A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種產生負基準電壓的負基準電壓產生電路。所述負基準電壓產生電路包括：差動放大器，具有非反相輸入端子、反相輸入端子及輸出端子且是以正側電源電壓與負側電源電壓所驅動的差動放大器，從所述輸出端子經由第一電阻連接所述非反相輸入端子，並從所述輸出端子經由第二電阻連接所述反相輸入端子；第一二極體，具有連接所述差動放大器的非反相輸入端子的陰極及接地的陽極；多個第二二極體，分別具有連接規定連接點的陰極與接地的陽極，且彼此並聯連接；以及第三電阻，連接在所述連接點與所述差動放大器的反相輸入端子之間。

Description

負基準電壓產生電路及負基準電壓產生系統
本發明是有關於一種例如用於反或(NOR)型快閃記憶體(flash memory)的負基準電壓產生電路、以及使用該負基準電壓產生電路的負基準電壓產生系統。
圖7A及圖7B分別為習知例1的NOR型快閃記憶胞(cell)的縱剖面圖，是顯示以最大電壓18V或者10V進行富爾諾罕(Fowler-Nordheim)的程式化(program)/抹除(eraser)動作時所需的電壓關係圖。圖7A及圖7B中，100為半導體基板，101為控制閘極(control gate)，102為源極(source)，103為汲極(drain)，104為浮動閘極(floating gate)。
例如，NOR型快閃記憶體在隨機存取(random access)時需要高速性能(performance)，如圖7A及圖7B所示，為了程式化/抹除動作，取代正的高電壓而使用10V等正的中間電壓及-8V等負的中間電壓。藉由使用該些正的中間電壓及負的中間電壓， 用於周邊電路的金屬氧化物半導體(Metal-Oxide-Semiconductor，MOS)電晶體(transistor)顯示出比高電壓電晶體更高的性能。這是因為可使用薄的閘極氧化膜及短的閘極長度。
為了產生正的電壓，一般多使用帶隙參考(bandgap reference，BGK)電壓產生電路，例如使用於反及(NAND)型快閃記憶體的周邊電路。
現有技術文獻
專利文獻
專利文獻1：美國申請公開第2012/0218032號說明書
專利文獻2：日本特開2009-016929號公報
專利文獻3：日本特開2009-074973號公報
專利文獻4：美國申請公開第2008/0018318說明書
然而，為了產生負電壓，一般並非使用產生負電壓的BGR電壓產生電路，而是使用如圖8及圖9所述的正電壓的BGR電壓產生電路來產生負電壓基準。
圖8是顯示專利文獻1中揭示的習知例2的負電壓產生器的結構的電路圖。圖8中，負電壓產生器包括電阻R21、R22、差動放大器20及電荷泵(charge pump)21。此處，Vdd為正的電源電壓，Vss為接地電壓，被施加至電阻R21的正的電源電壓Vpp是依照正基準電壓PVref而受到調節(regulate)。由圖8的負電壓產生器所產生的負電壓Vneg以下式表示。
Vneg=-R22/R21×Vpp+(1+R22/R21)×PVref (1)
圖9是顯示專利文獻2及專利文獻3中揭示的習知例3的負電壓產生電路的結構的電路圖。圖9中，負電壓產生電路包括差動放大器31、32、P通道(channel)MOS電晶體(以下稱作PMOS電晶體)P31、P32、電阻R31、R32以及電荷泵33。此處，Vdd為正的電源電壓，Vss為接地電壓。而且，PMOS電晶體P31、P32構成電流鏡(current mirror)電路，分別使相同的基準電流Iref流經電阻R31、R32。由圖9的負電壓產生電路產生的負電壓Vneg以下式表示。
Vneg=-Iref×R32+PVref (2)
Iref=PVref/R31 (3)
但是，考慮到，若可使用負基準電壓NVref，便可產生更準確的負電壓Vneg，電路結構亦變得簡單。為了產生負電壓Vneg=-10V，若負基準電壓NVref=-1.0V±0.1V，則負電壓Vneg以10倍的誤差被控制為-10V±1V，因此該負電壓產生電路需要與BGR電壓產生電路同樣的準確度即±0.01V。
圖10是顯示使用該概念的負電壓產生電路的結構例的電路圖，與使用正的基準電壓的正的升壓電壓產生電路的結構相同。圖10的負電壓產生電路包括電阻R41、R42、差動放大器41以及電荷泵42。圖10中，構成分壓電路的電阻R41、R42能以2個電容器(capacitor)的串聯電路來置換。此處，由圖10的負電壓產生電路產生的負電壓以下式表示。
Vneg=(R42/R41+1)×NVref (4)
問題是實現精度良好地產生該負基準電壓NVref的電路，圖11是顯示習知例4的負基準電壓產生電路的結構的電路圖。圖11的負基準電壓產生電路包括基於正基準電壓PVref而產生基準電流Iref的電流源50、電阻R51、R52以及N通道MOS電晶體(以下稱作NMOS電晶體)N51、N52。由圖11的負基準電壓產生電路產生的負基準電壓NVref以下式表示。
NVref=-Iref×R52 (5)
圖12是顯示習知例5的負基準電壓產生電路的結構的電路圖。圖12的負基準電壓產生電路包括電阻R61、R62以及差動放大器60。由圖12的負基準電壓產生電路產生的負基準電壓NVref以下式表示。
NVref=-PVref×R62/R61 (6)
在以上的習知例的控制電路中，存在下述問題，即：負基準電壓是由正基準電壓PVref而獲得，因而具有正基準電壓PVref的精度，此外還會帶有若干誤差。該習知例的控制電路被分類成以下的兩個類型(type)。
(類型1(圖11))由正基準電壓PVref產生基準電流Iref，基於基準電流Iref，作為Iref．R而產生負基準電壓NVref(例如參照專利文獻4)。此時，由於使用電流鏡，因此動作條件完全不同，因而會進一步帶有誤差，且會進一步帶有多餘的差動放大器的偏差(offset)。
(類型2(圖12))採用比較正基準電壓PVref與負基準電壓NVref的電路，使用來自天線(antenna)電源的正基準電壓PVref產生反相的負基準電壓NVref。此時，使用正基準電壓PVref來作為電源，因此會加上該產生時的誤差及因減去電流引起的壓降的誤差。
圖13是顯示比較例1的BGR型正基準電壓產生電路的結構的電路圖。圖13中，比較例1的BGR型正基準電壓產生電路包括：(1)作為運算放大器(operational amplifier)的差動放大器1；(2)回授電阻(feedback resistor)Rc，連接在差動放大器1的輸出端子與非反相輸入端子之間；(3)回授電阻Rc，連接在差動放大器1的輸出端子與反相輸入端子之間；(4)二極體(diode)Dc，具有連接於差動放大器1的非反相輸入端子的陽極(anode)與接地的陰極(cathode)；以及(5)複數m個二極體D1~Dm，分別具有經由電阻Rb連接於差動放大器1的反相輸入端子的陽極與接地的陰極，且彼此並聯連接。
以上述方式構成的比較例1的BGR型正基準電壓產生電路是從差動放大器1的輸出端子產生正基準電壓PVbgr並輸出。
圖14A是顯示比較例2的BGR型正基準電壓產生電路 的結構的電路圖，圖14B是顯示圖14A的BGR型正基準電壓產生電路的各PNP型電晶體的結構的縱剖面圖。圖14A中，比較例2的BGR型正基準電壓產生電路與圖13的BGR型正基準電壓產生電路相比，以下方面不同。
(1)取代二極體Dc而具備二極體連接的PNP型電晶體Qc。
(2)取代二極體D1~Dm的並聯電路而具備複數m個PNP型電晶體Q1~Qm，所述複數m個PNP型電晶體Q1~Qm彼此並聯連接，且各自獨立地二極體連接。
圖14B中，在P型半導體基板10中注入磷等N型雜質而形成N井(well)11，形成具有射極(emitter)E、基極(base)B及集極(collector)C的PNP型電晶體。
以上述方式構成的比較例2的BGR型正基準電壓產生電路與比較例1同樣地，從差動放大器1的輸出端子產生正基準電壓PVbgr並輸出。
然而，在比較例1及比較例2的BGR型正基準電壓產生電路，存在無法產生負基準電壓的問題。
本發明的目的在於解決以上的問題點，提供一種負基準電壓產生電路及負基準電壓產生系統，能與習知技術相比高精度產生負基準電壓，並且電路結構簡單。
本發明的負基準電壓產生電路使用帶隙參考產生負基準電壓，所述負基準電壓產生電路的特徵在於包括：差動放大器，具有非反相輸入端子、反相輸入端子及輸出端子，且是以正側電源電壓與負側電源電壓所驅動的差動放大器，從所述輸出端子經由第一電阻連接於所述非反相輸入端子，並從所述輸出端子經由第二電阻連接於所述反相輸入端子；第一二極體，具有連接於所述差動放大器的非反相輸入端子的陰極及接地的陽極；多個第二二極體，分別具有連接於規定連接點的陰極與接地的陽極，且彼此並聯連接；以及第三電阻，連接在所述連接點與所述差動放大器的反相輸入端子之間。
在所述負基準電壓產生電路中，向半導體基板注入P型雜質而形成P井，在該P井的中央部形成N+雜質區域而形成陰極，在圍繞該陰極的位置形成P+雜質區域而形成陽極，藉此構成所述第一二極體及所述多個第二二極體。
此處，在位於所述第一二極體及所述多個第二二極體外側的所述半導體基板形成P+雜質區域，藉此構成基板分接頭(tap)。
在所述負基準電壓產生電路中，向半導體基板注入N型雜質而形成N井，在該N井中注入P型雜質而形成P井，在該P井的中央部形成N+雜質區域而形成陰極，在圍繞該陰極的位置形 成P+雜質區域而形成陽極，藉此構成所述第一二極體及所述多個第二二極體。
此處，藉由在所述N井形成N+雜質區域而構成第一基板分接頭，藉由在所述半導體基板形成P+雜質區域而構成第二基板分接頭。
在所述負基準電壓產生電路中，所述第一二極體及所述多個第二二極體包含具有三井結構的NPN型電晶體的基極-射極間的二極體。
此處，向半導體基板注入N型雜質而形成N井，在該N井中注入P型雜質而形成P井，在該P井的中央部形成N+雜質區域而形成射極，在圍繞該射極的位置形成P+雜質區域而形成基極，藉此構成所述第一二極體及所述多個第二二極體，進而，在圍繞所述基極的位置形成N+雜質區域而形成集極，藉此構成所述NPN型電晶體。
而且，藉由在所述N井形成N+雜質區域而構成第一基板分接頭，藉由在所述半導體基板形成P+雜質區域而構成第二基板分接頭。
在所述負基準電壓產生電路中，對所述差動放大器的正側電源端子施加規定的正電源電壓Vdd或接地電壓，對所述差動放大器的負側電源端子施加規定的負電源電壓Vnn。
而且，在所述負基準電壓產生電路中，所述差動放大器 包含具有三井結構的多個NMOS電晶體，所述三井結構是在形成於P型半導體基板的N井上形成P井，並在所述P井形成多個電極用雜質區域而構成。
此處，對於所述N井施加規定的正電源電壓Vdd或接地電壓而使其偏壓。
第2發明的負基準電壓產生系統的特徵在於包括：所述負基準電壓產生電路；以及負電壓產生電路，包含電荷泵，產生規定的負電源電壓並作為負側電源電壓而供給至所述負基準電壓產生電路。
在所述負基準電壓產生系統中，更包括：控制電路，基於從所述負電壓產生電路輸出的負電源電壓，使用規定的基準電壓來控制所述負電源電壓，以使所述負電源電壓的變動變小。
而且，在所述負基準電壓產生系統中，更包括：控制電路，基於從所述負電壓產生電路輸出的負電源電壓，使用從所述負基準電壓產生電路輸出的負基準電壓作為基準電壓來控制所述負電源電壓，以使所述負電源電壓的變動變小。
因此，根據本發明的負基準電壓產生電路及負基準電壓產生系統，可提供一種能與習知技術相比高精度產生負基準電壓，並且電路結構簡單的負基準電壓產生電路及負基準電壓產生系統。
1、20、31、32、41、60、74‧‧‧差動放大器
10‧‧‧P型半導體基板
11‧‧‧N井
11d‧‧‧深的N井
12‧‧‧P井
13、14、15、16‧‧‧雜質區域
17‧‧‧絕緣區域
21、33、42‧‧‧電荷泵
50‧‧‧電流源
71‧‧‧負電壓產生電路
72‧‧‧BGR型負基準電壓產生電路
73‧‧‧電阻分壓電路
100‧‧‧半導體基板
101‧‧‧控制閘極
102‧‧‧源極
103‧‧‧汲極
104‧‧‧浮動閘極
A‧‧‧陽極
B‧‧‧基極
C‧‧‧集極
Cc‧‧‧相位補償電容器
D1、Dm、Dc‧‧‧二極體
E‧‧‧射極
GND‧‧‧基板分接頭
If‧‧‧回授電流
Iref‧‧‧基準電流
K‧‧‧陰極
M1~M8‧‧‧MOS電晶體
N51、N52‧‧‧NMOS電晶體
NVbgr、NVref、Vbgr‧‧‧負基準電壓
P31、P32‧‧‧PMOS電晶體
PVref、Vbgr‧‧‧正基準電壓
Q1、Qm、Qc‧‧‧PNP型電晶體、NPN型電晶體
R1、R2、R21、R22、R31、R32、R41、R42、R51、R52、R61、R62、Rb、Rc、Rbias‧‧‧電阻
T1、T2‧‧‧輸入端子
T3‧‧‧輸出端子
Vd‧‧‧陰極電壓
Vdd‧‧‧正電源電壓
Vdf、Vn、Vp、Vpp‧‧‧電源電壓
Vneg‧‧‧負電壓
Vnn‧‧‧負電源電壓
Vref‧‧‧基準電壓
Vss‧‧‧接地電壓
圖1A是顯示實施形態1的BGR型負基準電壓產生電路的結構的電路圖。
圖1B是顯示圖1A的BGR型負基準電壓產生電路的二極體D1~Drn、Dc的結構例的縱剖面圖。
圖1C是顯示以三井結構製作圖1A的BGR型負基準電壓產生電路的二極體D1~Dm、Dc時的示例的縱剖面圖。
圖2A是顯示實施形態2的BGR型負基準電壓產生電路的結構的電路圖。
圖2B是顯示圖2A的BGR型負基準電壓產生電路的NPN型電晶體Q1~Qm、Qc的三井結構的縱剖面圖。
圖3A是顯示實施形態3的以負電壓進行動作的差動放大器1的結構例的電路圖。
圖3B是顯示圖3A的差動放大器1的各MOS電晶體的結構的縱剖面圖。
圖4是顯示實施形態4的負基準電壓產生系統的結構例的方塊圖。
圖5是顯示實施形態5的負基準電壓產生系統的結構例的方塊圖。
圖6是顯示實施形態6的負基準電壓產生系統的結構例的方塊圖。
圖7A是習知例1的NOR型快閃記憶胞的縱剖面圖，是顯示以最大電壓18V進行富爾諾罕的程式化/抹除動作時所需的電壓關係的圖。
圖7B是習知例1的NOR型快閃記憶胞的縱剖面圖，是顯示以最大電壓10V進行富爾諾罕的程式化/抹除動作時所需的電壓關係的圖。
圖8是顯示習知例2的負電壓產生電路的結構的電路圖。
圖9是顯示習知例3的負電壓產生電路的結構的電路圖。
圖10是顯示使用負基準電壓的負電壓產生電路的結構例的電路圖。
圖11是顯示習知例4的負基準電壓產生電路的結構的電路圖。
圖12是顯示習知例5的負基準電壓產生電路的結構的電路圖。
圖13是顯示比較例1的BGR型正基準電壓產生電路的結構的電路圖。
圖14A是顯示比較例2的BGR型正基準電壓產生電路的結構的電路圖。
圖14B是顯示圖14A的BGR型正基準電壓產生電路的各PNP型電晶體的結構的縱剖面圖。
以下，參照圖式來說明本發明的實施形態。另外，在以下各實施形態中，對同樣的構成要素標註相同的標號。
圖1A是顯示實施形態1的BGR型負基準電壓產生電路的結構的電路圖。圖1A中，實施形態1的BGR型負基準電壓產生電路包括：(1)作為運算放大器的差動放大器1，分別經由正側電源端子、負側電源端子而供給有正電源電壓Vdd與負電源電壓Vnn；(2)回授電阻Rc，連接在差動放大器1的輸出端子與非反相輸入端子之間；(3)回授電阻Rc，連接在差動放大器1的輸出端子與反相輸入端子之間；(4)二極體Dc，具有連接於差動放大器1的非反相輸入端子的陰極與接地的陽極；以及(5)複數m個二極體D1~Dm，分別具有經由電阻Rb連接於差動放大器1的反相輸入端子的陰極與接地的陽極，且彼此並聯連接。
此處，電阻Rc、Rc、Rb例如包含多晶矽(polysilicon)電阻等電阻。
以上述方式構成的實施形態1的BGR型負基準電壓產生電路是從差動放大器1的輸出端子產生負基準電壓NVbgr並輸出。該BGR型負基準電壓產生電路是基於如圖13的BGR型正基準電壓產生電路而形成，但需要負電源電壓Vnn。因此，還必須 一併設置產生負基準電壓的負電壓電荷泵電路。
圖1B是顯示圖1A的BGR型負基準電壓產生電路的二極體D1~Dm、Dc的結構例的縱剖面圖。圖13的正基準電壓的BGR型基準電壓產生電路使用N井而不是P井，因此必須使用圖14般的PNP型電晶體的基極．射極間的寄生二極體(parasitic diode)，但本例中可利用單純的二極體結構來製作。圖1B中，向P型半導體基板10注入例如硼等P型雜質而形成P井12。P井12未必需要，但可減少陽極A、陰極K間的電阻。而且，一般而言，陽極A及基板分接頭GND是以圍繞陰極K的方式而形成。
另外，藉由向圖1B的P井12注入N+雜質而形成N+雜質區域13構成陰極K，藉由注入P+雜質而形成P+雜質區域14構成陽極A。而且，藉由向P型半導體基板10注入P+雜質而形成P+雜質區域16構成基板分接頭GND。進而，各端子間是以淺溝槽隔離(Shallow Trench Isolation，STI)結構的絕緣區域17而分離。
圖1C是顯示以三井結構製作圖1A的BGR型負基準電壓產生電路的二極體D1~Dm、Dc時的示例的縱剖面圖。向P型半導體基板10注入例如磷等N型雜質而形成N井11，向該N井11上注入例如硼等P型雜質而形成P井12，藉此形成三井結構，藉由在P井12中注入N+雜質形成N+雜質區域13且連接電極而作為陰極K，藉由在P井12中注入P+雜質，形成P+雜質區域14且連接電極而作為陽極A。而且，藉由在N井11中注入N+雜質 形成N+雜質區域15且將連接於該雜質區域15的電極連接於基板分接頭GND。進而，藉由在P型半導體基板10中注入P+雜質形成P+雜質區域16且將連接於該雜質區域16的電極連接於基板分接頭GND。此處，P+雜質區域14以接觸且圍繞N+雜質區域13的方式形成。即，以由陽極A所圍繞的方式形成陰極K。這是為了使將N+雜質區域13設為射極、將P井12設為基極、並且將N井11設為集極的寄生NPN型電晶體的效果為最小。
在圖1A的BGR型負基準電壓產生電路中，若將流至電阻Rb的回授電流設為If，將各二極體D1~Dm的陰極電壓設為Vd，則從差動放大器1輸出的負基準電壓NVbgr以下式表示。
NVbgr=If×(Rc+Rb)+Vd (7)
此處，二極體電流If及陰極電壓Vd以下式表示。
If=kT/q×(1/Rb)×Ln(m)
Vd=kT/q×Ln(If/Is/m)
此處，k為波茲曼常數(Boltzmann constant)，T為絕對溫度，q為基本電荷，Is為二極體的逆飽和電流。
此時，若滿足下式，則可去除溫度依存性。
如以上所說明般，根據實施形態1，可提供一種負基準 電壓產生電路，其能與習知技術相比高精度產生負基準電壓，並且電路結構簡單。
實施形態2.
圖2A是顯示實施形態2的BGR型負基準電壓產生電路的結構的電路圖。實施形態2的BGR型負基準電壓產生電路與實施形態1的BGR型負基準電壓產生電路相比，以下方面不同。
(1)取代二極體Dc而具備二極體連接的NPN型電晶體Qc。
(2)取代二極體D1~Dm而具備分別二極體連接的m個NPN型電晶體Q1~Qm。
圖2B是顯示圖2A的BGR型負基準電壓產生電路的NPN型電晶體Q1~Qm、Qc的三井結構的縱剖面圖。各NPN型電晶體Q1~Qm、Qc例如具有圖2B所示的結構。圖2B中，藉由向P型半導體基板10注入例如磷等N型雜質形成N井11，藉由在該N井11上注入例如硼等P型雜質形成P井12。進而，藉由在P井12中注入N+雜質形成N+雜質區域13且連接電極而作為射極，藉由在P井12中注入P+雜質形成P+雜質區域14且連接電極而作為基極。而且，藉由在N井中11注入N+雜質形成N+雜質區域15且連接電極而作為集極。進而，藉由在P型半導體基板10中注入P+雜質形成P+雜質區域16且形成電極而作為接地連接用基板分接頭。藉由以上所述，可形成各NPN型電晶體Q1~Qm、Qc。
在以上述方式構成的BGR型負基準電壓產生電路中， 根據圖2B可明確的是，在各NPN型電晶體Q1~Qm、Qc的基極-集極-基板間同樣地形成寄生PNP型電晶體，因此存在電流流至該寄生電晶體的可能性，因此必須注意。在本實施形態，基極B、集極C及P型半導體基板全部為0V(GND)，因此無須擔心，但較佳為以由基極B、集極C及基板分接頭GND圍繞射極E周圍的方式而形成。另外，一般而言，所述各端子間是以STI(Shallow Trench Isolation)結構的絕緣區域17而分離。
如以上所說明般，根據實施形態2，可提供一種負基準電壓產生電路，其與實施形態1同樣地進行動作，能與習知技術相比高精度產生負基準電壓，並且電路結構簡單。
實施形態3.
圖3A是顯示實施形態3的以負電壓進行動作的差動放大器1的結構例的電路圖。圖3A中，差動放大器1為運算放大器，包括MOS電晶體M1~M8、偏壓電阻Rbias、相位補償電容器Cc、輸入端子T1、T2及輸出端子T3。差動放大器1的正電源電壓端子被設定為接地電壓Vss(亦可如圖1A或圖2A般為正電源電壓Vdd)，差動放大器1對輸入至非反相輸入端子T1及反相輸入端子T2的差動輸入電壓進行差動放大，並從輸出端子T3輸出。此處，Vss為接地電壓，Vnn為規定的負電壓。
實施形態1及實施形態2中使用的差動放大器1必須以負電源電壓Vnn進行動作，初始的負電源電壓Vnn及BGR輸出電壓為接地位準(level)(Vss位準)。此時，負電源電壓Vnn例 如是自電荷泵供給，因此關鍵在於避免因在動作啟動時產生的雜訊(noise)造成的閂鎖效應(latch-up)等現象。
圖3B是顯示圖3A的差動放大器1的各MOS電晶體的三井結構的縱剖面圖。圖3B中，右側的MOS電晶體為PMOS電晶體M1、M2、M5~M7，左側的MOS電晶體為NMOS電晶體M3、M4、M8，將PMOS電晶體M1、M2、M5~M7的N井11與NMOS電晶體M3、M4、M8的深的N井11d偏壓至正電源電壓Vdd。藉此，當從例如電荷泵供給負電源電壓Vnn時，可防止因在動作啟動時產生的雜訊造成的閂鎖效應等現象。
實施形態4.
圖4是顯示實施形態4的負基準電壓產生系統的結構例的方塊圖。實施形態1或實施形態2的BGR型負基準電壓產生電路需要負電源電壓Vnn，因此必須從正電源電壓Vdd產生。圖4中，實施形態4的負基準電壓產生系統包括負電壓產生電路71及例如實施形態1或實施形態2的BGR型負基準電壓產生電路72。此處，負電壓產生電路71不具備輸出電壓控制器，可藉由以正電源電壓Vdd受到驅動的一階段電荷泵或開關電容器轉換器(switched capacitor converter)來產生-Vdd附近的負電壓。
實施形態5.
圖5是顯示實施形態5的負基準電壓產生系統的結構例的方塊圖。實施形態5的負基準電壓產生系統的特徵在於，除了負電壓產生電路71與例如實施形態1或實施形態2的BGR型負基準 電壓產生電路72以外，更具備包含電阻R1、R2的電阻分壓電路73與為運算放大器的差動放大器74。此處，在電阻R2的另一端連接有電源電壓Vdf的電壓源，在差動放大器74的反相輸入端子連接有基準電壓Vref的基準電壓源，各電壓Vdf、Vref可使用以下的電壓。
(1)Vdf=正電源電壓Vdd，或者例如由圖13或圖14A的正基準電壓產生電路所產生的正基準電壓PVref
(2)Vref=例如由圖13或圖14A的正基準電壓產生電路或0V(Vss)所產生的正基準電壓PVref。
另外，差動放大器74的電源電壓是使用正電源電壓Vdd及接地電壓Vss。
圖5中，將來自負電壓產生電路71的負電源電壓Vnn與電壓Vdf之間的電壓以電阻分壓電路73予以分壓，經分壓的電壓被施加至差動放大器74的非反相輸入端子。對差動放大器74的反相輸入端子施加基準電壓Vref，差動放大器74將表示所輸入的2個電壓差的電壓輸出至負電壓產生電路71。負電壓產生電路71根據所輸入的所述電壓差來產生負電源電壓Vnn並輸出。藉由以上述方式構成，差動放大器74對負電壓產生電路71進行回授(feedback)控制，藉此可抑制負電源電壓Vnn的變動。
實施形態6.
圖6是顯示實施形態6的負基準電壓產生系統的結構例的方 塊圖。實施形態6的負基準電壓產生系統與實施形態5的負基準電壓產生系統相比，以下方面不同。
(1)取代對差動放大器74的反相輸入端子施加的基準電壓Vref，而使用從BGR型負基準電壓產生電路72輸出的負基準電壓Vbgr。
(2)差動放大器74的電源電壓Vp/Vn可使用電壓Vdd/Vss、電壓Vss/Vnn或電壓Vdd/Vnn。
藉由以上述方式構成，使用負基準電壓Vbgr來作為差動放大器74的基準電壓，差動放大器74對負電壓產生電路71進行回授控制，藉此可抑制負電源電壓Vnn的變動。
實施形態的效果.
如以上所說明般，根據本實施形態的負基準電壓產生電路及使用該負基準電壓產生電路的負基準電壓產生系統，具有如下所述的特有效果，即，與習知技術相比，可相對於溫度變化而極為準確地產生高精度的負基準電壓，並且電路結構簡單。
[產業上之可利用性]
如以上所詳述般，根據本發明的負基準電壓產生電路及負基準電壓產生系統，可提供一種能與習知技術相比高精度產生負基準電壓、並且電路結構簡單的負基準電壓產生電路及負基準電壓產生系統。本發明的負基準電壓產生電路及負基準電壓產生系統例如可適用於NOR型快閃記憶體等非揮發性記憶裝置或者動態隨機存取記憶體(Dynamic Random Access Memory，DRAM) 等。
1‧‧‧差動放大器
D1、Dm、Dc‧‧‧二極體
If‧‧‧回授電流
NVbgr‧‧‧負基準電壓
Rb、Rc‧‧‧電阻
Vd‧‧‧陰極電壓
Vdd‧‧‧正電源電壓
Vnn‧‧‧負電源電壓

Claims (14)

  1. 一種負基準電壓產生電路，其使用帶隙參考產生負基準電壓，所述負基準電壓產生電路的特徵在於包括：差動放大器，具有非反相輸入端子、反相輸入端子及輸出端子，且是以正側電源電壓與負側電源電壓所驅動的所述差動放大器，從所述輸出端子經由第一電阻連接於所述非反相輸入端子，並從所述輸出端子經由第二電阻連接於所述反相輸入端子；第一二極體，具有連接於所述差動放大器的所述非反相輸入端子的陰極及接地的陽極；多個第二二極體，分別具有連接於規定連接點的陰極與接地的陽極，且彼此並聯連接；以及第三電阻，連接在所述連接點與所述差動放大器的所述反相輸入端子之間。
  2. 如申請專利範圍第1項所述的負基準電壓產生電路，其中向半導體基板注入P型雜質而形成P井，在所述P井的中央部形成N+雜質區域而形成陰極，在圍繞所述陰極的位置形成P+雜質區域而形成陽極，藉此構成所述第一二極體及所述多個第二二極體。
  3. 如申請專利範圍第2項所述的負基準電壓產生電路，其中在位於所述第一二極體及所述多個第二二極體外側的所述半導體基板形成P+雜質區域，藉此構成基板分接頭。
  4. 如申請專利範圍第1項所述的負基準電壓產生電路，其中 向半導體基板注入N型雜質而形成N井，在所述N井中注入P型雜質而形成P井，在所述P井的中央部形成N+雜質區域而形成陰極，在圍繞所述陰極的位置形成P+雜質區域而形成陽極，藉此構成所述第一二極體及所述多個第二二極體。
  5. 如申請專利範圍第4項所述的負基準電壓產生電路，其中藉由在所述N井形成N+雜質區域而構成第一基板分接頭，藉由在所述半導體基板形成P+雜質區域而構成第二基板分接頭。
  6. 如申請專利範圍第1項所述的負基準電壓產生電路，其中所述第一二極體及所述多個第二二極體包含具有三井結構的NPN型電晶體的基極-射極間的二極體。
  7. 如申請專利範圍第6項所述的負基準電壓產生電路，其中向半導體基板注入N型雜質而形成N井，在所述N井中注入P型雜質而形成P井，在所述P井的中央部形成N+雜質區域而形成射極，在圍繞所述射極的位置形成P+雜質區域而形成基極，藉此構成所述第一二極體及所述多個第二二極體，進而，在圍繞所述基極的位置形成N+雜質區域而形成集極，藉此構成所述NPN型電晶體。
  8. 如申請專利範圍第7項所述的負基準電壓產生電路，其中藉由在所述N井形成N+雜質區域而構成第一基板分接頭，藉由在所述半導體基板形成P+雜質區域而構成第二基板分接頭。
  9. 如申請專利範圍第1項所述的負基準電壓產生電路，其中對所述差動放大器的正側電源端子施加規定的正電源電壓或 接地電壓，對所述差動放大器的負側電源端子施加規定的負電源電壓。
  10. 如申請專利範圍第1項所述的負基準電壓產生電路，其中所述差動放大器包含具有三井結構的多個NMOS電晶體，所述三井結構是在形成於P型半導體基板的N井中形成P井，並在所述P井形成多個電極用雜質區域而構成。
  11. 如申請專利範圍第10項所述的負基準電壓產生電路，其中對於所述N井施加規定的正電源電壓或接地電壓。
  12. 一種負基準電壓產生系統，其特徵在於包括：如申請專利範圍第1項所述的負基準電壓產生電路；以及負電壓產生電路，包含電荷泵，產生規定的負電源電壓並作為負側電源電壓而供給至所述負基準電壓產生電路。
  13. 如申請專利範圍第12項所述的負基準電壓產生系統，更包括：控制電路，藉由使用規定的基準電壓來控制從所述負電壓產生電路輸出的所述負電源電壓，以使所述負電源電壓的變動變小。
  14. 如申請專利範圍第12項所述的負基準電壓產生系統，更包括：控制電路，基於從所述負電壓產生電路輸出的所述負電源電壓，使用從所述負基準電壓產生電路輸出的負基準電壓作為基準電壓來控制所述負電源電壓，以使所述負電源電壓的變動變小。
TW104116818A 2015-01-13 2015-05-26 負基準電壓產生電路及負基準電壓產生系統 TW201626132A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015004352A JP6017593B2 (ja) 2015-01-13 2015-01-13 負基準電圧発生システムとその製造方法

Publications (1)

Publication Number Publication Date
TW201626132A true TW201626132A (zh) 2016-07-16

Family

ID=56368234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116818A TW201626132A (zh) 2015-01-13 2015-05-26 負基準電壓產生電路及負基準電壓產生系統

Country Status (4)

Country Link
US (1) US9397562B1 (zh)
JP (1) JP6017593B2 (zh)
CN (1) CN106200735B (zh)
TW (1) TW201626132A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10606292B1 (en) 2018-11-23 2020-03-31 Nanya Technology Corporation Current circuit for providing adjustable constant circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553506B1 (en) * 2015-10-15 2017-01-24 Sandisk Technologies Llc Charge pump strength calibration and screening in circuit design
CN110348432A (zh) * 2018-04-01 2019-10-18 印芯科技股份有限公司 光学识别模块
US11232818B2 (en) * 2018-07-11 2022-01-25 SK Hynix Inc. Memory system performing reference voltage training operation and operating method of memory system
CN110333752A (zh) * 2019-08-06 2019-10-15 南京微盟电子有限公司 一种恒定功率线性稳压器
US11940823B2 (en) 2019-12-06 2024-03-26 Rohm Co., Ltd. Reference voltage generation circuit
CN114967819B (zh) * 2022-08-01 2022-10-25 苏州悉芯射频微电子有限公司 基于soi工艺的带隙基准电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896317A (ja) * 1981-12-02 1983-06-08 Oki Electric Ind Co Ltd 基準電圧発生回路
JP2605626B2 (ja) * 1994-06-29 1997-04-30 日本電気株式会社 定電圧回路
US20030042938A1 (en) 2001-09-06 2003-03-06 Shvarts Emanuil Y. Equivalent shottky or emanuil shvarts diode (ESD)
US7524108B2 (en) 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
JP4040575B2 (ja) * 2003-12-19 2008-01-30 三菱電機株式会社 電圧発生回路
JP4873442B2 (ja) * 2005-03-31 2012-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7256643B2 (en) * 2005-08-04 2007-08-14 Micron Technology, Inc. Device and method for generating a low-voltage reference
US20070052473A1 (en) * 2005-09-02 2007-03-08 Standard Microsystems Corporation Perfectly curvature corrected bandgap reference
US7479775B2 (en) 2006-07-18 2009-01-20 Etron Technology, Inc. Negative voltage generator
JP2009016929A (ja) 2007-06-29 2009-01-22 Toshiba Corp 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置
JP2009020641A (ja) 2007-07-11 2009-01-29 Panasonic Corp 出力回路
US7639059B1 (en) 2007-09-12 2009-12-29 National Semiconductor Corporation Fast settling reference voltage buffer with wide reference range
JP4660526B2 (ja) 2007-09-21 2011-03-30 株式会社東芝 負電圧検知回路を備えた半導体集積回路
CN101930248B (zh) 2009-06-25 2013-06-12 上海华虹Nec电子有限公司 可调负电压基准电路
US8461910B2 (en) 2011-02-24 2013-06-11 Rf Micro Devices, Inc. High efficiency negative regulated charge-pump
US9391159B2 (en) * 2012-04-03 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Triple well isolated diode and method of making
CN103532371A (zh) * 2012-07-03 2014-01-22 鸿富锦精密工业（深圳）有限公司 负电压产生电路
JP2014115861A (ja) * 2012-12-11 2014-06-26 Sony Corp バンドギャップリファレンス回路
US8786324B1 (en) 2013-05-13 2014-07-22 Via Technologies, Inc. Mixed voltage driving circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10606292B1 (en) 2018-11-23 2020-03-31 Nanya Technology Corporation Current circuit for providing adjustable constant circuit
TWI694321B (zh) * 2018-11-23 2020-05-21 南亞科技股份有限公司 提供可調恆定電流之電流電路

Also Published As

Publication number Publication date
US9397562B1 (en) 2016-07-19
JP6017593B2 (ja) 2016-11-02
CN106200735A (zh) 2016-12-07
US20160204699A1 (en) 2016-07-14
CN106200735B (zh) 2018-03-06
JP2016130905A (ja) 2016-07-21

Similar Documents

Publication Publication Date Title
JP6017593B2 (ja) 負基準電圧発生システムとその製造方法
US9502969B2 (en) Negative reference voltage generating circuit
US5898335A (en) High voltage generator circuit
US7119604B2 (en) Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
KR20110036684A (ko) 온도 독립형 기준 회로
TW200524139A (en) Voltage generating circuit and semiconductor integrated circuit
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
CN105280233B (zh) 负基准电压产生电路及负基准电压产生系统
CN104571251A (zh) 基准电压产生装置
TW202135465A (zh) 參考訊號產生器以及使用參考訊號產生器而在輸出節點提供電壓參考訊號之方法
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
US7714640B2 (en) No-trim low-dropout (LDO) and switch-mode voltage regulator circuit and technique
CN211557142U (zh) 电荷泵调节电路
JP2002091590A (ja) 基準電圧発生回路及び電源装置
KR102207264B1 (ko) 기준 전압 발생기
US10732662B2 (en) Band-gap reference circuit
CN113866486A (zh) 一种超低电源电压检测电路
JP2013246628A (ja) 基準電圧発生回路及び基準電圧発生方法
KR100911149B1 (ko) 기준전압 발생 장치 및 방법, 그리고 그것을 포함하는집적회로 장치
JP5245871B2 (ja) 基準電圧発生回路
JP2003207527A (ja) 高電圧検出回路
US11880249B2 (en) Electronic system for generating multiple power supply output voltages with one regulation loop
JP6532711B2 (ja) 基準電流生成回路、及び降圧充電システム
JP2010067031A (ja) 基準電圧発生回路および電源クランプ回路