JP2016130905A - 負基準電圧発生システムとその製造方法 - Google Patents
負基準電圧発生システムとその製造方法 Download PDFInfo
- Publication number
- JP2016130905A JP2016130905A JP2015004352A JP2015004352A JP2016130905A JP 2016130905 A JP2016130905 A JP 2016130905A JP 2015004352 A JP2015004352 A JP 2015004352A JP 2015004352 A JP2015004352 A JP 2015004352A JP 2016130905 A JP2016130905 A JP 2016130905A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- negative
- well
- power supply
- negative reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000012535 impurity Substances 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Iref=PVref/R31 (3)
(1)オペアンプである差動増幅器1と、
(2)差動増幅器1の出力端子と非反転入力端子との間に接続される帰還抵抗Rcと、
(3)差動増幅器1の出力端子と反転入力端子との間に接続される帰還抵抗Rcと、
(4)差動増幅器1の非反転入力端子に接続されたアノードと、接地されたカソードとを有するダイオードDcと、
(5)差動増幅器1の反転入力端子に抵抗Rbを介して接続されたアノードと、接地されたカソードとをそれぞれ有し、互いに並列に接続された複数m個のダイオードD1〜Dmとを備えて構成される。
(1)ダイオードDcに代えて、ダイオード接続されたPNP型トランジスタQcを備えたこと。
(2)ダイオードD1〜Dmの並列回路に代えて、互いに並列に接続され、各単独でダイオード接続された複数m個のPNP型トランジスタQ1〜Qmを備えた。
非反転入力端子、反転入力端子及び出力端子を有し、正側電源電圧と負側電源電圧で駆動される差動増幅器であって、上記出力端子から第1の抵抗を介して上記非反転入力端子に接続され、上記出力端子から第2の抵抗を介して上記反転入力端子に接続された差動増幅器と、
上記差動増幅器の非反転入力端子に接続されたカソードと、接地されたアノードとを有する第1のダイオードと、
所定の接続点に接続されたカソードと接地されたアノードとをそれぞれ有しかつ互いに並列接続された複数の第2のダイオードと、
上記接続点と上記差動増幅器の反転入力端子との間に接続された第3の抵抗とを備えたことを特徴とする。
上記差動増幅器の負側電源端子には、所定の負電源電圧Vnnが印加されることを特徴とする。
上記負基準電圧発生回路と、
チャージポンプで構成され、所定の負電源電圧を発生して負側電源電圧として上記負基準電圧発生回路に供給する負電圧発生回路とを備えたことを特徴とする。
(1)正電源電圧Vddと負電源電圧Vnnとがそれぞれ正側電源端子、負側電源端子を介して供給されたオペアンプである差動増幅器1と、
(2)差動増幅器1の出力端子と非反転入力端子との間に接続される帰還抵抗Rcと、
(3)差動増幅器1の出力端子と反転入力端子との間に接続される帰還抵抗Rcと、
(4)差動増幅器1の非反転入力端子に接続されたカソードと、接地されたアノードとを有するダイオードDcと、
(5)差動増幅器1の反転入力端子に抵抗Rbを介して接続されたカソードと、接地されたアノードとをそれぞれ有し、互いに並列に接続された複数m個のダイオードD1〜Dmとを備えて構成される。
Vd=kT/q×Ln(If/Is/m)
図2Aは実施形態2に係るBGR型負基準電圧発生回路の構成を示す回路図である。実施形態2に係るBGR型負基準電圧発生回路は、実施形態1に係るBGR型負基準電圧発生回路に比較して以下の点が異なる。
(1)ダイオードDcに代えて、ダイオード接続されたNPN型トランジスタQcを備えた。
(1)ダイオードD1〜Dmに代えて、それぞれダイオード接続されたNPN型トランジスタQ1〜Qmを備えた。
図3Aは実施形態3に係る、負電圧で動作する差動増幅器1の構成例を示す回路図である。図3Aにおいて、差動増幅器1はオペアンプであって、MOSトランジスタM1〜M8と、バイアス抵抗Rbiasと、位相補償キャパシタCcと、入力端子T1,T2と、出力端子T3とを備えて構成される。差動増幅器1の正電源電圧端子は接地電圧Vssに設定され(図1Aや図2Aのように正電源電圧Vddであってもよい)、差動増幅器1は、非反転入力端子T1及び反転入力端子T2に入力される差動入力電圧を差動増幅して出力端子T3から出力する。ここで、Vssは接地電圧であり、Vnnは所定の負電圧である。
図4は実施形態4に係る負基準電圧発生システムの構成例を示すブロック図である。実施形態1又は2に係るBGR型負基準電圧発生回路は、負電源電圧Vnnを必要とするので、正電源電圧Vddから発生させる必要がある。図4において、実施形態4に係る負基準電圧発生システムは、負電圧発生回路71と、例えば実施形態1又は2に係るBGR型負基準電圧発生回路72とを備えて構成される。ここで、負電圧発生回路71は出力電圧コントローラを備えず、正電源電圧Vddで駆動された一段のチャージポンプ又はスイッチドキャパシタコンバータにより−Vdd付近の負電圧を発生することができる。
図5は実施形態5に係る負基準電圧発生システムの構成例を示すブロック図である。実施形態5に係る負基準電圧発生システムは、負電圧発生回路71と例えば実施形態1又は2に係るBGR型負基準電圧発生回路72とに加えて、抵抗R1,R2にてなる抵抗分圧回路73と、例えばオペアンプにてなる差動増幅器74とをさらに備えたことを特徴とする。ここで、抵抗R2の他端には電源電圧Vdfの電圧源が接続され、差動増幅器74の反転入力端子には基準電圧Vrefの基準電圧源が接続され、各電圧Vdf,Vrefは以下の電圧を使用できる。
例えば図13又は図14Aの正基準電圧発生回路により発生された正基準電圧PVref
(2)Vref=例えば図13又は図14Aの正基準電圧発生回路により発生された正基準電圧PVref、もしくは、0V(Vss)
図6は実施形態6に係る負基準電圧発生システムの構成例を示すブロック図である。実施形態6に係る負基準電圧発生システムは、実施形態5に係る負基準電圧発生システムに比較して、以下の点が異なる。
(1)差動増幅器74の反転入力端子に印加される基準電圧Vrefに代えて、BGR型負基準電圧発生回路72から出力される負基準電圧Vbgrを用いる。
(2)差動増幅器74の電源電圧Vp/Vnは、電圧Vdd/Vss、電圧Vss/Vnn、もしくは電圧Vdd/Vnnを用いることができる。
以上説明したように、本実施形態に係る負基準電圧発生回路及びそれを用いた負基準電圧発生システムによれば、従来技術に比較して、温度変化に対してきわめて正確で高精度の負基準電圧を発生することができ、しかも回路構成が簡単であるという特有の効果を有する。
10…P型半導体基板、
11…Nウェル、
11d…深いNウェル、
12…Pウェル、
13,13a,13b,14,15,16…不純物領域、
17…絶縁領域、
71…負電圧発生回路、
72…BGR回路、
73…抵抗分圧回路、
74…演算増幅器、
D1〜Dm,Dc…ダイオード、
M1〜M8…MOSトランジスタ、
Q1〜Qm,Qc…NPN型トランジスタ、
R1,R2,Rb,Rc,Rbias…抵抗、
T1,T2…入力端子、
T3…出力端子。
Vd=kT/q×ln(If/Is/m)
Claims (14)
- バンドギャップリフェレンスを用いて負基準電圧を発生する負基準電圧発生回路において、
非反転入力端子、反転入力端子及び出力端子を有し、正側電源電圧と負側電源電圧で駆動される差動増幅器であって、上記出力端子から第1の抵抗を介して上記非反転入力端子に接続され、上記出力端子から第2の抵抗を介して上記反転入力端子に接続された差動増幅器と、
上記差動増幅器の非反転入力端子に接続されたカソードと、接地されたアノードとを有する第1のダイオードと、
所定の接続点に接続されたカソードと接地されたアノードとをそれぞれ有しかつ互いに並列接続された複数の第2のダイオードと、
上記接続点と上記差動増幅器の反転入力端子端子との間に接続された第3の抵抗とを備えたことを特徴とする負基準電圧発生回路。 - 半導体基板にP型不純物を注入してPウェルを形成し、当該Pウェルの中央部にN+不純物領域を形成してカソードを形成し、当該カソードを取り囲む位置にP+不純物領域を形成してアノードを形成することで、上記第1のダイオード及び上記複数の第2のダイオードを構成したことを特徴とする請求項1記載の負基準電圧発生回路。
- 上記第1のダイオード及び上記複数の第2のダイオードの外側に位置する上記半導体基板にP+不純物領域を形成することで基板タップを構成したことを特徴とする請求項2記載の負基準電圧発生回路。
- 半導体基板にN型不純物を注入してNウェルを形成し、当該Nウェルにおいて、P型不純物を注入してPウェルを形成し、当該Pウェルの中央部にN+不純物領域を形成してカソードを形成し、当該カソードを取り囲む位置にP+不純物領域を形成してアノードを形成することで、上記第1のダイオード及び上記複数の第2のダイオードを構成したことを特徴とする請求項1記載の負基準電圧発生回路。
- 上記NウェルにN+不純物領域を形成することで第1の基板タップを構成し、上記半導体基板にP+不純物領域を形成ることで第2の基板タップを構成したことを特徴とする請求項4記載の負基準電圧発生回路。
- 上記第1のダイオード及び上記複数の第2のダイオードは、トリプルウェル構造を有するNPN型トランジスタのベース−エミッタ間のダイオードで構成されたことを特徴とする請求項1記載の負基準電圧発生回路。
- 半導体基板にN型不純物を注入してNウェルを形成し、当該Nウェルにおいて、P型不純物を注入してPウェルを形成し、当該Pウェルの中央部にN+不純物領域を形成してエミッタを形成し、当該エミッタを取り囲む位置にP+不純物領域を形成してベースを形成することで、上記第1のダイオード及び上記複数の第2のダイオードを構成し、さらに、上記ベースを取り囲む位置にN+不純物領域を形成してコレクタを形成することで上記NPN型トランジスタを構成したことを特徴とする請求項6記載の負基準電圧発生回路。
- 上記NウェルにN+不純物領域を形成することで第1の基板タップを構成し、上記半導体基板にP+不純物領域を形成ることで第2の基板タップを構成したことを特徴とする請求項7記載の負基準電圧発生回路。
- 上記差動増幅器の正側電源端子には、所定の正電源電圧Vdd又は接地電圧が印加され、
上記差動増幅器の負側電源端子には、所定の負電源電圧Vnnが印加されることを特徴とする請求項1〜8のうちのいずれか1つに記載の負基準電圧発生回路。 - 上記差動増幅器は、P型半導体基板に形成されたNウェル上にPウェルを形成し、当該Pウェルに、電極用複数の不純物領域を形成して構成されたトリプルウェル構造を有する複数のNMOSトランジスタを含むことを特徴とする請求項1〜9のうちのいずれか1つに記載の負基準電圧発生回路。
- 上記Nウェルには、所定の正電源電圧Vdd又は接地電圧が印加されてバイアスされることを特徴とする請求項10記載の負基準電圧発生回路。
- 請求項1〜11のうちのいずれか1つに記載の負基準電圧発生回路と、
チャージポンプで構成され、所定の負電源電圧を発生して負側電源電圧として上記負基準電圧発生回路に供給する負電圧発生回路とを備えたことを特徴とする負基準電圧発生システム。 - 上記負電圧発生回路から出力される負電源電圧に基づいて、所定の基準電圧を用いて、上記負電源電圧の変動が小さくなるように上記負電源電圧を制御する制御回路をさらに備えたことを特徴とする請求項12記載の負基準電圧発生システム。
- 上記負電圧発生回路から出力される負電源電圧に基づいて、上記負基準電圧発生回路から出力される負基準電圧を基準電圧として用いて、上記負電源電圧の変動が小さくなるように上記負電源電圧を制御する制御回路をさらに備えたことを特徴とする請求項12記載の負基準電圧発生システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015004352A JP6017593B2 (ja) | 2015-01-13 | 2015-01-13 | 負基準電圧発生システムとその製造方法 |
US14/718,100 US9397562B1 (en) | 2015-01-13 | 2015-05-21 | Negative reference voltage generating circuit and system thereof |
TW104116818A TW201626132A (zh) | 2015-01-13 | 2015-05-26 | 負基準電壓產生電路及負基準電壓產生系統 |
CN201510317824.6A CN106200735B (zh) | 2015-01-13 | 2015-06-11 | 负基准电压产生电路及负基准电压产生系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015004352A JP6017593B2 (ja) | 2015-01-13 | 2015-01-13 | 負基準電圧発生システムとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016130905A true JP2016130905A (ja) | 2016-07-21 |
JP6017593B2 JP6017593B2 (ja) | 2016-11-02 |
Family
ID=56368234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015004352A Active JP6017593B2 (ja) | 2015-01-13 | 2015-01-13 | 負基準電圧発生システムとその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9397562B1 (ja) |
JP (1) | JP6017593B2 (ja) |
CN (1) | CN106200735B (ja) |
TW (1) | TW201626132A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021111994A1 (ja) * | 2019-12-06 | 2021-06-10 | ローム株式会社 | 基準電圧生成回路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9553506B1 (en) * | 2015-10-15 | 2017-01-24 | Sandisk Technologies Llc | Charge pump strength calibration and screening in circuit design |
CN208477552U (zh) * | 2018-04-01 | 2019-02-05 | 印芯科技股份有限公司 | 光学识别模块 |
KR102674619B1 (ko) * | 2018-07-11 | 2024-06-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10606292B1 (en) | 2018-11-23 | 2020-03-31 | Nanya Technology Corporation | Current circuit for providing adjustable constant circuit |
CN110333752A (zh) * | 2019-08-06 | 2019-10-15 | 南京微盟电子有限公司 | 一种恒定功率线性稳压器 |
CN114967819B (zh) * | 2022-08-01 | 2022-10-25 | 苏州悉芯射频微电子有限公司 | 基于soi工艺的带隙基准电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896317A (ja) * | 1981-12-02 | 1983-06-08 | Oki Electric Ind Co Ltd | 基準電圧発生回路 |
JPH0816267A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | 定電圧回路 |
JP2004350290A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Corp | バンドギャップ電圧基準発生器回路、熱検知回路、及び集積回路 |
JP2005184455A (ja) * | 2003-12-19 | 2005-07-07 | Mitsubishi Electric Corp | 電圧発生回路 |
JP2006286678A (ja) * | 2005-03-31 | 2006-10-19 | Renesas Technology Corp | 半導体集積回路装置 |
US20090243709A1 (en) * | 2005-08-04 | 2009-10-01 | Micron Technology, Inc. | Devices, systems, and methods for generating a reference voltage |
JP2014115861A (ja) * | 2012-12-11 | 2014-06-26 | Sony Corp | バンドギャップリファレンス回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030042938A1 (en) | 2001-09-06 | 2003-03-06 | Shvarts Emanuil Y. | Equivalent shottky or emanuil shvarts diode (ESD) |
US20070052473A1 (en) * | 2005-09-02 | 2007-03-08 | Standard Microsystems Corporation | Perfectly curvature corrected bandgap reference |
US7479775B2 (en) | 2006-07-18 | 2009-01-20 | Etron Technology, Inc. | Negative voltage generator |
JP2009016929A (ja) | 2007-06-29 | 2009-01-22 | Toshiba Corp | 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置 |
JP2009020641A (ja) | 2007-07-11 | 2009-01-29 | Panasonic Corp | 出力回路 |
US7639059B1 (en) | 2007-09-12 | 2009-12-29 | National Semiconductor Corporation | Fast settling reference voltage buffer with wide reference range |
JP4660526B2 (ja) | 2007-09-21 | 2011-03-30 | 株式会社東芝 | 負電圧検知回路を備えた半導体集積回路 |
CN101930248B (zh) | 2009-06-25 | 2013-06-12 | 上海华虹Nec电子有限公司 | 可调负电压基准电路 |
US8461910B2 (en) | 2011-02-24 | 2013-06-11 | Rf Micro Devices, Inc. | High efficiency negative regulated charge-pump |
US9391159B2 (en) | 2012-04-03 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Triple well isolated diode and method of making |
CN103532371A (zh) * | 2012-07-03 | 2014-01-22 | 鸿富锦精密工业(深圳)有限公司 | 负电压产生电路 |
US8786324B1 (en) | 2013-05-13 | 2014-07-22 | Via Technologies, Inc. | Mixed voltage driving circuit |
-
2015
- 2015-01-13 JP JP2015004352A patent/JP6017593B2/ja active Active
- 2015-05-21 US US14/718,100 patent/US9397562B1/en active Active
- 2015-05-26 TW TW104116818A patent/TW201626132A/zh unknown
- 2015-06-11 CN CN201510317824.6A patent/CN106200735B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896317A (ja) * | 1981-12-02 | 1983-06-08 | Oki Electric Ind Co Ltd | 基準電圧発生回路 |
JPH0816267A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | 定電圧回路 |
JP2004350290A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Corp | バンドギャップ電圧基準発生器回路、熱検知回路、及び集積回路 |
JP2005184455A (ja) * | 2003-12-19 | 2005-07-07 | Mitsubishi Electric Corp | 電圧発生回路 |
JP2006286678A (ja) * | 2005-03-31 | 2006-10-19 | Renesas Technology Corp | 半導体集積回路装置 |
US20090243709A1 (en) * | 2005-08-04 | 2009-10-01 | Micron Technology, Inc. | Devices, systems, and methods for generating a reference voltage |
JP2014115861A (ja) * | 2012-12-11 | 2014-06-26 | Sony Corp | バンドギャップリファレンス回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021111994A1 (ja) * | 2019-12-06 | 2021-06-10 | ローム株式会社 | 基準電圧生成回路 |
US11940823B2 (en) | 2019-12-06 | 2024-03-26 | Rohm Co., Ltd. | Reference voltage generation circuit |
Also Published As
Publication number | Publication date |
---|---|
US20160204699A1 (en) | 2016-07-14 |
CN106200735B (zh) | 2018-03-06 |
TW201626132A (zh) | 2016-07-16 |
US9397562B1 (en) | 2016-07-19 |
JP6017593B2 (ja) | 2016-11-02 |
CN106200735A (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6017593B2 (ja) | 負基準電圧発生システムとその製造方法 | |
US9502969B2 (en) | Negative reference voltage generating circuit | |
US7164260B2 (en) | Bandgap reference circuit with a shared resistive network | |
US8786271B2 (en) | Circuit and method for generating reference voltage and reference current | |
TW200524139A (en) | Voltage generating circuit and semiconductor integrated circuit | |
JP2008108009A (ja) | 基準電圧発生回路 | |
US20140266139A1 (en) | Bandgap Reference Circuit | |
JP5882397B2 (ja) | 負基準電圧発生回路及び負基準電圧発生システム | |
JP2015153418A (ja) | 反転ゲート電圧基準器及びその使用方法 | |
CN103076830A (zh) | 带隙基准电路 | |
TW201931046A (zh) | 包括帶隙參考電路的電路 | |
US9568929B2 (en) | Bandgap reference circuit with beta-compensation | |
JP4476323B2 (ja) | 基準電圧発生回路 | |
JP2007188245A (ja) | 基準電圧発生回路および半導体集積装置 | |
TW202135465A (zh) | 參考訊號產生器以及使用參考訊號產生器而在輸出節點提供電壓參考訊號之方法 | |
US7714640B2 (en) | No-trim low-dropout (LDO) and switch-mode voltage regulator circuit and technique | |
JP4023991B2 (ja) | 基準電圧発生回路及び電源装置 | |
CN114442727A (zh) | 基准电压电路 | |
JP2013246628A (ja) | 基準電圧発生回路及び基準電圧発生方法 | |
KR100911149B1 (ko) | 기준전압 발생 장치 및 방법, 그리고 그것을 포함하는집적회로 장치 | |
US20130033952A1 (en) | Semiconductor memory device | |
US8791750B2 (en) | Constant voltage constant current generation circuit | |
EP3327538B1 (en) | Voltage reference circuit | |
CN117170453A (zh) | 参考电压产生电路及车规级芯片 | |
CN115185332A (zh) | 无电流镜高精度能隙电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6017593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |