JP5882397B2 - 負基準電圧発生回路及び負基準電圧発生システム - Google Patents
負基準電圧発生回路及び負基準電圧発生システム Download PDFInfo
- Publication number
- JP5882397B2 JP5882397B2 JP2014116632A JP2014116632A JP5882397B2 JP 5882397 B2 JP5882397 B2 JP 5882397B2 JP 2014116632 A JP2014116632 A JP 2014116632A JP 2014116632 A JP2014116632 A JP 2014116632A JP 5882397 B2 JP5882397 B2 JP 5882397B2
- Authority
- JP
- Japan
- Prior art keywords
- negative
- voltage
- reference voltage
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims description 10
- 239000007858 starting material Substances 0.000 claims description 8
- 238000009966 trimming Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 23
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
Iref=PVref/R31 (3)
接地電圧又は当該接地電圧よりも低い第1の負電圧のノードと、上記第1の負電圧よりも低い所定の第2の負電圧のノードとの間に接続されたクランプ型基準電圧回路であって、
(1)第1の抵抗と、互いに並列に接続された複数の第1のPMOSトランジスタと、第2の抵抗とが直列に接続された第1の回路と、
(2)第2のPMOSトランジスタと、第3の抵抗とが直列に接続された第2の回路とを
並列に接続して構成され、上記第1の抵抗及び第2のPMOSトランジスタが上記第1の負電圧のノードに接続されかつ上記第2の抵抗及び上記第3の抵抗が上記第2の負電圧に接続されたクランプ型基準電圧回路と、
上記複数の第1のPMOSトランジスタのゲート及び上記第2のPMOSトランジスタのゲートに接続される出力端子を有する差動増幅器であって、上記複数の第1のPMOSトランジスタのドレインと上記第2の抵抗との間のノード電圧と、上記第2のPMOSトランジスタのドレインと上記第3の抵抗との間のノード電圧との差電圧を差動増幅して所定の負基準電圧を出力する差動増幅器とを備えることを特徴とする。
接地電圧と上記第1の負電圧のノードとの間に挿入される第4の抵抗と、
上記第2の抵抗と上記第3の抵抗との接続点と、第2の負電圧のノードの負電圧よりも低い負電圧を有する第3の負電圧のノードとの間に挿入される第5の抵抗とをさらに備えることを特徴とする。
上記複数の第1のPMOSトランジスタのゲート及び上記第2のPMOSトランジスタのゲートは、上記差動増幅器の出力端子に代えて、上記バッファアンプの出力端子に接続されることを特徴とする。
正基準電圧に基づいて、もしくは所定の制御信号に応答して、負電圧を発生する負電圧発生器を備え、
上記発生された負電圧を上記第2の負電圧又は上記第3の負電圧として負基準電圧を発生する請求項1〜5のうちのいずれか1つに記載の負基準電圧発生回路とを備えることを特徴とする。
(1)差動増幅器10は、PMOSトランジスタP11,P12と、NMOSトランジスタN11,N12と、抵抗R11とを備えて構成される。
(2)抵抗R1は、ドレインとゲートが接続された、いわゆる「ダイオード接続」されたNMOSトランジスタN21と抵抗Rsとで置き換えられる。
(3)抵抗R2は、ドレインとゲートが接続された、いわゆる「ダイオード接続」されたNMOSトランジスタN22と抵抗Rsとで置き換えられる。
(4)キャパシタCcと抵抗Rcの直列回路にてなる位相補償回路4が、差動増幅器10の出力端子とノードN5との間に接続される。
(1)特許文献1において開示された従来技術に係る回路であって、正の電源電圧Vppに基づいて、所定の負電圧Vnnを発生する図7の負電圧発生器2と、
(2)負電圧Vnnと、接地電圧Vssとを用いて所定の負基準電圧NVrefを発生する、実施形態に係る図1の負基準電圧発生回路1と、
(3)正の電源電圧Vddと接地電圧Vssとを用いて、電源オン時にクランプ型基準電圧回路5のトランジスタ回路CP1をすぐに動作状態にするためにノードN1に印加すべき所定の負電圧Vsnを発生するスターター回路7と、
(4)負基準電圧発生回路1から出力される負基準電圧NVrefを所定の負基準電圧NVref1(NVref1>NVref又はNVref1<NVref)に電圧変換するトリミング回路3とを備えて構成される。
(1)抵抗Rdを設けない。すなわち、本発明では、抵抗Rdを設けなくてもよい。
(2)バッファアンプ6を設けない。すなわち、本発明では、バッファアンプ6を設けなくてもよい。
V2<0VでかつV2<VN0 (8)
VN0≦0V (9)
VN3<VN0 (10)
VN0=0V (12)
ノードN0は抵抗Rd(図1、図3、図5)を介してV0=0Vのノードに接続されてもよい。
VN3≦−1V (13)
ノードN3は抵抗Rsを介してN3(その電圧V3<0V)に接続されてもよい。
ノードN3の電圧VN3はチャージポンプ21(図3)によって制御されてもよい。
抵抗R1,R2はダイオード接続のMOSトランジスタで構成してもよい。
図3のスターター回路7をさらに備えてもよい。
発生した負基準電圧NVrefをトリミング回路に出力してもよい。
V1≧0V (15)
V2≦−1V (16)
V3≦−1V (17)
V2=V3 (19)
電圧V2,V3はチャージポンプ21(図3)により制御されてもよい。
抵抗R1,R2はダイオード接続のMOSトランジスタで構成してもよい。
図3のスターター回路7をさらに備えてもよい。
発生した負基準電圧NVrefをトリミング回路に出力してもよい。
2,2A…負電圧発生器、
3…トリミング回路、
4…位相補償回路、
5…クランプ型基準電圧回路、
6…スターター回路、
10,20…差動増幅器、
21…チャージポンプ、
Cc…キャパシタ、
CP1…トランジスタ回路、
N1〜N5…ノード、
N11,N12…NチャンネルMOSトランジスタ(NMOSトランジスタ)、
P1−1〜P1−m,P2,P3,P11,P12…PチャンネルMOSトランジスタ(PMOSトランジスタ)、
R0,R1,R2,R3,R11,R21,R22,Rc,Rd,Rs…抵抗。
Claims (8)
- 接地電圧又は当該接地電圧よりも低い第1の負電圧のノードと、上記第1の負電圧よりも低い所定の第2の負電圧のノードとの間に接続されたクランプ型基準電圧回路であって、
(1)第1の抵抗と、互いに並列に接続された複数の第1のPMOSトランジスタと、第2の抵抗とが直列に接続された第1の回路と、
(2)第2のPMOSトランジスタと、第3の抵抗とが直列に接続された第2の回路とを
並列に接続して構成され、上記第1の抵抗及び第2のPMOSトランジスタが上記第1の負電圧のノードに接続されかつ上記第2の抵抗及び上記第3の抵抗が上記第2の負電圧に接続されたクランプ型基準電圧回路と、
上記複数の第1のPMOSトランジスタのゲート及び上記第2のPMOSトランジスタのゲートに接続される出力端子を有する差動増幅器であって、上記複数の第1のPMOSトランジスタのドレインと上記第2の抵抗との間のノード電圧と、上記第2のPMOSトランジスタのドレインと上記第3の抵抗との間のノード電圧との差電圧を差動増幅して所定の負基準電圧を出力する差動増幅器とを備えることを特徴とする負基準電圧発生回路。 - 上記複数の第1のPMOSトランジスタと、上記第2のPMOSトランジスタは互いに実質的に同一のサイズを有することを特徴とする請求項1記載の負基準電圧発生回路。
- 上記クランプ型基準電圧回路は、
接地電圧と上記第1の負電圧のノードとの間に挿入される第4の抵抗と、
上記第2の抵抗と上記第3の抵抗との接続点と、第2の負電圧のノードの負電圧よりも低い負電圧を有する第3の負電圧のノードとの間に挿入される第5の抵抗とをさらに備えることを特徴とする請求項1又は2記載の負基準電圧発生回路。 - 上記差動増幅器から出力される負基準電圧を緩衝増幅して出力するバッファアンプをさらに備え、
上記複数の第1のPMOSトランジスタのゲート及び上記第2のPMOSトランジスタのゲートは、上記差動増幅器の出力端子に代えて、上記バッファアンプの出力端子に接続されることを特徴とする請求項1〜3のうちのいずれか1つに記載の負基準電圧発生回路。 - 上記第2の抵抗及び上記第3の抵抗はそれぞれ、ダイオード接続されたMOSトランジスタにより形成されたことを特徴とする請求項1〜4のうちのいずれか1つに記載の負基準電圧発生回路。
- 正基準電圧に基づいて、もしくは所定の制御信号に応答して、負電圧を発生する負電圧発生器を備え、
上記発生された負電圧を上記第2の負電圧又は上記第3の負電圧として負基準電圧を発生する請求項1〜5のうちのいずれか1つに記載の負基準電圧発生回路とを備えることを特徴とする負基準電圧発生システム。 - 上記負基準電圧発生回路により発生された負基準電圧を別の負基準電圧に電圧変換して出力するトリミング回路をさらに備えることを特徴とする請求項6記載の負基準電圧発生システム。
- 電源オン時に所定の負電圧を上記複数の第1のPMOSトランジスタのドレインに印加するスターター回路をさらに備えることを特徴とする請求項6又は7記載の負基準電圧発生システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116632A JP5882397B2 (ja) | 2014-06-05 | 2014-06-05 | 負基準電圧発生回路及び負基準電圧発生システム |
US14/513,852 US9285821B2 (en) | 2014-06-05 | 2014-10-14 | Negative reference voltage generating circuit and negative reference voltage generating system using the same |
TW104100490A TWI541628B (zh) | 2014-06-05 | 2015-01-08 | 負基準電壓產生電路及負基準電壓產生系統 |
CN201510024620.3A CN105280233B (zh) | 2014-06-05 | 2015-01-19 | 负基准电压产生电路及负基准电压产生系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116632A JP5882397B2 (ja) | 2014-06-05 | 2014-06-05 | 負基準電圧発生回路及び負基準電圧発生システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230737A JP2015230737A (ja) | 2015-12-21 |
JP5882397B2 true JP5882397B2 (ja) | 2016-03-09 |
Family
ID=54769528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014116632A Active JP5882397B2 (ja) | 2014-06-05 | 2014-06-05 | 負基準電圧発生回路及び負基準電圧発生システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9285821B2 (ja) |
JP (1) | JP5882397B2 (ja) |
CN (1) | CN105280233B (ja) |
TW (1) | TWI541628B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140080725A (ko) * | 2012-12-14 | 2014-07-01 | 에스케이하이닉스 주식회사 | 음전압 조절 회로 및 이를 포함하는 전압 생성 회로 |
CN107481760B (zh) * | 2016-06-08 | 2020-06-02 | 中芯国际集成电路制造(天津)有限公司 | 负压输出电路 |
US10198014B2 (en) | 2017-03-31 | 2019-02-05 | Stmicroelectronics International N.V. | Low leakage low dropout regulator with high bandwidth and power supply rejection |
US10739808B2 (en) | 2018-05-31 | 2020-08-11 | Richwave Technology Corp. | Reference voltage generator and bias voltage generator |
CN110942789A (zh) * | 2018-09-21 | 2020-03-31 | 合肥格易集成电路有限公司 | 一种灵敏放大器电路及非易失存储器 |
TWI718804B (zh) * | 2019-12-09 | 2021-02-11 | 大陸商北京集創北方科技股份有限公司 | 帶隙參考電路及具有其之電子電路裝置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3450629B2 (ja) | 1997-02-26 | 2003-09-29 | 株式会社東芝 | 負電圧検知回路及び不揮発性半導体記憶装置 |
JP4345152B2 (ja) * | 1999-01-14 | 2009-10-14 | ソニー株式会社 | 起動回路およびそれを用いた電圧供給回路 |
JP4270336B2 (ja) | 1999-05-27 | 2009-05-27 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6242898B1 (en) | 1999-09-14 | 2001-06-05 | Sony Corporation | Start-up circuit and voltage supply circuit using the same |
JP4754102B2 (ja) | 2001-06-11 | 2011-08-24 | エルピーダメモリ株式会社 | 負電圧発生回路および半導体記憶装置 |
US6930537B1 (en) * | 2002-02-01 | 2005-08-16 | National Semiconductor Corporation | Band-gap reference circuit with averaged current mirror offsets and method |
US7524108B2 (en) | 2003-05-20 | 2009-04-28 | Toshiba American Electronic Components, Inc. | Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry |
TW200524139A (en) * | 2003-12-24 | 2005-07-16 | Renesas Tech Corp | Voltage generating circuit and semiconductor integrated circuit |
US20060043957A1 (en) * | 2004-08-30 | 2006-03-02 | Carvalho Carlos M | Resistance trimming in bandgap reference voltage sources |
WO2006025099A1 (ja) | 2004-08-31 | 2006-03-09 | Spansion Llc | 不揮発性記憶装置、およびその制御方法 |
US7375504B2 (en) * | 2004-12-10 | 2008-05-20 | Electronics And Telecommunications Research Institute | Reference current generator |
JP4780968B2 (ja) * | 2005-01-25 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 基準電圧回路 |
KR100939291B1 (ko) * | 2005-02-24 | 2010-01-28 | 후지쯔 가부시끼가이샤 | 기준 전압 발생 회로 |
US7479775B2 (en) | 2006-07-18 | 2009-01-20 | Etron Technology, Inc. | Negative voltage generator |
GB2442493A (en) * | 2006-10-04 | 2008-04-09 | Iti Scotland Ltd | Start-up circuit for bandgap circuit |
JP2009016929A (ja) | 2007-06-29 | 2009-01-22 | Toshiba Corp | 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置 |
US20090066313A1 (en) * | 2007-09-07 | 2009-03-12 | Nec Electronics Corporation | Reference voltage circuit compensated for temprature non-linearity |
JP4660526B2 (ja) | 2007-09-21 | 2011-03-30 | 株式会社東芝 | 負電圧検知回路を備えた半導体集積回路 |
KR101092997B1 (ko) * | 2009-12-14 | 2011-12-12 | 주식회사 하이닉스반도체 | 네거티브 내부전압 생성장치 |
DE102011056141A1 (de) | 2010-12-20 | 2012-06-21 | Samsung Electronics Co., Ltd. | Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet |
US8461910B2 (en) | 2011-02-24 | 2013-06-11 | Rf Micro Devices, Inc. | High efficiency negative regulated charge-pump |
CN103514937B (zh) * | 2012-06-18 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 一种存储器放电电路 |
-
2014
- 2014-06-05 JP JP2014116632A patent/JP5882397B2/ja active Active
- 2014-10-14 US US14/513,852 patent/US9285821B2/en active Active
-
2015
- 2015-01-08 TW TW104100490A patent/TWI541628B/zh active
- 2015-01-19 CN CN201510024620.3A patent/CN105280233B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105280233B (zh) | 2019-10-11 |
US20150355665A1 (en) | 2015-12-10 |
TW201546597A (zh) | 2015-12-16 |
JP2015230737A (ja) | 2015-12-21 |
US9285821B2 (en) | 2016-03-15 |
CN105280233A (zh) | 2016-01-27 |
TWI541628B (zh) | 2016-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5882397B2 (ja) | 負基準電圧発生回路及び負基準電圧発生システム | |
KR102062116B1 (ko) | 일정 전류 제공 장치 및 방법 | |
JP5911614B1 (ja) | 負基準電圧発生回路 | |
JP4844619B2 (ja) | 半導体メモリ装置 | |
JP2008108009A (ja) | 基準電圧発生回路 | |
US9589630B2 (en) | Low voltage current reference generator for a sensing amplifier | |
JP5492702B2 (ja) | 半導体装置 | |
JP4445780B2 (ja) | 電圧レギュレータ | |
US11342010B2 (en) | Managing bit line voltage generating circuits in memory devices | |
JP5318676B2 (ja) | 半導体装置 | |
JP2012216034A (ja) | 定電流源回路 | |
JP5535447B2 (ja) | 電源電圧降圧回路、半導体装置および電源電圧回路 | |
US9419596B2 (en) | Sense amplifier with improved margin | |
JP2009520415A (ja) | 高速フラッシュメモリデバイスのアドレス遷移検出器 | |
JP2008197723A (ja) | 電圧発生回路 | |
JP2008107971A (ja) | 電源電圧発生回路および半導体集積回路装置 | |
US9564181B2 (en) | Memory device comprising double cascode sense amplifiers | |
JP2010152894A (ja) | 不揮発性メモリ用の一定の基準セル電流発生器 | |
US8582385B2 (en) | Semiconductor memory device | |
JP2003207527A (ja) | 高電圧検出回路 | |
JP5876807B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
JP2013142944A (ja) | 定電流回路 | |
JP2010219486A (ja) | 中間電位発生回路 | |
JP5225013B2 (ja) | 電位検知回路及びbgr電位検知回路 | |
JP5428259B2 (ja) | 基準電圧発生回路および電源クランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5882397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |