JP5535447B2 - 電源電圧降圧回路、半導体装置および電源電圧回路 - Google Patents

電源電圧降圧回路、半導体装置および電源電圧回路 Download PDF

Info

Publication number
JP5535447B2
JP5535447B2 JP2008128587A JP2008128587A JP5535447B2 JP 5535447 B2 JP5535447 B2 JP 5535447B2 JP 2008128587 A JP2008128587 A JP 2008128587A JP 2008128587 A JP2008128587 A JP 2008128587A JP 5535447 B2 JP5535447 B2 JP 5535447B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
supply voltage
circuit
down circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008128587A
Other languages
English (en)
Other versions
JP2009277074A (ja
Inventor
良平 古屋
陽治 出井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008128587A priority Critical patent/JP5535447B2/ja
Priority to US12/435,780 priority patent/US7863969B2/en
Publication of JP2009277074A publication Critical patent/JP2009277074A/ja
Application granted granted Critical
Publication of JP5535447B2 publication Critical patent/JP5535447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源電圧降圧回路、半導体装置および電源電圧回路に関し、特には、出力段としてNch(Nチャネル)トランジスタが用いられる電源電圧降圧回路、半導体装置および電源電圧回路に関する。
半導体装置において、外部から供給される外部電源電圧を降圧して内部電源電圧を生成する降圧回路が知られている。内部電源電圧は、外部電源電圧よりも低い電圧によって駆動する半導体素子に供給される。
特許文献1には、出力段がPch(Pチャネル)トランジスタである降圧回路が記載されている。
図11は、出力段がPchトランジスタである降圧回路を示した回路図である。図11において、降圧回路100は、Pchトランジスタ101と、アンプ102と、を含む。
Pchトランジスタ101のソースには、外部電源電圧VDDが供給される。Pchトランジスタ101のゲートには、アンプ102の出力が供給される。Pchトランジスタ101のドレインは、アンプ102の出力に応じて外部電源電圧VDDから降圧された電圧VOUTを出力する。
アンプ102は、外部電源電圧VDDを電源電圧として用いて、基準電圧VREFとPchトランジスタ101のドレインに生じる電圧との差を増幅して制御電圧を生成する。アンプ102は、その制御電圧を、Pchトランジスタ101のゲートに供給する。
このため、降圧回路100では、Pchトランジスタ101のドレインに生じる電圧が基準電圧VREFに維持されるような制御が行われる。
また、近年、半導体装置の低電圧化により、外部電源電圧VDDが1.8V→1.4V→1.2V→1.0Vと低下してきている。
外部電源電圧VDDが下がると、出力段がPchトランジスタである降圧回路では、PchトランジスタのVgs(ソースとゲート間の電圧)およびVds(ソースとドレイン間の電圧)が共に下がる。よって、出力段であるPchトランジスタの駆動能力が落ちてしまう。
駆動能力の低下を小さくするために、出力段としてNchトランジスタが使用された降圧回路がある(特許文献1および2参照)。
この降圧回路では、出力段としてNchトランジスタが使用されているので、アンプの電源として、外部電源電圧VDDを昇圧した昇圧電源電圧VPPを用いる必要がある。
図12は、出力段がNchトランジスタである降圧回路を示した回路図である。図12において、降圧回路200は、Nchトランジスタ201と、アンプ202と、昇圧回路203と、を含む。
Nchトランジスタ201のドレインには、外部電源電圧VDDが供給される。Nchトランジスタ201のゲートには、アンプ202の出力が供給される。Nchトランジスタ201のソースは、アンプ202の出力に応じて外部電源電圧VDDから降圧された電圧VOUTを出力する。
昇圧回路203は、外部電源電圧VDDを昇圧して電圧VPPを生成する。例えば、昇圧回路203は、チャージポンプ等を含む。
アンプ202は、電圧VPPを電源電圧として用いて、基準電圧VREFとNchトランジスタ201のソースに生じる電圧との差を増幅して制御電圧を生成する。アンプ202は、その制御電圧を、Nchトランジスタ201のゲートに供給する。
このため、降圧回路200では、Nchトランジスタ201のソースに生じる電圧が基準電圧VREFに維持されるような制御が行われる。
特開2000−148263号公報 特開2006−31158号公報
出力段がNchトランジスタである降圧回路は、外部電源電圧VDDを昇圧するため、昇圧回路を必要とする。
昇圧回路は、段階的に昇圧していくため、その特性上、昇圧時にノイズを発生しやすい。よって、昇圧回路から出力される昇圧電源電圧には、昇圧時に発生するノイズが含まれる可能性が高い。
このため、出力段がNchトランジスタである降圧回路内のアンプは、昇圧電源電圧に含まれるノイズの影響を受けやすくなる。よって、出力段がNchトランジスタである降圧回路は、昇圧電源電圧に含まれるノイズの影響を受けてしまうという課題があった。
本発明の目的は、上述した課題を解決可能な、電源電圧降圧回路、半導体装置および電源電圧回路を提供することにある。
本発明の電源電圧降圧回路は、一端に第1電圧の電源電圧が供給され、他端が出力端子として機能する出力用Nチャネルトランジスタと、前記第1電圧を昇圧して、前記第1電圧よりも高い第2電圧を生成する昇圧回路と、前記第2電圧を降圧して、前記第1電圧よりも高く、かつ、前記第2電圧よりも低い、第3電圧を生成する降圧回路と、前記第3電圧を電源電圧として用いて、基準電圧と前記出力端子に生じる電圧との差を増幅して第4電圧を生成し、前記第4電圧を前記出力用Nチャネルトランジスタのゲートに供給するアンプと、を含む。
本発明の半導体装置は、前記電源電圧降圧回路を備える。
本発明の電源電圧回路は、第1電圧を昇圧して、前記第1電圧よりも高い第2電圧を生成する昇圧回路と、前記第2電圧を降圧して、前記第1電圧よりも高く、かつ、前記第2電圧よりも低い、第3電圧を生成する降圧回路と、を含む。
本発明によれば、出力段としてNchトランジスタが用いられる電源電圧降圧回路において、昇圧回路にて生じたノイズの影響を低減することが可能になる。
以下、本発明の実施形態を図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態の電源電圧降圧回路を示した回路図である。
図1において、電源電圧降圧回路1は、Nchトランジスタ2と、昇圧回路3と、降圧回路4と、アンプ(増幅回路)5と、を含む。なお、昇圧回路3と降圧回路4とは、電源電圧回路に含まれる。
電源電圧降圧回路1は、外部から供給される外部電源電圧VDDを降圧して内部電源電圧VPERDを生成し出力する。なお、外部電源電圧VDDは、一般的に第1電圧の電源電圧と呼ぶことができる。内部電源電圧VPERDは、例えば、DRAM(Dynamic Random Access Memory)のDLL(Delay Locked Loop)回路用の内部降圧電源電圧として使用される。
Nchトランジスタ2は、一般的に出力用Nchトランジスタと呼ぶことができる。
Nchトランジスタ2のドレインには、外部電源電圧VDDが供給される。Nchトランジスタ2のソースは、出力端子として機能する。Nchトランジスタ2のドレインは、一般的にNchトランジスタ2の一端と呼ぶことができる。Nchトランジスタ2のソースは、一般的にNchトランジスタ2の他端と呼ぶことができる。
昇圧回路3は、外部電源電圧VDDを昇圧して、外部電源電圧VDDよりも高い昇圧電源電圧VPPを生成する。なお、昇圧電源電圧VPPは、一般的に第2電圧と呼ぶことができる。昇圧回路3は、段階的に昇圧していくため、その特性上、昇圧時にノイズを発生しやすい。
昇圧回路3は、特に、その構成について限定されない。
例えば、昇圧回路3は、基準電圧VREFが入力されると共に帰還ループを構成するコンパレータと、リングオシレータと、チャージポンプと、直列に接続された2つの抵抗と、を含む。
この場合、コンパレータは、チャージポンプにて生成された昇圧電源電圧VPPを2つの抵抗で分圧した電圧VPP2と、基準電圧VREFと、を比較する。コンパレータは、VPP2>VREFであればイネーブル信号としてHレベルを出力し、VPP2<VREFであればLレベルを出力する。
リングオシレータは、クロック発振回路を備え、イネーブル信号がHレベルのときにクロック信号をチャージポンプに供給し、Lレベルのときは発振を停止してクロック信号の供給をストップする。
チャージポンプは、クロック信号をもとに倍圧整流を行い、昇圧電源電圧VPPを出力する。
この昇圧回路では、昇圧電源電圧VPPが所定の電圧より高くなるとリングオシレータの発振が停止するため、徐々に昇圧電源電圧VPPが低下する。また、昇圧電源電圧VPPが所定の電圧より低くなるとリングオシレータの発振が再開するため、徐々に昇圧電源電圧VPPが上昇する。このようにして昇圧電源電圧VPPは、所定の電圧に維持される。
なお、この昇圧回路では、リングオシレータの発振の開始と停止、または、チャージポンプの動作の開始と停止に伴い、ノイズが発生する可能性がある。
降圧回路4は、昇圧電源電圧VPPを降圧して、昇圧電源電圧VPPよりも低く、かつ、外部電源電圧VDDよりも高い、降圧電源電圧VPPDを生成する。なお、降圧電源電圧VPPDは、一般的に第3電圧と呼ぶことができる。
アンプ5は、例えば、差動増幅回路である。アンプ5では、非反転入力端子に基準電圧VREFが供給され、反転入力端子にNchトランジスタ2のソースに生じる電圧が供給される。
アンプ5は、降圧電源電圧VPPDを電源電圧として用いて、基準電圧VREFとNchトランジスタ2のソースに生じる電圧との差を増幅して制御電圧を生成する。アンプ5は、制御電圧をNchトランジスタ2のゲートに供給する。なお、制御電圧は、一般的に第4電圧と呼ぶことができる。
次に、動作を説明する。
昇圧回路3は、例えば1.5Vの外部電源電圧VDDを昇圧して、例えば2.7Vの昇圧電源電圧VPPを生成する。なお、昇圧電源電圧VPPには、昇圧動作に起因するノイズが含まれている可能性がある。
降圧回路4は、2.7Vの昇圧電源電圧VPPを降圧して、例えば2.4Vの降圧電源電圧VPPDを生成する。降圧回路4が、昇圧電源電圧VPPを降圧電源電圧VPPDに降圧することによって、昇圧電源電圧VPPに含まれているノイズが小さくなる。
なお、降圧回路4が昇圧電源電圧VPPを降圧しすぎると、出力段のNchトランジスタ2の駆動力が落ちることになる。このため、本実施形態では、昇圧電源電圧VPPから降圧電源電圧VPPDへの降圧は、0.3Vとしている。
アンプ5は、降圧電源電圧VPPDを電源電圧として用いる。
このため、出力段がNchトランジスタ2である電源電圧降圧回路1は、例えば1.0Vの基準電圧VREFを基準電位として、1.5Vの外部電源電圧VDDを降圧し、Nchトランジスタ2のソースから1.0Vの内部電源電圧VPERDを出力する。
本実施形態によれば、出力段がNchトランジスタの電源電圧降圧回路において、外部電源電圧を昇圧回路3で昇圧した後に降圧回路4で降圧した電圧が、アンプ5の電源電圧として用いられる。
このため、昇圧回路3で生じたノイズが、降圧回路4によって降圧回路の特性を利用して低減される。よって、昇圧回路3で生じたノイズがアンプ5の動作に影響を与えることを少なくできる。したがって、昇圧回路3で生じたノイズの影響を受けにくい内部電源電圧VPERDを供給することが可能になる。
また、アンプ5の電源電圧として、外部電源電圧VDDが使用されないため、外部電源電圧VDDに生じたノイズの影響を受けにくい内部電源電圧VPERDを供給することが可能になる。
本実施形態では、外部電源電圧VDDを昇圧回路3で昇圧した昇圧電源電圧VPPを降圧回路4によって降圧した降圧電源電圧VPPDをアンプ5に供給して、Nchトランジスタ2の制御電圧を生成している。しかし、降圧電源電圧VPPDは、降圧電源を生成するための制御電圧を生成するためのアンプの電源に限られず、様々な用途の電源として利用できる。
(第2の実施形態)
図2は、本発明の第2の実施形態の電源電圧降圧回路を有する半導体装置を示した回路図である。図2において、図1に示したものと同一のものには同一符号を付してある。以下、図2に示した半導体装置について、図1に示した第1の実施形態と異なる点を中心に説明する。
図2において、半導体装置10は、電源電圧降圧回路1と、DLL回路6と、メモリアレイ7と、を含む。降圧回路4は、Pchトランジスタ4aと、生成回路4bと、アンプ4cと、を含む。アンプ5は、一対のPchトランジスタ5aおよび5bと、一対のNchトランジスタ5cおよび5dと、定電流回路5eと、を含む。
Pchトランジスタ4aは、一般的に降圧用Pchトランジスタと呼ぶことができる。
Pchトランジスタ4aのソースには、昇圧電源電圧VPPが供給される。Pchトランジスタ4aのドレインは、降圧電源電圧VPPDを出力する。Pchトランジスタ4aのソースは、一般的にPchトランジスタ4aの一端と呼ぶことができる。Pchトランジスタ4aのドレインは、一般的にPchトランジスタ4aの他端と呼ぶことができる。
生成回路4bは、降圧電源電圧VPPDを分圧して電圧VPPaを生成する。生成回路4bは、直列に接続された抵抗4b1および4b2を含む。降圧電源電圧VPPDが、抵抗4b1および4b2によって分圧されて、電圧VPPaが生成される。なお、電圧VPPaは、一般的に第5電圧と呼ぶことができる。
アンプ4cは、一般的に降圧用増幅回路と呼ぶことができる。
アンプ4cは、昇圧電源電圧VPPを電源電圧として用いて、基準電圧VREFと電圧VPPaとの差を増幅して調整電圧を生成する。アンプ4cは、調整電圧をPchトランジスタ4aのゲートに供給する。なお、調整電圧は、一般的に第6電圧と呼ぶことができる。
Pchトランジスタ5aおよび5bは、カレントミラー回路を構成する。
Pchトランジスタ5aおよび5bのそれぞれのソースには、降圧電源電圧VPPDが供給される。Pchトランジスタ5aおよび5bのそれぞれのソースは、一般的にPchトランジスタ5aおよび5bのそれぞれの一端と呼ぶことができる。
Pchトランジスタ5aおよび5bのそれぞれのドレインは、Nchトランジスタ5cおよび5dのそれぞれのドレインと個別に接続されている。Pchトランジスタ5aおよび5bのそれぞれのドレインは、一般的にPchトランジスタ5aおよび5bのそれぞれの他端と呼ぶことができる。Nchトランジスタ5cおよび5dのそれぞれのドレインは、一般的にNchトランジスタ5cおよび5dのそれぞれの一端と呼ぶことができる。
Pchトランジスタ5aのドレインは、Nchトランジスタ2のゲートと接続されている。
Nchトランジスタ5cのゲートは、Nchトランジスタ2のソースと接続されている。Nchトランジスタ5dのゲートには、基準電圧VREFが供給される。
Nchトランジスタ5cおよび5dのそれぞれのソースは、定電流回路5eと接続されている。Nchトランジスタ5cおよび5dのそれぞれのソースは、一般的にNchトランジスタ5cおよび5dのそれぞれの他端と呼ぶことができる。
Pchトランジスタ5aおよび5bのそれぞれのゲートは、Pchトランジスタ5bのドレインと接続されている。
DLL回路6は、一般に負荷回路と呼ぶことができる。
DLL回路6は、Nchトランジスタ2の出力端子から供給される内部電源電圧VPERDを電源電圧として用いて、DRAMにおいて外部クロックと内部クロックとの間の時間差を制御する。DLL回路6で用いられる電源電圧は、DLLクロックの微小な調整に用いられる。このため、DLL回路6は、特に安定した電源電圧を必要とする。
メモリアレイ7は、昇圧電源電圧VPPをワード(WORD)線7aの昇圧電源電圧として用いる。
本実施形態によれば、降圧回路4が、昇圧電源電圧VPPを降圧電源電圧VPPDに降圧する。このため、降圧回路4の特性により昇圧電源電圧VPPのノイズを低減することができる。よって、アンプ5の電源電圧が安定し、内部電源電圧VPERDが安定する。したがって、安定した内部電源電圧VPERDを、DLL回路6に供給することが可能になる。
なお、昇圧電源電圧VPPが、メモリアレイ7のワード線7aに供給されるため、メモリアレイ7の動作に起因するノイズが、昇圧電源電圧VPPに含まれる可能性がある。しかしながら、降圧回路4が、このノイズを小さくするため、このノイズの影響を受けにくい内部電源電圧VPERDを生成することが可能になる。
本実施形態では、アンプ4cとアンプ5とは、共通の基準電圧VREFを用いる。このため、異なる基準電圧を生成する必要がなくなる。
本実施形態では、降圧回路4の出力段をPchトランジスタとしているが、Pchトランジスタ4aの電源電圧として外部電源電圧VDDを昇圧した昇圧電源電圧VPPを使用している。このため、Pchトランジスタ4aの駆動力が問題になることはない。
また、降圧回路4の出力段をPchトランジスタからNchトランジスタに変更することも可能である。この場合には、昇圧電源電圧VPPとは別に、昇圧電源電圧VPPよりもNchトランジスタの閾値分昇圧した昇圧電源電圧が必要となる。
また、本実施形態では、内部電源電圧VPERDが、DRAM用DLL回路の電源電圧として使用されるが、内部電源電圧VPERDが供給される負荷回路は、DRAM用DLL回路に限らず適宜変更可能である。
また、電源電圧降圧回路1が搭載される半導体装置10として、DRAMが考えられるが、電源電圧降圧回路1は、DRAM以外の半導体装置に搭載されてもよい。
(第3の実施形態)
図3は、本発明の第3の実施形態の電源電圧降圧回路を有する半導体装置を示した回路図である。図3において、図2に示したものと同一のものには同一符号を付してある。
以下、図3に示した半導体装置について、図2に示した第2の実施形態と異なる点を中心に説明する。
第3の実施形態の電源電圧降圧回路1Aは、アンプ5のPchトランジスタ5aおよび5bに、バックバイアスとして、昇圧電源電圧VPPが供給される点で、第2の実施形態の電源電圧降圧回路1と異なる。
図4は、外部電源電圧VPPと内部電源電圧VPERDの関係をシミュレーションした結果を示す説明図である。
このシミュレーションは、目的とする内部電源電圧VPERDの値を1.0Vとし、外部電源電圧VPPが2.7Vであるとき、内部電源電圧VPERDが飽和するという条件で行われている。
バックバイアスを用いていない場合には、昇圧電源電圧VPPが2.7Vを超えても、内部電源電圧VPERDが増加している。これに対して、バックバイアスを用いた場合には、昇圧電源電圧VPPが2.7Vであるとき、内部電源電圧VPERDが飽和し、昇圧電源電圧VPPが2.7Vよりも高くなるほど、内部電源電圧VPERDが減少する。すなわち、昇圧電源電圧VPPが2.7Vである付近では、内部電源電圧VPERDの変化の微分係数が0となる。
このため、目的の条件にしたがって内部電源電圧VPERDが飽和するように各電圧を調整することで、内部電源電圧VPERDの変動を抑えることが可能となり、安定した内部電源電圧VPERDを出力することが可能となる。
本実施形態では、昇圧電源電圧VPPをバックバイアス電源電圧として用い、かつ、降圧電源電圧VPPDをアンプ5の電源電圧として用いた。しかしながら、バックバイアスが昇圧電源電圧のノイズの影響を受けないようにするために、別途に昇圧電源電圧VPPを降圧した電源VPPSを、バックバイアス電源電圧として用いてもよい。このとき、アンプ5の電源電圧である降圧電源電圧VPPDよりもバックバイアス電源電圧VPPSの電圧を高くする必要がある。
次に、バックバイアスの効果について説明する。
図5は、電源電圧降圧回路1A内のNchトランジスタ2とアンプ5を示した回路図である。図5では、アンプ5のPchトランジスタ5aおよび5bに、バックバイアスとして、アンプ5の電源電圧である降圧電源電圧VPPDが供給されている。この場合、Pchトランジスタ5aおよび5bにおいて、ソースとバックバイアスの電位差Vbiasは、常に0Vである。
図6は、降圧電源電圧VPPDとNchトランジスタ2のソースに生じる電圧VOUTの関係をシミュレーションした結果を示した説明図である。
図6に示したとおり、電位差Vbiasが0Vであるため、降圧電源電圧VPPDが上昇すると、Pchトランジスタ5aおよび5bのVds(ソース−ドレイン間の電圧)が高くなり、降圧電源電圧VPPDの上昇に伴い電圧VOUTも高くなる。
図7は、電源電圧降圧回路1A内のNchトランジスタ2とアンプ5を示した回路図である。図7では、アンプ5の電源電圧(Pchトランジスタ5aおよび5bの各ソースに供給される電圧)を電圧VUP(降圧電源電圧VPPDを一定にしたもの)とし、Pchトランジスタ5aおよび5bのバックバイアスを変化させている。
図8は、電位差Vbiasと電圧VOUTの関係をシミュレーションした結果を示した説明図である。
図8に示したとおり、電位差Vbiasが大きくなると、Pchトランジスタ5aおよび5bの閾値電圧Vtが高くなり、電圧VOUTは低くなる。
これらの結果より、アンプ5の電源電圧が上昇すると出力電圧VOUTは高くなり、バックバイアスが高くなると、出力電圧VOUTが低くなることがわかる。
アンプ5の電源電圧とバックバイアスの電圧を調整することで、電圧VOUTに飽和特性が得られ、目的の電圧VOUTで飽和するような条件を設定することできる。これにより、電圧VOUTの変動をより抑えた電源電圧降圧回路1Aを実現することができる。
(第4の実施形態)
図9は、本発明の第4の実施形態の電源電圧降圧回路を有する半導体装置を示した回路図である。図9において、図3に示したものと同一のものには同一符号を付してある。なお、図9でも、DLL回路6とメモリアレイ7は図示していない。
以下、図9に示した半導体装置について、図3に示した第3の実施形態と異なる点を中心に説明する。
第4の実施形態の電源電圧降圧回路1Bは、まず、降圧回路4と並列に接続された分圧回路8を有する点で、第3の実施形態の電源電圧降圧回路1Aと異なる。
分圧回路8は、昇圧電源電圧VPPを分圧して、昇圧電源電圧VPPよりも低く降圧電源電圧VPPDよりも高いバックバイアス電圧VBを生成する。分圧回路8は、直列に接続された抵抗8aおよび8bを含む。昇圧電源電圧VPPが抵抗8aおよび8bによって分圧されて、バックバイアス電圧VBが生成される。バックバイアス電圧VBは、一般的に第7電圧と呼ぶことができる。
ここで、昇圧電源電圧VPPが抵抗8aおよび8bを介して、降圧電源電圧VPPDおよびアンプ5に接続されることになる。分圧回路8は、バックバイアス電圧VBを生成するためのみに使用されるので、抵抗8aおよび8bには高抵抗が使用される。このため、昇圧電源電圧VPPのノイズは、抵抗8aおよび8bにより低減されるので問題とならない。また、僅かなノイズが昇圧電源電圧VPPDに伝播したとしても、降圧回路4の特性によりノイズが低減されるので問題とならない。
本実施形態では、昇圧電源電圧VPPが抵抗を抵抗8aおよび8bを介して、アンプ5に接続されているが、降圧電源電圧VPPDおよびアンプ5に接続せずに、アースに接続する構成としてもよい。
さらに、第4の実施形態の電源電圧降圧回路1Bは、アンプ5のPchトランジスタ5aおよび5bに、バックバイアスとして、バックバイアス電圧VBが供給される点で、第3の実施形態の電源電圧降圧回路1Aと異なる。
図10は、外部電源電圧VPPと内部電源電圧VPERDの関係をシミュレーションした結果を示す説明図である。
本実施形態で使用されるバックバイアス電圧VBは、第3の実施形態でバックバイアス電圧として使用された昇圧電源電圧VPPよりも低い。
第3の実施形態においては、昇圧電源電圧VPPがバックバイアス電圧VBよりも高いため、バックバイアスの効果が強かった。このため、内部電源電圧VPERDは、飽和した後に低下していた。
これに対して、本実施形態では、バックバイアス電圧VBを昇圧電源電圧VPPよりも低くし、バックバイアスの効果を弱めている。
このため、バックバイアス電圧VBの増加に伴う内部電源電圧VPERDの減少と、アンプ5の電源電圧である降圧電源電圧VPPDの増加に伴う内部電源電圧VPERDの増加が等しくなる。よって、内部電源電圧VPERDが目的電圧に達すると、その後、昇圧電源電圧VPPが増加しても、内部電源電圧VPERDの変化が殆どなくなっている。したがって、内部電源電圧VPERDは、より安定する。
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
本発明の第1の実施形態の電源電圧降圧回路を示した回路図である。 本発明の第2の実施形態の電源電圧降圧回路を有する半導体装置を示した回路図である。 本発明の第3の実施形態の電源電圧降圧回路を有する半導体装置を示した回路図である。 外部電源電圧VPPと内部電源電圧VPERDの関係をシミュレーションした結果を示す説明図である。 電源電圧降圧回路1内のNchトランジスタ2とアンプ5を示した回路図である。 降圧電源電圧VPPDとNchトランジスタ2のソースに生じる電圧VOUTの関係をシミュレーションした結果を示した説明図である。 電源電圧降圧回路1内のNchトランジスタ2とアンプ5を示した回路図である。 電位差Vbiasと電圧VOUTの関係をシミュレーションした結果を示した説明図である。 本発明の第4の実施形態の電源電圧降圧回路を有する半導体装置を示した回路図である。 外部電源電圧VPPと内部電源電圧VPERDの関係をシミュレーションした結果を示す説明図である。 出力段がPchトランジスタである降圧回路を示した回路図である。 出力段がNchトランジスタである降圧回路を示した回路図である。
符号の説明
1、1A、1B 電源電圧降圧回路
2 Nchトランジスタ
3 昇圧回路
4 降圧回路
4a Pchトランジスタ
4b 生成回路
4b1、4b2 抵抗
4c アンプ
5 アンプ
5a、5b Pchトランジスタ
5c、5d Nchトランジスタ
5e 定電流回路
6 DLL回路
7 メモリアレイ
7a ワード線
8 分圧回路
8a、8b 抵抗
10、10A、10B 半導体装置

Claims (8)

  1. 一端に第1電圧の電源電圧が供給され、他端が出力端子として機能する出力用Nチャネルトランジスタと、
    前記第1電圧を昇圧して、前記第1電圧よりも高い第2電圧を生成する昇圧回路と、
    前記第2電圧を降圧して、前記第1電圧よりも高く、かつ、前記第2電圧よりも低い、第3電圧を生成する降圧回路と、
    前記第3電圧を電源電圧として用いて、基準電圧と前記出力端子に生じる電圧との差を増幅して第4電圧を生成し、前記第4電圧を前記出力用Nチャネルトランジスタのゲートに供給するアンプと、
    を含む電源電圧降圧回路。
  2. 請求項1に記載の電源電圧降圧回路であって、
    前記降圧回路は、
    一端に前記第2電圧が供給され、他端から第3電圧を出力する降圧用Pチャネルトランジスタと、
    前記第3電圧を分圧して第5電圧を生成する生成回路と、
    前記第2電圧を電源電圧として用いて、前記基準電圧と前記第5電圧との差を増幅して第6電圧を生成し、前記第6電圧を、前記降圧用Pチャネルトランジスタのゲートに供給する降圧用増幅回路と、
    を含む電源電圧降圧回路。
  3. 請求項1または2に記載の電源電圧降圧回路であって、
    前記アンプは、カレントミラー回路を構成する一対のPチャネルトランジスタと、一対のNチャネルトランジスタと、定電流回路と、を含み、
    前記一対のPチャネルトランジスタのそれぞれの一端に前記第3電圧が供給され、
    前記一対のPチャネルトランジスタのそれぞれの他端と前記一対のNチャネルトランジスタのそれぞれの一端とが接続され、
    前記一対のPチャネルトランジスタの一方の他端が、前記出力用Nチャネルトランジスタのゲートと接続され、
    前記一対のNチャネルトランジスタの一方のゲートが前記出力端子に接続され、他方のゲートが前記基準電圧に接続され、
    前記一対のNチャネルトランジスタのそれぞれの他端が、前記定電流回路と接続される、電源電圧降圧回路。
  4. 請求項3に記載の電源電圧降圧回路であって、
    前記一対のPチャネルトランジスタのそれぞれには、バックバイアスとして、前記第2電圧が供給される、電源電圧降圧回路。
  5. 請求項3に記載の電源電圧降圧回路であって、
    前記第2電圧を分圧して、前記第2電圧よりも低く、かつ、前記第3電圧よりも高い、第7電圧を生成する分圧回路を含み、
    前記一対のPチャネルトランジスタのそれぞれには、バックバイアスとして、前記第7電圧が供給される、電源電圧降圧回路。
  6. 請求項1から5のいずれか1項に記載の電源電圧降圧回路を備える半導体装置。
  7. 請求項6に記載の半導体装置であって、
    前記Nチャネルトランジスタの出力端子からDLL回路に電源電圧が供給される、半導体装置。
  8. 請求項6または7に記載の半導体装置であって、
    前記第2電圧をワード線の昇圧電源電圧として用いる、半導体装置。
JP2008128587A 2008-05-15 2008-05-15 電源電圧降圧回路、半導体装置および電源電圧回路 Active JP5535447B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008128587A JP5535447B2 (ja) 2008-05-15 2008-05-15 電源電圧降圧回路、半導体装置および電源電圧回路
US12/435,780 US7863969B2 (en) 2008-05-15 2009-05-05 Power supply voltage dropping circuit using an N-channel transistor output stage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008128587A JP5535447B2 (ja) 2008-05-15 2008-05-15 電源電圧降圧回路、半導体装置および電源電圧回路

Publications (2)

Publication Number Publication Date
JP2009277074A JP2009277074A (ja) 2009-11-26
JP5535447B2 true JP5535447B2 (ja) 2014-07-02

Family

ID=41315606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008128587A Active JP5535447B2 (ja) 2008-05-15 2008-05-15 電源電圧降圧回路、半導体装置および電源電圧回路

Country Status (2)

Country Link
US (1) US7863969B2 (ja)
JP (1) JP5535447B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120390B1 (en) * 2009-03-19 2012-02-21 Qualcomm Atheros, Inc. Configurable low drop out regulator circuit
US8416011B2 (en) * 2010-11-08 2013-04-09 Lsi Corporation Circuit and method for generating body bias voltage for an integrated circuit
JP2012243022A (ja) * 2011-05-18 2012-12-10 Toshiba Corp 半導体装置及びこれを備えたメモリシステム
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
US20140354258A1 (en) * 2013-05-30 2014-12-04 Silicon Laboratories Inc. Supply voltage circuit
US9671801B2 (en) * 2013-11-06 2017-06-06 Dialog Semiconductor Gmbh Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115272A (en) * 1998-10-26 2000-09-05 Waferscale Integration, Inc. Duty cycle based charge pump controller
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
KR100362700B1 (ko) * 2000-02-03 2002-11-27 삼성전자 주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
JP2002189454A (ja) * 2000-12-20 2002-07-05 Seiko Epson Corp 電源回路、液晶装置及び電子機器
JP2003180073A (ja) * 2001-12-10 2003-06-27 Ricoh Co Ltd 電源回路
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
JP4274786B2 (ja) * 2002-12-12 2009-06-10 パナソニック株式会社 電圧発生回路
JP4158856B2 (ja) * 2003-04-17 2008-10-01 松下電器産業株式会社 昇圧電源回路
JP4199706B2 (ja) 2004-07-13 2008-12-17 富士通マイクロエレクトロニクス株式会社 降圧回路
US7279961B2 (en) * 2005-11-21 2007-10-09 Atmel Corporation Charge pump for intermediate voltage
JP4788420B2 (ja) * 2006-03-17 2011-10-05 株式会社デンソー 電源装置
US7706160B2 (en) * 2006-08-08 2010-04-27 Marco Fontana High voltage generator of the DAC-controlled type

Also Published As

Publication number Publication date
US20090284309A1 (en) 2009-11-19
US7863969B2 (en) 2011-01-04
JP2009277074A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
JP5649857B2 (ja) レギュレータ回路
JP5280176B2 (ja) ボルテージレギュレータ
JP5535447B2 (ja) 電源電圧降圧回路、半導体装置および電源電圧回路
US20160349774A1 (en) Dynamic biasing circuits for low drop out (ldo) regulators
WO2010026674A1 (ja) 基準電圧発生回路
JP2009116679A (ja) リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置
US9395730B2 (en) Voltage regulator
KR101274280B1 (ko) 전압 조정기
JP4445780B2 (ja) 電圧レギュレータ
JP5882397B2 (ja) 負基準電圧発生回路及び負基準電圧発生システム
JP2008197749A (ja) シリーズレギュレータ回路
US20150188436A1 (en) Semiconductor Device
US8283969B2 (en) Semiconductor apparatus
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
US10979000B2 (en) Differential amplifier circuit
JP6549008B2 (ja) ボルテージレギュレータ
US8872490B2 (en) Voltage regulator
JP2015028817A (ja) 半導体集積回路
JP2008107971A (ja) 電源電圧発生回路および半導体集積回路装置
TW201910958A (zh) 調節電路及其提供調節電壓至目標電路的方法
US20170179812A1 (en) Soft start circuit and power supply device equipped therewith
JP2006134268A (ja) レギュレータ回路
JP4584677B2 (ja) 電力供給回路、半導体装置
KR101316385B1 (ko) 소프트 스타트 회로를 가지는 전압 레귤레이터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250