JP2008197749A - シリーズレギュレータ回路 - Google Patents

Abstract

【課題】出力電圧に変動がある場合等においても出力電圧の立ち上がりを、より的確に検知することができるシリーズレギュレータ回路を提供する。
【解決手段】シリーズレギュレータ回路１０は、定電流源１１と、この電流を分配するトランジスタＭ３，Ｍ５と、これに接続されるトランジスタＭ６とを備えたオペアンプＡ１を用いる。トランジスタＭ３，Ｍ５のゲート端子には、基準電圧Ｖref、負帰還電圧がそれぞれ供給される。オペアンプＡ１の出力はアンプＡ２によって増幅される。トランジスタＭ６とカレントミラー回路ＣＭ１を構成するトランジスタＭ９と、このトランジスタＭ９に流れる電流と電流コンパレータを構成する定電流源２１とを設け、接続ノードが入力端子に接続されたインバータ２２からの出力をパワーアップ検知信号とする。定電流源２１の電流値ｉ２は、定電流源１１が流す電流値ｉ１より小さく電流値[ｉ１]／２より大きい値に設定する。
【選択図】図１

Description

本発明は、出力電圧が一定値に立ち上がったことを検知するパワーアップ検知機能を備えたシリーズレギュレータ回路に関する。

電子回路においては、電源の投入時に電圧が安定しないために、回路動作に不具合が生じることがある。この不具合を解消するために、電圧が安定した場合に各回路の動作を初期化するためのリセット信号を出力するパワーオンリセット回路を設ける場合がある（例えば、特許文献１参照。）。特許文献１に記載のパワーオンリセット回路では、基準電圧を発生する基準電圧発生器と、電源電圧に比例する起動電圧を発生する電源電圧検知器と、基準電圧と起動電圧とを比較してリセット信号を発生するリセット信号発生器とを備える。更に、このパワーオンリセット回路は遅延回路を備える。そして、リセット信号発生器は、電源電圧が所定レベルに達するまでは第１のロジック状態を出力し、電源電圧が所定レベルに達した場合には第２のロジック状態を出力する。そして、リセット信号発生回路は、遅延回路からの信号に基づいてリセット回路を非活性化して、出力した第２のロジック状態を維持する。

一方、電源電圧のレベルに応じて信号が切り換わる回路として、電圧降下検知回路も検討されている（例えば、非特許文献１参照。）。この電圧降下検知回路は、何らかの原因（例えば、電源の短絡等）に起因する電圧降下を検知する。これにより、負荷電流の急激な増加による電圧降下等の不具合の回避に有効である。この電圧降下検知回路は、入力電圧が分圧された電圧を検知する検知電圧と、定電圧源から出力される基準電圧とを比較するコンパレータを備えている。このコンパレータの出力端子が、ｎチャンネルのＭＯＳトランジスタのゲート端子に接続されており、コンパレータは、検知電圧と基準電圧との比較結果をＭＯＳトランジスタに供給する。これにより、ＭＯＳトランジスタのゲート端子の電圧に応じて、出力電圧が変化するので、電圧降下を検知できる。

また、従来から知られているシリーズレギュレータ回路及び電圧降下検知の構成を組み合わせて、電圧降下を検知する機能を備えたシリーズシリーズレギュレータ回路が考えられる。このシリーズレギュレータ回路の１つの構成を図８に示す。

図８のシリーズレギュレータ回路８０は、オペアンプ８１、ｎチャンネルのＭＯＳトランジスタ８２、コンパレータ８３及び抵抗値Ｒ１，Ｒ２，Ｒ３の抵抗素子８５，８６，８７から構成されている。オペアンプ８１は、基準電圧Ｖrefと出力電圧Ｖoutとが供給され、これら電圧の比較結果を出力としてＭＯＳトランジスタ８２のゲート端子に供給する。ＭＯＳトランジスタ８２は、電源電圧ＶＣＣラインと、抵抗素子８７を介して接地電圧ＧＮＤラインに接続されている。シリーズレギュレータ回路８０の出力端子は、ＭＯＳトランジスタ８２と抵抗素子８７との接続ノードである。シリーズレギュレータ回路８０は、出力電圧Ｖoutが低くなった場合には、オペアンプ８１がＭＯＳトランジスタのゲート電
圧を変更して、出力電圧Ｖoutを高くする。また、出力電圧Ｖoutが高くなった場合には、そのゲート電圧を変更して出力電圧Ｖoutを低くする。これにより、出力電圧Ｖoutを、ほぼ一定に維持する。更に、コンパレータ８３には、抵抗値Ｒ１，Ｒ２に応じた基準電圧Ｖrefの分圧と、出力電圧Ｖoutが供給されている。そして、コンパレータ８３は、電圧が検知電圧Ｖ０より低い場合にハイレベルの検知信号Ｓ０を出力する。
特開２０００−３１８０７号公報（図２） National Semiconductor "LMS33460 3V Under Voltage Detector" 、［online］、［平成１８年１月２６日検索］、インターネット＜ＵＲＬ：http://www.national.com/ds/LM/LMS33460.pdf＞

ここで、上述した電圧降下検知機能を有するシリーズレギュレータ回路８０を用いて、出力電圧の立ち上がりを検知することが考えられる。例えば、図８のシリーズレギュレータ回路８０では、図９（ａ）に示すように出力電圧Ｖoutが検知電圧Ｖ０を超えたときに
、検知信号Ｓ０はハイレベルからローレベルに出力が変化する。従って、検知電圧Ｖ０を基準電圧よりも少し低い電圧に設定し、ローレベルの検知信号Ｓ０が出力されたことを用いて、出力電圧Ｖoutの立ち上がりを検知することができる。

しかし、各回路における負荷やオフセットによっては、図９（ｂ）に示すように、出力電圧Ｖoutがオーバーシュート後に検知電圧Ｖ０より低い電圧で一定になってしまうこと
がある。この場合、検知電圧Ｖ０は、一旦、ローレベルになった後でハイレベルに戻ってしまう。

また、オフセットは、例えば、シリーズレギュレータ回路８０に用いられるオペアンプや検知信号Ｓ０を出力するための検知回路によって生じる。検知回路にオフセットがある場合、図９（ｃ）に示すように、検知電圧Ｖ０が上にシフトすることがある。従って、出力電圧Ｖoutが一定電圧（最終電圧）に達した場合にも、検知電圧Ｖ０がローレベルにな
らない。

このように検知電圧Ｖ０より低い電圧で一定になった場合、出力電圧が立ち上がっているにもかかわらず、ハイレベルの検知信号Ｓ０が出力されてしまう。このため、出力電圧の立ち上がりを的確に検知することができなかった。

更に、図８に示すように、従来のシリーズレギュレータ回路８０では、出力電圧Ｖout
を生成する回路部と、検知電圧Ｖ０を決定する回路部とが別に構成されていた。このような回路構成において、出力電圧Ｖoutが最終電圧に到達したことを判定するには、出力電
圧Ｖout及び検知電圧Ｖ０の精度を、判定誤差が許される範囲で高くする必要があった。
しかし、出力電圧Ｖoutの精度がそれほど求められていない場合には、最終電圧に到達し
たことを判定するために、出力電圧Ｖoutの精度を高くする回路構成は無駄になる。

更に、出力電圧Ｖout及び検知電圧Ｖ０を精度よく出力できる回路で構成した場合であ
っても、負荷やノイズなどにより、出力電圧Ｖoutが変動してしまうことがある。この場
合、検知電圧Ｖ０を精度よく出力できたとしても、変動幅が大きいと出力電圧の立ち上がりを的確に検知することができなかった。

本発明は、上述した問題に鑑みてなされ、その目的は、出力電圧に変動がある場合やオフセットが生じる場合においても、出力電圧の立ち上がりを、より的確に検知することができるシリーズレギュレータ回路を提供することにある。

上記問題点を解決するために、本発明は、第１定電流源の電流を分配する第１トランジスタ及び第２トランジスタから構成される差動手段を内蔵したオペアンプを備え、このオペアンプの出力に応じた出力電圧を出力するシリーズレギュレータ回路であって、前記第１トランジスタ又は前記第２トランジスタに流れる電流に比例する電流値の電流を出力する可変電流源と、前記可変電流源と電流コンパレータを構成する第２定電流源とを更に設け、前記第１トランジスタの制御端子には基準電圧を供給し、前記第２トランジスタの制御端子には前記出力電圧に基づく負帰還電圧を入力し、前記第１トランジスタ及び第２ト
ランジスタには、前記負帰還電圧と前記基準電圧との電圧差に応じた電流が流れ、前記第２定電流源は、前記基準電圧が供給された起動状態から、前記負帰還電圧と前記基準電圧とが一致するまでの間に、前記可変電流源が出力する電流範囲にある所定電流値の電流を供給し、前記可変電流源と前記第２定電流源との接続ノードの電圧を用いて、パワーアップ検知信号を出力することを要旨とする。

シリーズレギュレータ回路のオペアンプには、第１定電流源の電流を分配する第１トランジスタ及び第２トランジスタが内蔵されている。これらには、負帰還電圧と前記基準電圧との電圧差に応じて変化する電流が流れる。可変電流源は、第１トランジスタ又は第２トランジスタに流れる電流に比例する電流値の電流を出力するので、可変電流源の電流は、負帰還電圧と前記基準電圧との電圧差に応じて変化する。第２定電流源は、前記可変電流源が出力する電流範囲にある所定電流値の電流を供給する。このため、負帰還電圧と基準電圧とが一致するときに、可変電流源の電流は、第２定電流源の所定電流値の電流を通過するため、可変電流源と第２定電流源との接続ノードの電圧が変化する。従って、電圧の立ち上がりに伴うオペアンプの第１トランジスタ又は第２トランジスタに流れる電流変化に基づいて、電圧の立ち上がりを検知するため、出力電圧が負荷やノイズにより所定の電圧を出力しなくなった場合やオフセットが生じる場合であっても、電圧の立ち上がりを検知することができる。更に、オペアンプを構成する第１トランジスタ及び第２トランジスタを用いるので、電圧の立ち上がりを検知するために、オペアンプ以外に必要な要素部品の数を少なくすることができる。なお、ここで、「基準電圧が供給された起動状態」とは、外部電源が投入されて、基準電圧が一定になった状態を意味する。

本発明のシリーズレギュレータ回路において、前記可変電流源は、前記第１トランジスタ又は前記第２トランジスタに接続され前記オペアンプに内蔵されている第３トランジスタと、この第３トランジスタとカレントミラー回路を構成し、前記第２定電流源に接続されている第４トランジスタとから構成されていることを要旨とする。

このため、可変電流源は、簡単な構成で、第１トランジスタ又は第２トランジスタに流れる電流に比例する電流値の電流を出力することができる。また、オペアンプは、第１トランジスタ又は第２トランジスタに接続される第３トランジスタを内蔵するので、オペアンプ以外の要素の数を、いっそう少なくすることができる。

本発明のシリーズレギュレータ回路において、前記可変電流源は、前記起動状態において電流を流さない第１又は第２トランジスタに流れる電流に比例する電流値の電流を流し、前記第２定電流源の所定電流値は、零より大きく前記第１定電流源が流す電流の半分より小さい値であることを要旨とする。この場合、第２定電流源の所定電流値は、第１定電流源が流す電流の半分よりも少ない値になるので、第２定電流源が流す電流を小さくして、消費電力を低減することができる。

本発明のシリーズレギュレータ回路において、前記オペアンプの出力端子は、このオペアンプの出力を増幅する増幅器に供給されており、この増幅器の出力端子の電圧が前記出力電圧であることを要旨とする。

このため、増幅器によって、オペアンプの出力に比べて出力電圧は増幅される一方で、パワーアップ検知信号の電圧は増幅されない。従って、出力電圧が変動した場合、これに応じて第１トランジスタ及び第２トランジスタに流れる電流の変動量を抑えることができるので、可変電流源が流す電流の変動を抑えることができる。よって、電圧の立ち上がり後、出力電圧の変動に応じたパワーアップ検知信号の変動を抑えることができる。

本発明のシリーズレギュレータ回路において、前記第１及び前記第２定電流源が電源電
圧ラインに接続されており、前記可変電流源が駆動電圧ラインに接続されていることを要旨とする。このため、電源電圧ラインから第１及び第２定電流源に電流が流れ、可変電流源から基準電圧ラインに電流が流れる構成を実現できる。

本発明のシリーズレギュレータ回路において、前記第１及び前記第２定電流源が駆動電圧ラインに接続されており、前記可変電流源が電源電圧ラインに接続されていることを要旨とする。このため、電源電圧ラインから可変電流源に電流が流れ、第１及び第２定電流源から基準電圧ラインに電流が流れる構成を実現できる。

本発明によれば、出力電圧に変動がある場合やオフセットが生じる場合においても、出力電圧の立ち上がりを、より的確に検知することができる。

（第１実施形態）
以下、本発明を具体化した第１実施形態について図１〜図４を用いて説明する。
図１に示すように、シリーズレギュレータ回路１０は、オペアンプＡ１、増幅器としてのアンプＡ２、定電流源２１、トランジスタＭ９及びインバータ２２から構成されている。

オペアンプＡ１は、第１定電流源としての定電流源１１と、トランジスタＭ３，Ｍ５，Ｍ６とを備えている。これらは、オペアンプＡ１を構成する要素部材である。定電流源１１は、電源電圧ＶＣＣラインに接続されており、電流値ｉ１の電流を出力する。トランジスタＭ３，Ｍ５は、定電流源１１に接続されており、いわゆる差動ペア（差動手段）を構成し、定電流源１１の電流値ｉ１の電流を分け合う。本実施形態では、これらトランジスタＭ３，Ｍ５は、ｐチャンネルのＭＯＳトランジスタであり、これらトランジスタＭ３，Ｍ５のソース端子が定電流源１１に接続されている。従って、電源電圧ＶＣＣラインから定電流源１１を介して流れた電流は、ゲート・ソース間の電圧差に応じてトランジスタＭ３，Ｍ５に流れる。

更に、トランジスタＭ３，Ｍ５のゲート端子（制御端子）には、それぞれ、オペアンプＡ１の反転入力端子及び非反転入力端子に入力された信号が直接又は間接的に供給される。具体的には、トランジスタＭ３，Ｍ５が含まれる回路は、オペアンプＡ１の入力から出力への経路において従属的につながれた一つの又は複数の回路の一つであって、オペアンプＡ１の入力の変化が、オペアンプＡ１の入力の符号とトランジスタＭ３，Ｍ５の符号とが一致するように変化する回路を用いることができる。従って、トランジスタＭ３，Ｍ５のゲート端子の電圧は、オペアンプＡ１の各入力電圧に応じて変化する。更に、オペアンプＡ１の非反転入力端子には、基準電圧Ｖrefが供給され、反転入力端子には、後述する
出力電圧Ｖoutの負帰還による電圧が供給される。このため、出力電圧Ｖoutの負帰還による電圧が基準電圧Ｖrefと同じ電圧になった場合には、トランジスタＭ３，Ｍ５に流れる
電流は同じになって、電流値（[ｉ１]／２）になる。なお、反転入力端子に出力電圧Ｖoutがそのまま負帰還された場合には、シリーズレギュレータ回路１０の出力電圧Ｖoutが基準電圧Ｖrefと同じ電圧になると、トランジスタＭ３，Ｍ５に流れる電流は同じになる。

トランジスタＭ５のドレイン端子は、トランジスタＭ６を介して、駆動電圧ラインとしての接地電圧ＧＮＤラインに接続されている。このトランジスタＭ６は、本実施形態では、ｎチャンネルのＭＯＳトランジスタである。このトランジスタＭ６のゲート端子は、トランジスタＭ６のドレイン端子に接続されている。

更に、トランジスタＭ６のゲート端子は、トランジスタＭ９のゲート端子に接続されて
いる。トランジスタＭ９は、トランジスタＭ６と同じくｎチャンネルのＭＯＳトランジスタであり、ソース端子は接地電圧ＧＮＤラインに接続されている。このため、トランジスタＭ６，Ｍ９によってカレントミラー回路ＣＭ１が構成されている。従って、オペアンプＡ１を構成するトランジスタＭ５，Ｍ６に流れる電流と同じ値の電流がトランジスタＭ９に流れる。本実施形態では、このようなトランジスタＭ６，Ｍ９は、第１トランジスタ又は第２トランジスタに流れる電流に比例する電流値の電流を出力する可変電流源として機能する。

更に、トランジスタＭ９は、第２定電流源としての定電流源２１を介して、電源電圧ＶＣＣラインに接続されている。このため、定電流源２１とカレントミラー回路ＣＭ１とは、いわゆる電流コンパレータを構成する。ここで、定電流源２１は、電流値ｉ２の電流を出力する。この電流値ｉ２は、本実施形態では、電流値（[ｉ１]／２）より大きく電流値ｉ１より小さい一定値に設定される。

更に、定電流源２１とトランジスタＭ９との接続ノードには、インバータ２２の入力端子が接続されている。このインバータ２２の出力端子から、電圧の立ち上がり完了を検知するパワーアップ検知信号Ｓ１を出力する。

一方、オペアンプＡ１の出力端子は、アンプＡ２の入力端子に接続される。アンプＡ２は、オペアンプＡ１の出力を増幅する。これにより、アンプＡ２は、入出力の変化が小さく、比較的にバランスしている状態に有効である。具体的には、アンプＡ２は、オペアンプＡ１の出力を増幅するため、出力の変化を補正する場合にもオペアンプＡ１の内部の変化を小さくすることができる。更に、アンプＡ２の出力端子が、シリーズレギュレータ回路１０の出力端子となり、出力電圧Ｖoutを出力する。更に、この出力端子からの出力が
、オペアンプＡ１の反転入力端子に負帰還される。この負帰還においては、出力端子の出力をそのまま帰還させる場合だけでなく、図１に示すように、負帰還要素Ｆ１を介して帰還させることも可能である。

（実施例）
次に、上述した第１実施形態のシリーズレギュレータ回路１０を、素子レベルで具体的に示した実施例について、図２を用いて説明する。図２において、図１の構成と対応する部分については、同一の符号を付し、その説明は省略する。

図２に示すように、本実施例のオペアンプＡ１は、定電流源１１及びトランジスタＭ１〜Ｍ６から構成されている。また、アンプＡ２は、トランジスタＭ７，Ｍ８，Ｍ１０から構成されている。アンプＡ２のトランジスタＭ７，Ｍ８のゲート端子には、オペアンプＡ１を構成するトランジスタＭ１，Ｍ６のゲート端子が接続されており、これらゲート端子に供給される電圧の差に応じた増幅をアンプＡ２は行なう。また、負帰還要素Ｆ１は、出力端子が、オペアンプＡ１を構成するトランジスタＭ５のゲート端子に供給されることにより実現されている。

以下、各要素について詳述する。
（オペアンプＡ１について）
トランジスタＭ３のゲート端子には、基準電圧Ｖrefが供給される。更に、このトラン
ジスタＭ３のドレイン端子は、トランジスタＭ４を介して接地電圧ＧＮＤラインに接続されている。トランジスタＭ４は、ｎチャンネルのＭＯＳトランジスタである。このトランジスタＭ４のゲート端子は、トランジスタＭ４のドレイン端子が接続されており、トランジスタＭ２のゲート端子に接続されている。

トランジスタＭ２は、ｎチャンネルのＭＯＳトランジスタである。このトランジスタＭ
２のソース端子は接地電圧ＧＮＤラインに接続され、トランジスタＭ２のドレイン端子はトランジスタＭ１を介して電源電圧ＶＣＣラインに接続されている。トランジスタＭ１は、ｐチャンネルのＭＯＳトランジスタである。このトランジスタＭ１のゲート端子は、ドレイン端子に接続されている。

（アンプＡ２について）
オペアンプＡ１を構成するトランジスタＭ１のゲート端子は、アンプＡ２を構成するトランジスタＭ７のゲート端子に接続されている。このトランジスタＭ７は、ｐチャンネルのＭＯＳトランジスタである。トランジスタＭ７のソース端子は電源電圧ＶＣＣラインに接続されている。また、トランジスタＭ７のドレイン端子は、同じくアンプＡ２を構成するトランジスタＭ８を介して接地電圧ＧＮＤラインに接続されている。

トランジスタＭ８は、ｎチャンネルのＭＯＳトランジスタである。このトランジスタＭ８のゲート端子は、オペアンプＡ１のトランジスタＭ６のゲート端子に接続されている。トランジスタＭ８は、トランジスタＭ６のα倍のサイズである。従って、トランジスタＭ８には、トランジスタＭ７による電流制限がない場合には、オペアンプＡ１を構成するトランジスタＭ５，Ｍ６に流れる電流のα倍の電流が流れる。

アンプＡ２のトランジスタＭ７，Ｍ８の接続ノードは、トランジスタＭ１０のゲート端子に接続されている。トランジスタＭ１０は、ｐチャンネルのＭＯＳトランジスタである。このトランジスタＭ１０のソース端子は電源電圧ＶＣＣラインに接続されており、トランジスタＭ１０のドレイン端子は、抵抗値Ｒの抵抗素子２５を介して、接地電圧ＧＮＤラインに接続されている。これらトランジスタＭ１０と抵抗素子２５との接続ノードが出力端子となる。
そして、アンプＡ２の出力端子は、オペアンプＡ１のトランジスタＭ５のゲート端子に接続されている。

（負帰還要素Ｆ１について）
本実施形態の負帰還要素Ｆ１は、出力電圧Ｖoutを入力とし、トランジスタＭ５のゲー
ト端子の負帰還電圧Ｖf1を出力とする回路である。図２の回路では、１００％負帰還となっており、出力電圧Ｖoutはそのまま負帰還電圧Ｖf1になる。ここで、出力電圧Ｖoutを抵抗分割して負帰還電圧Ｖf1を生成させることもできる。例えば、本実施形態において出力電流Ｉoutの１／Ｎの電流が抵抗素子２５を介して、オペアンプＡ１に帰還される場合に
は、トランジスタＭ５のゲート端子の負帰還電圧Ｖf1は、Ｉout／Ｎ×Ｒになる。

次に、このシリーズレギュレータ回路１０の動作について、図３及び図４を用いて説明する。ここでは、トランジスタＭ３，Ｍ５に流れる電流は、オーバーシュートした後、同じ電流値になる場合を想定する。また、図３に示すように、外部電源が投入されると、基準電圧Ｖrefは速やかに一定値になり、トランジスタＭ３のゲート端子には、一定値の基
準電圧Ｖrefが供給されているとする。なお、図３においては、トランジスタＭ３，Ｍ５
，Ｍ９に流れる電流を、それぞれｉＭ３，ｉＭ５，ｉＭ９として示す。同様に、図４のｉＭ３，ｉＭ５は、トランジスタＭ３，Ｍ５に流れる電流を示す。

電源投入後から時間ｔ１までは、トランジスタＭ３のゲート端子に供給される基準電圧Ｖrefが、トランジスタＭ５のゲート端子に供給される負帰還電圧Ｖf1よりも十分に低い
ため、トランジスタＭ３はオフし、トランジスタＭ５はオンする。

この場合、トランジスタＭ３がオフしているため、トランジスタＭ４には電流が流れない。従って、トランジスタＭ４とカレントミラー回路を構成しているトランジスタＭ２もオフする。そして、トランジスタＭ２には電流が流れないため、トランジスタＭ１もオフ
する。更に、トランジスタＭ１とカレントミラー回路を構成するトランジスタＭ７もオフする。

一方、トランジスタＭ５はオンするため、定電流源１１からの全電流は、トランジスタＭ５に流れ込み、トランジスタＭ６に供給される。ここで、トランジスタＭ６は、アンプＡ２のトランジスタＭ８とカレントミラー回路を構成しており、その大きさはトランジスタＭ８の１／α倍である。従って、トランジスタＭ８はオンして、トランジスタＭ６の電流のα倍の電流が流れる。トランジスタＭ８がオンすることにより、トランジスタＭ７とトランジスタＭ８との接続ノードの電圧は、トランジスタＭ８を介して接地電圧ＧＮＤになる。そして、この接地電圧ＧＮＤがトランジスタＭ１０のゲート端子に供給されるので、トランジスタＭ１０はオンする。この結果、電源電圧ＶＣＣの上昇に伴い、出力電圧Ｖoutも上昇する。そして、トランジスタＭ１０に流れた電流の一部（Ｉout／Ｎ）が抵抗素子２５を介して流れるため、負帰還電圧Ｖf1は、図３に示すように上昇することになる。

一方、トランジスタＭ６とカレントミラー回路を構成するトランジスタＭ９には、トランジスタＭ６に流れる電流と同じ電流値（ここでは電流値ｉ１）の電流が流れる。ここで、トランジスタＭ９には、電流値ｉ１よりも小さい電流値ｉ２の電流を流す定電流源２１が接続されているので、図３に示すように、定電流源２１とトランジスタＭ９との接続ノードの電圧Ｖs1は引き下げられて、ローレベルの信号電圧になる。そして、インバータ２２は、入力信号の反転信号であるハイレベル信号を、パワーアップ検知信号Ｓ１として出力する。

時間ｔ１は、図４（ａ）に示すように、オペアンプＡ１に供給される負帰還電圧Ｖf1と基準電圧Ｖrefとの電圧差Ｖｉが電圧「−Ｖｔ」になった場合である。この時間ｔ１にお
ける負帰還電圧Ｖf1は、基準電圧Ｖrefよりも低い。この時間ｔ１において、トランジス
タＭ３がオンし始めて、トランジスタＭ３を介して電流が流れ始める。そして、図３に示すように、この時間ｔ１以降、トランジスタＭ３に流れる電流ｉＭ３が増大する。このトランジスタＭ３に流れる電流の増大に従って、トランジスタＭ５に流れる電流ｉＭ５は減少する。そして、トランジスタＭ５に流れる電流ｉＭ５の減少に伴って、トランジスタＭ６とカレントミラー回路を構成するトランジスタＭ９に流れる電流ｉＭ９も減少する。

その後、時間ｔ２において、トランジスタＭ９に流れる電流が電流値ｉ２になった場合、トランジスタＭ５に流れる電流も、トランジスタＭ９と同じ電流値ｉ２になる。
この場合、図４（ｂ）で示すように、定電流源２１とトランジスタＭ９との接続ノードの電圧Ｖs1は、チャージアップされて、ローレベルからハイレベルに変化する。従って、インバータ２２を介して出力されるパワーアップ検知信号Ｓ１は、ハイレベルからローレベルに変化する。

時間ｔ２以降、トランジスタＭ９に流れる電流ｉＭ９は、定電流源２１の電流値ｉ２よりも小さくなる。本実施形態では、トランジスタＭ３，Ｍ５に流れる電流は、オーバーシュートをした後、時間ｔ３において同じ値になる。トランジスタＭ５に接続されたトランジスタＭ６とカレントミラー回路ＣＭ１を構成するトランジスタＭ９には、トランジスタＭ５に流れる電流ｉＭ５と同じ値の電流ｉＭ９が流れるので、トランジスタＭ９に流れる電流ｉＭ９も、オーバーシュートした後、時間ｔ３において電流値（[ｉ１]／２）で一定になる。

次に、トランジスタＭ３，Ｍ５，Ｍ９が同じ電流値（[ｉ１]／２）で一定になった時間ｔ３以降について説明する。この時間ｔ３以降では、シリーズレギュレータ回路１０の入出力があまり変化せず、バランスしている状態になっている。ここで、ノイズや負荷電流の変動等により出力電圧Ｖoutが変動すると想定する。例えば、出力電圧Ｖoutが変動して
低下した場合には、トランジスタＭ５のゲート端子に供給される負帰還電圧Ｖf1も低下する。この場合、トランジスタＭ５のゲート・ソース間の電圧差が大きくなって、電流が流れ易くなり、その電流の電流値は、電流値（[ｉ１]／２）より大きくなる。そして、トランジスタＭ６とカレントミラーを構成するトランジスタＭ８に流れる電流（オペアンプＡ１の出力電流）が大きくなり、トランジスタＭ１０のゲート端子の電圧が低下する。このため、トランジスタＭ１０を介して流れる電流が増大し、出力電圧Ｖoutが上昇する。こ
れにより、出力電圧Ｖoutの変動が相殺されて、シリーズレギュレータ回路１０の出力電
圧Ｖoutは一定になる。

次に、時間ｔ３以降において出力電圧Ｖoutが変化した場合のフィードバック量や電流
量について述べる。
アンプＡ２はオペアンプＡ１の出力を増幅しているので、出力電圧Ｖoutの変化を補正
するためのアンプＡ２の入力は比較的小さく変化させるだけでよい。更に、オペアンプＡ１の出力電流は、トランジスタＭ５に流れる電流のα倍となるため、補正のためのトランジスタＭ３，Ｍ５の電流の変化は１／α倍でよい。例えば、α＝１０であり、アンプＡ２の増幅率を１０倍と想定すると、出力が１０％変化した場合、この変化を補正するためにはオペアンプＡ１の出力補正は１％、トランジスタＭ３，Ｍ５の電流補正は０．１％でよい。従って、バランスしている状態では、電流値ｉ１の変化に比べて、トランジスタＭ３，Ｍ５の電流の変化量はかなり小さくなる。また、トランジスタＭ９には、トランジスタＭ５に流れる電流と同じ値の電流が流れるので、電流ｉＭ９の変化量も小さくなる。このため、電流値ｉ２が電流値[ｉ１]／２より、ある程度大きい場合（例えば、[ｉ１]×３／４程度の場合）には、電流ｉＭ９が変化しても電流値ｉ２を超えることがほとんどなく、パワーアップ検知信号Ｓ１の安定化を図ることができる。

本実施形態によれば、以下のような効果を得ることができる。
（１） 本実施形態では、オペアンプＡ１は、この定電流源１１が流す電流を、基準電圧Ｖrefと負帰還電圧Ｖf1との電圧差に応じて分配するトランジスタＭ３，Ｍ５と、トラ
ンジスタＭ５に接続されたトランジスタＭ６を内蔵している。トランジスタＭ６は、オペアンプＡ１の外にあるトランジスタＭ９とカレントミラー回路ＣＭ１を構成する。このため、トランジスタＭ５に流れる電流と同じ電流がトランジスタＭ９に流れる。また、トランジスタＭ９は、定電流源２１を介して電源電圧ＶＣＣラインに接続されて、電流コンパレータを構成する。定電流源２１の電流値ｉ２は、トランジスタＭ５が起動時に流す電流値ｉ１より小さく、出力電圧Ｖoutが基準電圧Ｖrefと同じときに流す電流値（[ｉ１]／２）より大きい値に設定されている。

このため、出力電圧Ｖoutがほぼ立ち上がったときに、トランジスタＭ５に流れる電流
が、電流値ｉ１から電流値[ｉ１]／２に向かって変化すると、これに応じてトランジスタＭ５，Ｍ９に流れる電流が変化する。そして、トランジスタＭ５，Ｍ９に流れる電流が、定電流源２１が流す電流値ｉ２を超えると、トランジスタＭ９と定電流源２１との接続ノードの電圧Ｖs1が変化し、パワーアップ検知信号Ｓ１が変化する。このように、出力電圧Ｖoutが基準電圧Ｖrefと同じになるときに変化するトランジスタＭ５の電流を用いて、パワーアップ検知信号Ｓ１を出力するので、出力電圧Ｖoutが変動したりオフセットが生じ
たりした場合にも、電圧が立ち上がったことを検知することができる。

（２） 本実施形態では、シリーズレギュレータ回路１０は、基準電圧Ｖrefと負帰還
電圧Ｖf1との電圧差Ｖｉに応じて、分配される電流量が変化するトランジスタＭ３，Ｍ５を内蔵したオペアンプＡ１を用いる。このオペアンプＡ１は、トランジスタＭ５に接続されたトランジスタＭ６を内蔵し、このトランジスタＭ６はトランジスタＭ９とカレントミラー回路ＣＭ１を構成する。従って、パワーアップ検知信号Ｓ１は、オペアンプＡ１に、もともと内蔵されている差動ペアを構成するトランジスタＭ３，Ｍ５に流れる電流の変化
を用いて生成される。このため、オペアンプＡ１の他に、トランジスタＭ９と定電流源２１とを設けるだけで電圧の立ち上がりを検知できるので、オペアンプＡ１以外に追加する部材を少なくすることができる。

（３） 本実施形態では、シリーズレギュレータ回路１０のオペアンプＡ１の出力端子は、オペアンプＡ１の出力を増幅するアンプＡ２に接続される。このアンプＡ２の出力端子が、シリーズレギュレータ回路１０の出力端子となり、出力電圧Ｖoutを出力する。ま
た、オペアンプＡ１の反転入力端子には、出力電圧Ｖoutの負帰還による電圧が供給され
る。このため、アンプＡ２によって、オペアンプＡ１の出力に比べて出力電圧Ｖoutは増
幅される一方で、パワーアップ検知信号Ｓ１の電圧は増幅されない。従って、出力電圧Ｖoutが変動した場合、これに応じてオペアンプＡ１内のトランジスタＭ３，Ｍ５に流れる
電流ｉＭ３，ｉＭ５の変動量を抑えることができるので、トランジスタＭ９に流れる電流ｉＭ９の変動を抑えることができる。このため、電圧が立ち上がり後、出力電圧の変動に応じたパワーアップ検知信号Ｓ１の変動を抑え、パワーアップ検知信号Ｓ１の安定化を図ることができる。

（４） 本実施例では、オペアンプＡ１のトランジスタＭ８は、トランジスタＭ６のα倍のサイズであるため、本実施形態のオペアンプＡ１の出力電流は、トランジスタＭ５に流れる電流のα倍になる。このため、シリーズレギュレータ回路１０の出力電圧Ｖoutの
変動を補正する場合には、オペアンプＡ１の出力に比べて、トランジスタＭ５に流れる電流の調整量を小さくすることができる。従って、トランジスタＭ９に流れる電流ｉＭ９の変動を更に抑え、パワーアップ検知信号Ｓ１の更なる安定化を図ることができる。

（第２実施形態）
次に、本発明を具体化した第２実施形態について、図５を用いて説明する。本実施形態において、上記第１実施形態の部材と同一の部材については同一の符号を付し、その詳細な説明は省略する。また、本実施形態においては、上記第１実施形態と同様な機能を実現する部材については、第１実施形態の符号に「ｂ」を添えて表す。

本実施形態のシリーズレギュレータ回路４０では、オペアンプＡ１ｂのトランジスタＭ３に流れる電流を用いて、パワーアップ検知信号を生成する。具体的には、トランジスタＭ３のドレイン端子は、トランジスタＭ６ｂを介して接地電圧ＧＮＤラインに接続されている。トランジスタＭ６ｂは、本実施形態では、ｎチャンネルのＭＯＳトランジスタである。このトランジスタＭ６ｂのゲート端子は、トランジスタＭ６ｂのドレイン端子、トランジスタＭ９ｂのゲート端子に接続されている。トランジスタＭ９ｂは、トランジスタＭ６ｂと同じくｎチャンネルのＭＯＳトランジスタであり、ソース端子は接地電圧ＧＮＤラインに接続されている。従って、トランジスタＭ６ｂ，Ｍ９ｂによってカレントミラー回路ＣＭ２が構成され、オペアンプＡ１ｂを構成するトランジスタＭ３に流れる電流と同じ値の電流がトランジスタＭ９ｂに流れる。

更に、トランジスタＭ９ｂは、定電流源２１ｂを介して、電源電圧ＶＣＣラインに接続されている。このため、定電流源２１ｂとカレントミラー回路ＣＭ２とは、いわゆる電流コンパレータを構成する。本実施形態の定電流源２１ｂの電流値ｉ２は、「０」より大きく、電流値（[ｉ１]／２）より小さい一定値に設定される。

更に、本実施形態では、定電流源２１ｂとトランジスタＭ９ｂとの接続ノードの電圧を、パワーアップ検知信号Ｓ１として用いる。
なお、本実施形態においても、オペアンプＡ１ｂはアンプＡ２の入力端子に接続されており、このアンプＡ２の出力端子がシリーズレギュレータ回路４０の出力端子となる。

本実施形態においても、上記実施形態と同様に、外部電源が投入されて基準電圧Ｖref
が速やかに一定値になると、オペアンプＡ１ｂのトランジスタＭ３，Ｍ５はそれぞれオフ／オンする。このため、トランジスタＭ３には電流が流れず、トランジスタＭ５には電流値ｉ１の電流が流れる。トランジスタＭ３に電流が流れないため、トランジスタＭ６ｂはオフし、このトランジスタＭ６ｂとカレントミラー回路ＣＭ２を構成しているトランジスタＭ９ｂもオフする。このため、定電流源２１ｂから流れた電流は、定電流源２１ｂとトランジスタＭ９ｂとの接続ノードの電圧をチャージアップする。これにより、パワーアップ検知信号Ｓ１はハイレベル信号を出力する。

その後、負帰還電圧Ｖf1が上昇して、オペアンプＡ１に供給される負帰還電圧Ｖf1と基準電圧Ｖrefとの電圧差Ｖｉが電圧「−Ｖｔ」になった場合、トランジスタＭ３がオンし
て電流が流れ始める。これにより、トランジスタＭ６ｂ，Ｍ９ｂもオンし始めて、トランジスタＭ６ｂ，Ｍ９ｂにも電流が流れ始める。そして、出力電圧Ｖoutが上昇するに伴っ
て、トランジスタＭ５に流れる電流は減少し、トランジスタＭ３，Ｍ６ｂ，Ｍ９ｂに流れる電流は増大する。

そして、トランジスタＭ９ｂに流れる電流が定電流源２１ｂの電流値ｉ２になると、定電流源２１ｂとトランジスタＭ９ｂとの接続ノードの電圧は、引き下げられる。従って、出力されるパワーアップ検知信号Ｓ１は、ハイレベルからローレベルに変化する。そして、これ以降、パワーアップ検知信号Ｓ１はローレベルを出力する。なお、このとき、シリーズレギュレータ回路４０の出力電圧Ｖoutは、上記第１実施形態と同様に、基準電圧Ｖrefと同じ値になる。

本実施形態においては、上記第１実施形態の（３）に記載の効果と同様の効果を得ることができるとともに、以下の効果を得ることができる。
（５） 本実施形態では、オペアンプＡ１ｂは、トランジスタＭ３に接続されたトランジスタＭ６ｂを内蔵している。トランジスタＭ６ｂは、オペアンプＡ１ｂの外にあるトランジスタＭ９ｂとカレントミラー回路ＣＭ２を構成する。このため、トランジスタＭ３に流れる電流と同じ電流がトランジスタＭ９ｂに流れる。また、トランジスタＭ９ｂは、定電流源２１ｂを介して電源電圧ＶＣＣラインに接続されて、電流コンパレータを構成する。定電流源２１ｂの電流値ｉ２は、トランジスタＭ３が起動時に流す電流値「０」より大きく、出力電圧Ｖoutが基準電圧Ｖrefと同じときに流す電流値（[ｉ１]／２）より小さい一定値に設定されている。

このため、出力電圧Ｖoutがほぼ立ち上がったときに、トランジスタＭ３に流れる電流
が、電流値「０」から電流値[ｉ１]／２に向かって変化すると、これに応じてトランジスタＭ３，Ｍ９ｂに流れる電流が変化する。そして、トランジスタＭ９ｂに流れる電流が、定電流源２１ｂが流す電流値ｉ２を超えると、トランジスタＭ９ｂと定電流源２１ｂとの接続ノードの電圧のパワーアップ検知信号Ｓ１が変化する。このように、出力電圧Ｖout
が基準電圧Ｖrefとほぼ同じになったときにトランジスタＭ３に流れる電流の変化を用い
て、パワーアップ検知信号Ｓ１を出力するので、出力電圧Ｖoutが変動したりオフセット
が生じたりした場合にも、電圧が立ち上がったことを検知することができる。

（６） 本実施形態では、シリーズレギュレータ回路４０は、基準電圧Ｖrefと負帰還
電圧Ｖf1との電圧差Ｖｉに応じて、定電流源１１からの電流がトランジスタＭ３，Ｍ５のそれぞれに分配される電流量が変化するトランジスタＭ３，Ｍ５を内蔵したオペアンプＡ１ｂを用いる。更に、このオペアンプＡ１ｂは、トランジスタＭ３に接続されたトランジスタＭ６ｂを内蔵している。このトランジスタＭ６ｂは、トランジスタＭ９ｂとカレントミラー回路ＣＭ２を構成する。トランジスタＭ９ｂは、定電流源２１ｂと電流コンパレータを構成する。従って、オペアンプＡ１ｂに、もともと内蔵されているトランジスタＭ３
に流れる電流量の変化に応じて、パワーアップ検知信号Ｓ１が生成できる。このため、オペアンプＡ１ｂの他に、トランジスタＭ９ｂと定電流源２１ｂとを設けるだけで電圧の立ち上がりを検知できるので、オペアンプＡ１ｂ以外に追加する部材を少なくすることができる。

（７）本実施形態では、定電流源２１ｂの電流値ｉ２は、電流値（[ｉ１]／２）よりも小さい値に設定するので、上記第１実施形態の定電流源２１に比べて、定電流源２１ｂが流す電流を小さくすることができる。従って、消費電流を低くすることができる。

（第３実施形態）
次に、本発明を具体化した第３実施形態について、図６を用いて説明する。本実施形態では、上記第１実施形態と同様な機能を実現する部材については、上記第１実施形態の符号に「ｃ」を添えて表す。

本実施形態のシリーズレギュレータ回路５０は、上記第１実施形態における電源電圧ＶＣＣライン及び接地電圧ＧＮＤラインに対する接続を逆にした構成をしている。
具体的には、オペアンプＡ１ｃは、トランジスタＭ３ｃ，Ｍ５ｃ，Ｍ６ｃ及び定電流源１１ｃを備える。本実施形態では、トランジスタＭ３ｃ，Ｍ５ｃは、ｎチャンネルのＭＯＳトランジスタである。トランジスタＭ３ｃ，Ｍ５ｃのゲート端子には、直接的或いは間接的にオペアンプＡ１ｃの各入力電圧の変化と同じように変化をする電圧が供給される。このオペアンプＡ１ｃの非反転入力端子には、基準電圧Ｖrefが供給され、反転入力端子
には、出力電圧Ｖoutの負帰還による電圧が供給される。また、トランジスタＭ３ｃ，Ｍ
５ｃのソース端子は、定電流源１１ｃを介して接地電圧ＧＮＤラインに接続されている。ここで、定電流源１１ｃは、電流値ｉ１の電流を流す。

一方、トランジスタＭ６ｃは、ｐチャンネルのＭＯＳトランジスタである。このトランジスタＭ６ｃのソース端子は電源電圧ＶＣＣラインに接続されている。
更に、トランジスタＭ６ｃのドレイン端子及びソース端子は、トランジスタＭ９ｃのゲート端子に接続されている。トランジスタＭ９ｃは、ｐチャンネルのＭＯＳトランジスタであり、ソース端子は電源電圧ＶＣＣラインに接続されている。このため、トランジスタＭ６ｃ，Ｍ９ｃによってカレントミラー回路ＣＭ３が構成され、オペアンプＡ１ｃを構成するトランジスタＭ５ｃ，Ｍ６ｃに流れる電流と同じ値の電流がトランジスタＭ９ｃに流れる。

更に、トランジスタＭ９ｃは、定電流源２１ｃを介して接地電圧ＧＮＤラインに接続されている。このため、定電流源２１ｃとカレントミラー回路ＣＭ３とは、いわゆる電流コンパレータを構成する。ここで、定電流源２１ｃは、電流値ｉ２の電流を出力する。この電流値ｉ２は、本実施形態では、電流値「０」より大きく電流値（[ｉ１]／２）より小さい一定値に設定される。

更に、定電流源２１ｃとトランジスタＭ９ｃとの接続ノードには、インバータ２２ｃの入力端子が接続されている。このインバータ２２ｃの出力端子から、パワーアップ検知信号Ｓ１を出力する。

なお、本実施形態においても、オペアンプＡ１ｃはアンプＡ２の入力端子に接続されており、このアンプＡ２の出力端子がシリーズレギュレータ回路５０の出力端子となる。
本実施形態においては、外部電源が投入されて基準電圧Ｖrefが速やかに一定値になる
と、オペアンプＡ１ｃのトランジスタＭ３ｃ，Ｍ５ｃはそれぞれオン／オフする。このため、トランジスタＭ３ｃには、電流値ｉ１の電流が流れ、トランジスタＭ５ｃには電流が流れない。トランジスタＭ５ｃに電流が流れないため、トランジスタＭ６ｃはオフし、こ
のトランジスタＭ６ｃとカレントミラー回路ＣＭ３を構成しているトランジスタＭ９ｃもオフする。このため、電源電圧ＶＣＣラインから、トランジスタＭ９ｃを介して電流が流れず、トランジスタＭ９ｃと定電流源２１ｃとの接続ノードの電圧Ｖs1は、引き下げられる。従って、インバータ２２ｃはハイレベルのパワーアップ検知信号Ｓ１を出力する。

その後、負帰還電圧Ｖf1が上昇して、出力電圧Ｖoutが基準電圧Ｖrefに近くになると、トランジスタＭ５ｃがオンして電流が流れ始め、これに伴ってトランジスタＭ６ｃ，Ｍ９ｃにも電流が流れる。これ以降、トランジスタＭ３ｃに流れる電流が減少し、トランジスタＭ５ｃ，Ｍ６ｃ，Ｍ９ｃに流れる電流は増大する。そして、トランジスタＭ９ｃに流れる電流が定電流源２１ｃの電流値ｉ２になって、この電流値ｉ２を超えると、定電流源２１ｃとトランジスタＭ９ｃの接続ノードの電圧Ｖs1は、チャージアップされて、ローレベル信号の電圧からハイレベル信号の電圧に変化する。従って、これ以降、パワーアップ検知信号Ｓ１はローレベルになる。なお、このとき、シリーズレギュレータ回路５０の出力電圧Ｖoutは、上記第１実施形態と同様に、基準電圧Ｖrefと同じ値になっている。
本実施形態においては、上記第１実施形態の（３）、（５）〜（７）に記載の効果と同様の効果を得ることができる。

（第４実施形態）
次に、本発明を具体化した第４実施形態について、図７を用いて説明する。本実施形態において、上記第１実施形態及び第３実施形態の部材と同一の部材については同一の符号を付し、その詳細な説明は省略する。また、本実施形態においては、上記第１実施形態と同様な機能を実現する部材については、第１実施形態の符号に「ｄ」を添えて表す。

本実施形態のシリーズレギュレータ回路６０では、トランジスタＭ３ｃに流れる電流を用いて、パワーアップ検知信号を生成する。具体的には、トランジスタＭ３ｃのドレイン端子は、トランジスタＭ６ｄを介して電源電圧ＶＣＣラインに接続されている。トランジスタＭ６ｄは、本実施形態では、ｐチャンネルのＭＯＳトランジスタである。このトランジスタＭ６ｄのゲート端子は、トランジスタＭ６ｄのドレイン端子、トランジスタＭ９ｄのゲート端子に接続されている。トランジスタＭ９ｄは、トランジスタＭ６ｄと同じくｐチャンネルのＭＯＳトランジスタであり、ソース端子は電源電圧ＶＣＣラインに接続されている。従って、トランジスタＭ６ｄ，Ｍ９ｄによってカレントミラー回路ＣＭ４が構成され、オペアンプＡ１ｄを構成するトランジスタＭ３ｃに流れる電流と同じ値の電流がトランジスタＭ９ｄに流れる。

更に、トランジスタＭ９ｄは、定電流源２１ｄを介して、接地電圧ＧＮＤラインに接続されている。このため、定電流源２１ｄとカレントミラー回路ＣＭ４とは、いわゆる電流コンパレータを構成する。本実施形態の定電流源２１ｄの電流値ｉ２は、電流値（[ｉ１]／２）より大きく電流値ｉ１より小さい一定値に設定される。

更に、本実施形態では、定電流源２１ｄとトランジスタＭ９ｄとの接続ノードの電圧を、パワーアップ検知信号Ｓ１として用いる。
なお、本実施形態においても、オペアンプＡ１ｄはアンプＡ２の入力端子に接続されており、このアンプＡ２の出力端子がシリーズレギュレータ回路６０の出力端子となる。

本実施形態においても、上記実施形態と同様に、外部電源が投入されて基準電圧Ｖref
が速やかに一定値になると、オペアンプＡ１ｄのトランジスタＭ３ｃ，Ｍ５ｃはそれぞれオン／オフする。このため、トランジスタＭ３ｃには、電流値ｉ１の電流が流れ、トランジスタＭ５ｃには電流が流れない。このため、トランジスタＭ３ｃに接続されているトランジスタＭ６ｄはオンし、これとカレントミラー回路ＣＭ４を構成するトランジスタＭ９ｄもオンして、トランジスタＭ３ｃに流れる電流と同じ電流値ｉ１の電流が流れる。この
ため、トランジスタＭ９ｄと定電流源２１ｄとの接続ノードの電圧はチャージアップされて、ハイレベルのパワーアップ検知信号Ｓ１が出力される。

その後、負帰還電圧Ｖf1が上昇して、出力電圧Ｖoutが基準電圧Ｖrefに近くになると、トランジスタＭ５ｃがオンとなって電流が流れ始める。これにより、トランジスタＭ３ｃ，Ｍ６ｄ，Ｍ９ｄに流れる電流が減少する。そして、出力電圧Ｖoutが上昇するに伴って
、トランジスタＭ３ｃ，Ｍ６ｄ，Ｍ９ｄに流れる電流は減少し、トランジスタＭ５ｃに流れる電流は増大する。

そして、トランジスタＭ９ｄに流れる電流が定電流源２１ｄの電流値ｉ２を下回ると、定電流源２１ｄとトランジスタＭ９ｄの接続ノードの電圧は引き下げられ、これ以降、パワーアップ検知信号Ｓ１はローレベル信号を出力する。なお、このとき、シリーズレギュレータ回路６０の出力電圧Ｖoutは、上記第１実施形態と同様に、基準電圧Ｖrefと同じ値になる。

本実施形態においても、上記第１実施形態の（１）〜（３）に記載の効果と同様の効果を得ることができる。
また、上記実施形態は以下のように変更してもよい。

○ 上記第１及び第３実施形態においては、定電流源２１，２１ｃとトランジスタＭ９，Ｍ９ｃとの接続ノードの電圧が供給されるインバータ２２，２２ｃを設け、インバータ２２，２２ｃの出力をパワーアップ検知信号Ｓ１として用いた。また、上記第２及び第４実施形態においては、定電流源２１ｂ，２１ｄとトランジスタＭ９ｂ，Ｍ９ｄとの接続ノードの電圧をパワーアップ検知信号Ｓ１として用いた。これに限られず、第１及び第３実施形態において、インバータ２２，２２ｃを省略してもよい。また、第２及び第４実施形態において、定電流源２１ｂ，２１ｄとトランジスタＭ９ｂ，Ｍ９ｄとの接続ノードの電圧が供給されるインバータを設け、このインバータの出力をパワーアップ検知信号として用いてもよい。

○ 上記実施形態においては、オペアンプＡ１，Ａ１ｂ，Ａ１ｃ，Ａ１ｄのトランジスタＭ６，Ｍ６ｂ，Ｍ６ｃ，Ｍ６ｄとカレントミラー回路ＣＭ１，ＣＭ２，ＣＭ３，ＣＭ４を構成するトランジスタＭ９，Ｍ９ｂ，Ｍ９ｃ，Ｍ９ｄは同じ電流が流れるとして説明した。これに限らず、例えば、トランジスタＭ９，Ｍ９ｂ，Ｍ９ｃ，Ｍ９ｄの大きさを、トランジスタＭ６，Ｍ６ｂ，Ｍ６ｃ，Ｍ６ｄの大きさの１／ｎとして、トランジスタＭ９，Ｍ９ｂ，Ｍ９ｃ，Ｍ９ｄに流れる電流を少なくしてもよい。この場合、定電流源２１，２１ｂ，２１ｃ，２１ｄは、負帰還電圧Ｖf1が基準電圧Ｖrefに近くなったときにトランジ
スタＭ９，Ｍ９ｂ，Ｍ９ｃ，Ｍ９ｄが変化する電流の値に設定すればよい。これにより、定電流源２１，２１ｂ，２１ｃ，２１ｄが流す電流を少なくすることができるので、消費電力を少なくすることができる。

○ 上記実施形態においては、オペアンプＡ１の出力端子をアンプＡ２の入力端子に接続し、アンプＡ２においてオペアンプＡ１の出力を増幅した。これに限らず、出力電圧Ｖoutの変動がほとんどなく、電圧が立ち上がった後にはトランジスタＭ９に流れる電流が
電流値ｉ２を容易に越えない構成であれば、オペアンプＡ１の出力を増幅するアンプＡ２を省略してもよい。

第１実施形態のシリーズレギュレータ回路の配線回路図。 第１実施形態のシリーズレギュレータ回路の素子レベルでの等価回路図。 第１実施形態のシリーズレギュレータ回路のタイムチャート。 タイムチャートの説明に用いる電流や電圧の説明図で、（ａ）はオペアンプにおける電流の変化を示し、（ｂ）は電流コンパレータの電圧出力の変化を示す。 第２実施形態のシリーズレギュレータ回路の配線回路図。 第３実施形態のシリーズレギュレータ回路の配線回路図。 第４実施形態のシリーズレギュレータ回路の配線回路図。 従来のシリーズレギュレータ回路の配線回路図。 従来のシリーズレギュレータ回路における出力電圧と検知信号との関係を示す図であり、（ａ）は出力電圧が検知電圧よりも高い場合、（ｂ）は出力電圧がオーバーシュートして検知電圧よりも低い電圧になる場合、（ｃ）は出力電圧が検知電圧に到達しなかった場合である。

符号の説明

Ａ１，Ａ１ｂ，Ａ１ｃ，Ａ１ｄ…オペアンプ、Ａ２…増幅器としてのアンプ、ＣＭ１，ＣＭ２，ＣＭ３，ＣＭ４…カレントミラー回路、Ｆ１…負帰還要素、ＧＮＤ…駆動電圧としての接地電圧、ｉ１，ｉ２…電流値、Ｍ３，Ｍ３ｃ…第１トランジスタとしてのトランジスタ、Ｍ５，Ｍ５ｃ…第２トランジスタとしてのトランジスタ、Ｍ６，Ｍ６ｂ，Ｍ６ｃ，Ｍ６ｄ…可変電流源を構成するオペアンプ内のトランジスタ、Ｍ９，Ｍ９ｂ，Ｍ９ｃ，Ｍ９ｄ…可変電流源を構成するトランジスタ、Ｓ１…パワーアップ検知信号、ＶＣＣ…電源電圧、Ｖf1…負帰還電圧、Ｖｉ…電圧差、Ｖout…出力電圧、Ｖref…基準電圧、１１，１１ｃ…第１定電流源としての定電流源、１０，４０，５０，６０…シリーズレギュレータ回路、２１，２１ｂ，２１ｃ，２１ｄ…第２定電流源としての定電流源。

Claims (6)

1. 第１定電流源の電流を分配する第１トランジスタ及び第２トランジスタから構成される差動手段を内蔵したオペアンプを備え、このオペアンプの出力に応じた出力電圧を出力するシリーズレギュレータ回路であって、
   前記第１トランジスタ又は前記第２トランジスタに流れる電流に比例する電流値の電流を出力する可変電流源と、
   前記可変電流源と電流コンパレータを構成する第２定電流源とを更に設け、
   前記第１トランジスタの制御端子には基準電圧を供給し、前記第２トランジスタの制御端子には前記出力電圧に基づく負帰還電圧を入力し、前記第１トランジスタ及び第２トランジスタには、前記負帰還電圧と前記基準電圧との電圧差に応じた電流が流れ、
   前記第２定電流源は、前記基準電圧が供給された起動状態から、前記負帰還電圧と前記基準電圧とが一致するまでの間に、前記可変電流源が出力する電流範囲にある所定電流値の電流を供給し、
   前記可変電流源と前記第２定電流源との接続ノードの電圧を用いて、パワーアップ検知信号を出力することを特徴とするシリーズレギュレータ回路。
2. 前記可変電流源は、
   前記第１トランジスタ又は前記第２トランジスタに接続され前記オペアンプに内蔵されている第３トランジスタと、
   この第３トランジスタとカレントミラー回路を構成し、前記第２定電流源に接続されている第４トランジスタとから構成されていることを特徴とする請求項１に記載のシリーズレギュレータ回路。
3. 前記可変電流源は、前記起動状態において電流を流さない第１又は第２トランジスタに流れる電流に比例する電流値の電流を流し、
   前記第２定電流源の所定電流値は、零より大きく前記第１定電流源が流す電流の半分より小さい値であることを特徴とする請求項１又は２に記載のシリーズレギュレータ回路。
4. 前記オペアンプの出力端子は、このオペアンプの出力を増幅する増幅器に供給されており、
   この増幅器の出力端子の電圧が前記出力電圧であることを特徴とする請求項１〜３のいずれか１つに記載のシリーズレギュレータ回路。
5. 前記第１及び前記第２定電流源が電源電圧ラインに接続されており、前記可変電流源が駆動電圧ラインに接続されていることを特徴とする請求項１〜４のいずれか１項に記載のシリーズレギュレータ回路。
6. 前記第１及び前記第２定電流源が駆動電圧ラインに接続されており、前記可変電流源が電源電圧ラインに接続されていることを特徴とする請求項１〜４のいずれか１項に記載のシリーズレギュレータ回路。

Images