JP6540976B2 - 低ドロップアウト電圧レギュレータ装置 - Google Patents

Description

本発明は、低ドロップアウト電圧レギュレータ装置に関し、そしてこの低ドロップアウト電圧レギュレータ装置を備えるデジタルシステムに関する。

多くの装置では、低ドロップアウト電圧レギュレータ（ＬＤＯ）が高集積デジタル回路の安定化電源を供給するために使用されている。一般的に、多様な負荷、動作電源の観点から、安定した定電圧を供給することが望ましい。

外部のバッテリー電源によって高度に集積化されたデジタル回路に電源供給するために、ＬＤＯがしばしば用いられる。通常このような高度に集積化されたデジタル回路は、システムクロックに同期して動作する。各々のクロックサイクルにおいて、高速電流パルスが誘導されて、ＬＤＯ出力電圧のサージ電圧を生じる。これは高集積化されたデジタル回路の誤動作を生じ得る。一般的に、必要な負荷過渡応答を提供するために、実装可能なオンチップ出力キャパシタ、および高帯域幅かつ高スルーレートの誤差アンプが用いられる。しかしながら、このような高帯域幅かつ高スルーレートの誤差増幅器は、これに応じた電流バジェットを必要とする。

本発明の目的は、消費電流が低減された低ドロップアウト電圧レギュレータを提供することである。

この目的は、独立請求項の特徴によって達成される。本発明の有利な実施形態は、従属項に記載されている。

第１の態様によれば、本発明は１つの低ドロップアウト電圧レギュレータ（ＬＤＯ）装置によって特徴づけられる。このＬＤＯ装置は、１つの電源にカップリング可能な１つの電圧入力および１つの誤差増幅器を備える。この誤差増幅器は、この電圧入力にカップリングされており、そして基準電圧信号および帰還電圧信号を受信するように構成されており、そしてこの基準電圧信号および帰還信号に依存して、制御信号出力を生成するように構成されている。この誤差増幅器は、１つの電流調整回路を備えている。さらに、上記のＬＤＯ装置は、上記の誤差増幅器にカップリングされ、そして前記誤差増幅器の制御信号出力を受信し、上記の低ドロップアウト電圧レギュレータ装置の出力に当該制御信号出力に依存して出力電流を供給するように構成された、１つのパストランジスタを備える。さらに、上記のＬＤＯは、上記の電圧入力にカップリングされ、そしてこのＬＤＯ装置の電圧入力に供給される入力電圧に依存して、その出力に出力信号を供給するように構成された１つの検出回路を備える。このＬＤＯ装置は、この検出回路の出力にカップリングされ、そしてこの検出回路の出力信号に依存して、上記の誤差増幅器の電流調整回路のバイアス入力にバイアス電流を供給するように構成された、１つのバイアス発生器を備える。

このようなＬＤＯ装置は、異なるモードに対して適切なバイアス電流を発生することができ、有利である。このＬＤＯ装置のトラッキングモードにおいては、消費電流が低減されるので、このＬＤＯ装置は、適合したオンチップキャパシタを使用して充分な帯域幅およびスルーレートを有する誤差増幅器を設計することを可能とする。電源電圧が小さくなると、このＬＤＯ装置は、トラッキングモードに入る。このトラッキングモードにおいては、このＬＤＯ装置の出力電圧は、このＬＤＯ装置の入力電圧に出来る限り追従することを開始する。
このＬＤＯ装置の入力電圧が小さければ小さいほど、上記の誤差増幅器にその電流調整回路を通って供給される静止電流は、小さくなる。この電流調整回路によって供給される電流は、このＬＤＯ装置がレギュレーションモードからトラッキングモードに移行する際に連続的に低下する。このＬＤＯ装置の電流を瞬時に切り替えるための正確な設定点を確保することは必要でない。このような設定点は高速な負荷過渡応答の誤動作をもたらしかねない。さらにこのＬＤＯ装置は、チップ外部の部品を必要としない。これは１つの特定用途向け集積回路に全て集積することができる。

上記の第１の態様の１つの実施形態によれば、上記のバイアス電流は、上記のＬＤＯ装置の入力電圧と所与の基準電圧との間の電圧差に比例している。これは上記の検出回路および上記のバイアス発生器のコスト効率の良い実装を可能とするので、有利である。

上記の第１の態様のもう１つの実施形態によれば、上記の電流調整回路は、上記のバイアス発生器のバイアス電流を上記の誤差増幅器にミラーするように構成され、そして配設された、１つのカレントミラー回路を備える。これは上記の電流調整回路のコスト効率の良い実装を可能とするので、有利である。

上記の第１の態様のもう１つの実施形態によれば、上記の低ドロップアウト電圧レギュレータ装置は、１つのオンチップ出力キャパシタを備える。この出力キャパシタは、過渡的な負荷に対して瞬時電流を供給するので有利である。

第２の態様によれば、本発明は、１つのデジタルコアおよび、上記の第１の態様による装置である、１つの低ドロップアウト電圧レギュレータＬＤＯを備える、１つのデジタルシステムを特徴とし、ここでこのＬＤＯ装置の電圧入力は、バッテリー電源にカップリング可能であり、そしてこのＬＤＯ装置の出力はこのデジタルコアにカップリングされている。

上記の第１の態様の有利な実施形態は、この第２の態様にも有効である。

本発明の例示的な実施形態を、概略図を参照して以下に説明する。

１つのデジタルシステムを例示するブロック図を示す。 上記の低ドロップアウト電圧レギュレータ装置（ＬＤＯ装置）の例示的なブロック図を示す。 １つの検出回路、１つのバイアス発生器、および１つの誤差増幅器の電流調整回路の例示的なブロック図を示す。

異なる図に示されている同じ設計および機能の素子は、同じ参照番号で示されている。

図１は、１つのデジタルコア３０、および１つの低ドロップアウト電圧レギュレータ装置（ＬＤＯ装置）４０を備える１つのデジタルシステム１０の例示的なブロック図を示す。

ＬＤＯ装置４０の電圧入力Ｖｉｎは、１つの電源２０にカップリングされている。好ましくはこの電源２０は、ＤＣ電圧電源として構成されている。たとえばこの電源２０は、１つのバッテリーを備えてよい。

ＬＤＯ装置４０の出力ＯＵＴは、デジタルコア３０にカップリングされている。このＬＤＯ装置４０は、安定した出力電圧Ｖ＿ｏｕｔを発生し、そしてこの安定した出力電圧Ｖ＿ｏｕｔをデジタルコア３０に出力するように構成されている。

デジタルコア３０は、１つの特定用途向け集積回路（ＡＳＩＣ）および／または１つのプロセッサを備えてよい。

デジタルシステム１０は、任意に選択的に、さらなる回路装置を備え、たとえば１つの微小機械システム（ＭＥＭＳ）マイクロフォン５０、および／または１つの前置増幅器６０、および／または１つのアナログデジタル変換器７０、たとえばシグマデルタ変調の変換器、を備える。

図２は、上記の低ドロップアウト電圧レギュレータ装置（ＬＤＯ装置）４０の例示的なブロック図を示す。

このＬＤＯ装置４０は、上記の電圧入力Ｖｉｎ、１つの検出回路４０２、１つのバイアス発生器４１６、１つの誤差増幅器４０４、１つの抵抗回路４０８、１つの補償キャパシタＣｍ、および１つの出力キャパシタＣｏｕｔを備える。

この出力キャパシタＣｏｕｔの容量値は、このＬＤＯ装置４０の負荷過渡応答の要求仕様に依存している。この出力キャパシタＣｏｕｔは、上記の過渡的負荷に対し、瞬時電流を供給する。

上記の電圧入力Ｖｉｎは、電源２０にカップリング可能である。

誤差増幅器４０４は、上記の電圧入力Ｖｉｎにカップリングされており、そして基準電圧Ｖ＿ｒｅｆおよび帰還信号Ｖ＿ｆｄを受信するように、そして制御信号出力Ｃｔｒｌを発生するように、構成されかつ配設されている。この誤差増幅器４０４のバンド幅およびスルーレートは、ＬＤＯ装置４０の負荷過渡応答の要求仕様に依存している。この誤差増幅器４０４は、上記の過渡的負荷に反応する１つの高速レギュレーションループを形成している。

この誤差増幅器４０４は、たとえば１つの第１のトランジスタＭ１および１つの第２のトランジスタＭ２を有する１つの差動増幅段４１２を備える。たとえばこの誤差増幅器４０４の差動増幅段４１２は、１つの電流調整回路４１０を備える。この差動増幅段４１２は、上記の基準電圧Ｖ＿ｒｅｆと上記の帰還信号Ｖ＿ｆｂとを比較するように、配設され、かつ構成されている。この誤差増幅器４０４は、１つのトランスアドミタンス増幅器として構成されている。この差動増幅段４１２の差動電圧は、電流出力段によって所与の利得で出力電流に変換される。

この誤差増幅器４０４は、たとえば１つの広帯域増幅器として構成されている。この誤差増幅器４０４は、たとえば上記の電流出力段の電圧レベルを調整するための、１つのプルアップ段および１つのプルダウン段を備える。この誤差増幅器４０４は、たとえば１つの第３のトランジスタＭ３および１つの第４のトランジスタＭ４を有する１つのカレントミラーを備える。上記の第１のトランジスタＭ３から引き出された電流は、この第４のトランジスタＭ４からの出力電流にコピーされる。この第１のトランジスタＭ１のドレイン端子は、１つの第２のトランジスタＭ７および１つの第８のトランジスタＭ８によって形成される１つのさらなるカレントミラーに接続されている。さらに、この第８のトランジスタの電流は、１つの第１０のトランジスタＭ１０および１つの第６のトランジスタＭ６によって、もう一度ミラーされる。

上記の広帯域増幅器の主要な利点は、電圧入力Ｖｉｎに印加される入力電圧Ｖ＿ｉｎ、および上記のパストランジスタへの制御信号出力Ｃｔｒｌとして供給される出力電圧が、上記の回路の動作に影響することなくほぼ電源電圧まで上昇することができ、そしてほぼグラウンドレベルまで低下することができることである。

第５のトランジスタＭ５は、たとえば第６のトランジスタＭ６用のカスコードトランジスタとして用いられる。第９のトランジスタＭ９は、たとえばこの第５のトランジスタＭ５との対称性マッチング用に用いられる。

パストランジスタＭＰは、誤差増幅器４０４の制御信号出力Ｃｔｒｌを受信するように構成され、そして配設されている。このパストランジスタＭＰの導通の程度は、この制御信号出力Ｃｔｒｌに依存し、たとえばこのパストランジスタＭＰを通過する電流の量は、誤差増幅器４０４の制御信号出力Ｃｔｒｌによって制御される。
こうしてこのパストランジスタＭＰは、出力電流をＬＤＯ装置４０の出力ＯＵＴに供給する。

検出回路４０２は、ＬＤＯ装置４０の電圧入力Ｖｉｎにカップリングされている。この検出回路４０２は、ＬＤＯ装置４０の入力電圧Ｖ＿ｉｎをモニターするように構成されている。

この検出回路４０２は、その出力における出力信号を、ＬＤＯ装置４０の入力電圧Ｖ＿ｉｎの電圧レベルに依存して供給するように構成されている。

バイアス発生器４１６の入力は、検出回路４０２の出力とカップリングされている。このバイアス発生器４１６は、誤差増幅器４０４用のバイアス電流Ｉ＿ｂｉａｓを、検出回路４０２の出力信号に依存して供給するように構成されている。

バイアス発生器４１６は、たとえば１つの電流発生器である。

好ましくは、このバイアス発生器４１６は、バイアス電流Ｉ＿ｂｉａｓがＬＤＯ装置４０の入力電圧Ｖ＿ｉｎの電圧レベルに比例するように、このバイアス電流Ｉ＿ｂｉａｓを供給するように構成されている。

バイアス電流Ｉ＿ｂｉａｓを誤差増幅器４０４の電流調整回路４１０に与えることによって、この誤差増幅器４０４の静止電流は、ＬＤＯ装置４０の入力電圧Ｖ＿ｉｎの電圧降下に依存して低下する。

ＬＤＯ装置４０は、たとえば上記のバッテリーによってデジタルコア３０に電源供給するために使用される。このバッテリーによって供給される電源電圧は、時間にしたがって減少し、そしてＬＤＯ装置４０の２つの動作モード、レギュレーションモードおよびトラッキングモード、をもたらす。

このバッテリーによって供給される電源電圧が高い場合、ＬＤＯ装置４０は、レギュレーションモードで動作する。このレギュレーションモードにおいては、その出力ＯＵＴに供給されるＬＤＯ装置４０の出力電圧Ｖ＿ｏｕｔは、このＬＤＯ装置４０の入力電圧Ｖ＿ｉｎに依存しない。この出力電圧Ｖ＿ｏｕｔは、基準電圧Ｖ＿ｒｅｆおよび抵抗回路４０８に依存する。もしこの抵抗回路４０８が抵抗Ｒ１およびＲ２を有する電圧分割器を備える場合、ＬＤＯ装置４０の出力電圧Ｖ＿ｏｕｔは以下の式（１）によって定義される。

Ｖ＿ｏｕｔ＝Ｖ＿ｒｅｆ（１ ＋ Ｒ＿１／Ｒ＿２） ．．．（１）

ここでＶ＿ｒｅｆは基準電圧であり、Ｒ＿１およびＲ＿２は抵抗Ｒ１およびＲ２の抵抗値である。

上記のバッテリーによって供給される電源電圧が低下すると、ＬＤＯ装置４０はトラッキングモードに入る。このトラッキングモードにおいては、このＬＤＯ装置４０の出力電圧Ｖ＿ｏｕｔは、このＬＤＯ装置４０の入力電圧Ｖ＿ｉｎに出来る限り追従することを開始する。パストランジスタＭＰは、線形領域で動作する。こうして出力電圧Ｖ＿ｏｕｔは、高速な負荷過渡応答を可能とする、強力な電流ドライブ能力を有する。したがって誤差増幅器４０４に対する帯域幅およびスルーレートの要求仕様は無い。これはこの誤差増幅器が過渡的な負荷に応答しないからである。原理的にこの誤差増幅器４０４は、極めて小さな動作電流で動作し得る。

上記のトラッキングモードにおける消費電流を低減するために、誤差増幅器４０４の静止電流が、ＬＤＯ装置の入力電圧Ｖ＿ｉｎの電圧降下に対して連続的に低減される。

図３は、検出回路４０２、バイアス発生器４１６、および誤差増幅器４０４の電流調整回路４１０の例示的なブロック図を示す。

検出回路４０２は、たとえば１つの一段差動増幅器および１つの第１５のトランジスタＭ１５を備える。この第１５のトランジスタＭ１５は、１つの電界効果トランジスタ（ＦＥＴ）として構成されていてよく、具体的にはＰチャネルエンハンス型電界効果トランジスタとして構成されていてよい。たとえば、検出回路４０２は、利得１の負帰還で帰還電圧Ｖ＿ｆｂ２を所与の基準電圧Ｖ＿ｒｅｆ２に固定するように構成された差動増幅器を形成する、１つの第１１のトランジスタ、および抵抗Ｒ４でバイアスされた１つの第１２のトランジスタＭ１２を備え、ここでこの基準電圧Ｖ＿ｒｅｆ２は、第１１のトランジスタＭ１１に印加され、そして帰還電圧Ｖ＿ｆｂ２は、第１２のトランジスタＭ１２に供給される。さらに、この検出回路４０２は、第３のカレントミラーを形成する、１つの第１３のトランジスタＭ１３、および１つの第１４のトランジスタＭ１４を備える。この第１３のトランジスタＭ１３から引き出された電流は、この第１４のトランジスタＭ１４からの出力電流にコピーされる。この利得１の負帰還によって、帰還電圧Ｖ＿ｆｂ２は、Ｖ＿ｒｅｆ２と等しくなり、こうして入力電圧Ｖ＿ｉｎの変化は、Ｖ＿ｉｎとＶ＿ｆｂ２との差によって検出することができる。

この検出回路の出力信号は、Ｖ＿ｆｂ２とＶ＿ｉｎとの差であり、そしてこの出力信号は、バイアス発生器４１６に供給される。このバイアス発生器４１６は、バイアス電流Ｉ＿ｂｉａｓを、誤差増幅器４０４の適応型電流源４１０に供給するように配設され、そして構成されており、ここでこのバイアス電流Ｉ＿ｂｉａｓは、ＬＤＯ装置４０の入力電圧Ｖ＿ｉｎに依存している。具体的には、このバイアス電流Ｉ＿ｂｉａｓは、ＬＤＯ装置４０の入力電圧Ｖ＿ｉｎと第１１のトランジスタＭ１１ｎｉ印加される所与の基準電圧Ｖ＿ｒｅｆ２との間の電圧差に比例し得る。

バイアス発生器４１６は、たとえば１つの抵抗Ｒ３を備える。

この場合、バイアス電流Ｉ＿ｂｉａｓは、以下の式（２）で決定することができる。

Ｉ＿ｂｉａｓ＝（Ｖ＿ｉｎ − Ｖ＿ｒｅｆ２）／Ｒ＿３ ．．．（２）

ここでＶ＿ｉｎはＬＤＯ装置４０の入力電圧であり、Ｖ＿ｒｅｆ２は所与の基準電圧であり、そしてＲ＿３は抵抗Ｒ３の抵抗値である。

誤差増幅器４０４の電流調整回路４１０は、１つの第１６のトランジスタＭ１６、および１つの第１７のトランジスタＭ１７を有する、１つの第４のカレントミラーを備える。この第４のカレントミラーは、この第１６のトランジスタＭ１６の、バイアス発生器４１６のバイアス電流Ｉ＿ｂｉａｓを、第１７のトランジスタＭ１７にミラーするように配設され、そして構成されている。こうして誤差増幅器４０４の電流調整回路４１０は、このバイアス電流Ｉ＿ｂｉａｓを第１７のトランジスタＭ１７にミラーすることによって実現されている。

以上により、ＬＤＯ装置４０がレギュレーションモードからトラッキングモードに移行する場合に、誤差増幅器４０４の静止電流の自動的な低減がもたらされる。こうしてＬＤＯ装置４０は、誤差増幅器４０４の所望の動作を可能とする上記のレギュレーションモードに留まっている場合に、必要な量の電力を消費し、そしてこのＬＤＯ装置が上記のトラッキングモードに近づくかまたはこのトラッキングモードに入ると、より少ない電力を消費する。

１０ ： デジタルシステム
２０ ： 電源
３０ ： デジタルコア
４０ ： 低ドロップアウト電圧レギュレータ装置
５０ ： ＭＥＭＳマイクロフォン
６０ ： 前置増幅器
７０ ： アナログデジタル変換器
４０２ ： 検出装置
４０４ ： 誤差増幅器
４０８ ： 抵抗回路
４１０ ： 電流調整回路
４１２ ： 作動増幅段
４１６ ： バイアス発生器
Ｃｍ ： 補償キャパシタ
Ｃｏｕｔ ： 出力キャパシタ
Ｃｔｒｌ ： 制御信号出力
Ｉ＿ｂｉａｓ： バイアス電流
Ｍ１〜Ｍ１７： トランジスタ
ＭＰ ： パストランジスタ
ＯＵＴ ： ＬＤＯ装置の出力
Ｒ１，Ｒ２： 抵抗
Ｖ＿ｆｂ ： 帰還信号
Ｖ＿ｆｂ２： バイアス発生器の帰還信号
Ｖ＿ｉｎ ： ＬＤＯ装置の入力電圧
Ｖ＿ｏｕｔ: ＬＤＯ装置の出力電圧
Ｖ＿ｒｅｆ，Ｖ＿ｒｅｆ２： 基準電圧
Ｖｉｎ ： ＬＤＯ装置の入力電圧

Claims (4)

1. 低ドロップアウト電圧レギュレータ（ＬＤＯ）装置であって、
   １つの電源（２０）にカップリング可能な１つの電圧入力（Ｖｉｎ）と、
   前記電圧入力（Ｖｉｎ）にカップリングされ、そして基準電圧信号および帰還電圧信号を受信するように構成されており、そして当該基準電圧信号および当該帰還信号に依存して、制御信号出力（Ctrl)を生成するように構成されている誤差増幅器（４０４）であって、１つの電流調整回路（４１０）を備える誤差増幅器（４０４）と、
   前記誤差増幅器（４０４）にカップリングされ、そして前記誤差増幅器（４０４）の前記制御信号出力（Ｃｔｒｌ）を受信し、前記低ドロップアウト電圧レギュレータ装置の出力（ＯＵＴ）に当該制御信号出力（Ｃｔｒｌ）に依存して出力電流を供給するように構成された、１つのパストランジスタ（ＭＰ）と、
   前記電圧入力（Ｖｉｎ）にカップリングされ、そして前記低ＬＤＯ装置（４０）の前記電圧入力（Ｖｉｎ）と所与基準電圧（Ｖ＿ｒｅｆ２）との間の電圧差である出力信号をその出力に供給するように構成された１つの検出回路（４０２）と、
   前記検出回路（４０２）の出力にカップリングされ、そして前記検出回路（４０２）の出力信号に依存し、前記低ＬＤＯ装置（４０）の前記電圧入力（Ｖｉｎ）と所与基準電圧（Ｖ＿ｒｅｆ２）との間の電圧差に比例して、前記誤差増幅器（４０４）の前記電流調整回路（４１０）のバイアス入力にバイアス電流（Ｉ＿ｂｉａｓ）を供給するように構成された１つのバイアス発生器（４１６）と、
   を備えることを特徴とする、低ドロップアウト電圧レギュレータ装置。
2. 前記電流調整回路（４１０）は、前記バイアス発生器（４１６）の前記バイアス電流（Ｉ＿ｂｉａｓ）を前記誤差増幅器（４０４）にミラーするように構成され、そして配設された、１つのカレントミラー回路を備えることを特徴とする、請求項１に記載の低ドロップアウト電圧レギュレータ装置。
3. 前記低ドロップアウト電圧レギュレータ装置（４０）は、１つのオンチップ出力キャパシタを備えることを特徴とする、請求項１または２に記載の低ドロップアウト電圧レギュレータ装置。
4. １つのデジタルコア（３０）および、請求項１乃至３のいずれか１項に記載の１つの低ドロップアウト電圧レギュレータＬＤＯを備えるデジタルシステム（１０）であって、前記ＬＤＯ装置（４０）の前記電圧入力（Ｖｉｎ）は、バッテリー電源にカップリング可能であり、そして前記ＬＤＯ装置（４０）の出力（ＯＵＴ）は、当該デジタルコア（３０）にカップリングされている、ことを特徴とするデジタルシステム。

Images