CN111367342A - 一种低压差线性稳压电路 - Google Patents

Abstract

本发明公开了一种低压差线性稳压电路。该低压差线性稳压电路，包括输出电压调整单元和反馈单元，还包括差动放大单元；差动放大单元包括至少两个恒流源；至少两个恒流源并联在差动放大单元的输入对管的公共端和地端之间；至少两个恒流源为差动放大单元提供不同的恒流信号。使得低压差线性稳压电路既能为小负载提供稳定的电压，同时可以避免电流过大使得低压差线性稳压电路功耗大的问题。又可以快速的对输出电压调整单元提供比较大的电流信号，缩短输出电压调整单元的调整时间，实现了低压差线性稳压电路能够快速响应负载的变化输出稳定的电压，同时提高了电源的噪声抑制比。

Description

一种低压差线性稳压电路

技术领域

本发明实施例涉及稳压器技术领域，尤其涉及一种低压差线性稳压电路。

背景技术

低压差线性稳压电路(low dropout regulator，LDO)因具有面积小，自身功耗低，方案简单等优势被广泛应用到电子系统中。

随着电子系统技术的发展，电子系统内的电路日益复杂，电源电压逐步降低，对低压差线性稳压电路的性能要求也在不断提高。尤其是在噪声敏感的系统中，现有技术中低压差线性稳压电路的电源噪声抑制比和响应负载变化的速度均不能满足需求。

发明内容

本发明提供一种低压差线性稳压电路，以实现低压差线性稳压电路能够快速响应负载的变化输出稳定的电压，同时提高了电源的噪声抑制比。

第一方面，本发明实施例提供了一种低压差线性稳压电路，包括输出电压调整单元和反馈单元；还包括差动放大单元；

所述差动放大单元包括至少两个恒流源；至少两个所述恒流源并联在所述差动放大单元的输入对管的公共端和地端之间；至少两个所述恒流源为所述差动放大单元提供不同的恒流信号。

可选地，所述差动放大单元包括第一恒流源和第二恒流源；所述第一恒流源包括第一晶体管，所述第二恒流源包括第二晶体管；所述第一晶体管的控制端输入第一控制信号，所述第二晶体管的控制端输入第二控制信号，所述第一晶体管的第一端和所述第二晶体管的第一端与所述输入对管的公共端电连接，所述第一晶体管的第二端和所述第二晶体管的第二端与所述地端电连接。

可选地，所述第一恒流源还包括第三晶体管，所述第二恒流源还包括第四晶体管；所述第三晶体管的控制端输入第一使能信号，所述第四晶体管的控制端输入第二使能信号；所述第三晶体管的第一端与所述第一晶体管的第二端电连接，所述第四晶体管的第一端与所述第二晶体管的第二端电连接；所述第三晶体管的第二端和所述第四晶体管的第二端与所述地端电连接。

可选地，所述输入对管包括第五晶体管和第六晶体管；所述差动放大单元还包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；

所述第七晶体管和所述第八晶体管的控制端以及所述第七晶体管的第二端均与所述第五晶体管的第一端电连接，所述第七晶体管和所述第八晶体管的第一端与所述差动放大单元的电源端电连接；

所述第九晶体管和所述第十晶体管的控制端以及所述第九晶体管的第二端均与所述第六晶体管的第一端电连接，所述第九晶体管和所述第十晶体管的第一端与所述差动放大单元的电源端电连接；所述第十晶体管的第二端与所述输出电压调整单元的控制端电连接；

所述第十一晶体管和所述第十二晶体管的控制端以及所述第十一晶体管的第一端与所述第八晶体管的第二端电连接；所述第十一晶体管和所述第十二晶体管的第二端均与所述地端电连接；所述第十二晶体管的第一端与所述第十晶体管的第二端电连接。

可选地，所述差动放大单元还包括第十三晶体管和第一开关，所述差动放大单元还包括第十四晶体管和第二开关；

所述第十三晶体管的控制端与所述第五晶体管的第一端电连接，所述第十三晶体管的第二端与所述第一开关的第一端电连接，所述第一开关的第二端与所述第八晶体管的第二端电连接；所述第十三晶体管的第一端与所述差动放大单元的电源端电连接；

所述第十四晶体管的控制端与所述第六晶体管的第一端电连接，所述第十四晶体管的第二端与所述第二开关的第一端电连接，所述第二开关的第二端与所述第十晶体管的第二端电连接；所述第十四晶体管的第一端与所述差动放大单元的电源端电连接。

可选地，所述输出电压调整单元为输出晶体管。

可选地，所述反馈单元包括分压子单元；

所述分压子单元的第一端与所述输出电压调整单元的输出端电连接；所述分压子单元的第二端与所述地端电连接；所述分压子单元的第三端与所述差动放大单元的正相输入端电连接。

可选地，所述分压子单元包括第一电阻和第二电阻；所述第一电阻的第一端作为所述分压子单元的第一端，所述第一电阻的第二端与所述第二电阻的第一端电连接，并作为所述分压子单元的第三端，所述第二电阻的第二端作为所述分压子单元的第二端。

可选地，所述的低压差线性稳压电路还包括第一电容；所述第一电容的第一端与所述分压子单元的第一端电连接，所述第一电容的第二端与所述输出电压调整单元的控制端电连接。

本发明通过差动放大单元包括至少两个恒流源，至少两个恒流源并联在差动放大单元的输入对管的公共端和地端之间，至少两个恒流源为差动放大单元提供不同的恒流信号。从而可以在低压差线性稳压电路的输出端的负载比较小或没有负载时，只有一个恒流源为差动放大单元提供比较微弱的电流，既能为小负载提供稳定的电压，而且可以提前对低压差线性稳压电路中的各个结点预充电，使各个结点预充电到合适的工作点附近，又可以避免电流过大使得低压差线性稳压电路功耗大的问题。在低压差线性稳压电路的输出端的负载比较大时，两个恒流源同时为差动放大单元提供电流，使低压差线性稳压电路在反馈调整过程中，各个结点可快速的充电到工作点，进而可以快速的对输出电压调整单元提供比较大的电流信号，缩短输出电压调整单元的调整时间，实现了低压差线性稳压电路能够快速响应负载的变化输出稳定的电压，同时提高了电源的噪声抑制比。

附图说明

图1为本发明实施例提供的一种低压差线性稳压电路结构示意图；

图2为本发明实施例提供的另一种低压差线性稳压电路结构示意图；

图3为本发明实施例提供的另一种低压差线性稳压电路结构示意图；

图4为本发明实施例提供的另一种低压差线性稳压电路结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种低压差线性稳压电路结构示意图，如图1所示，该低压差线性稳压电路包括输出电压调整单元10、反馈单元20和差动放大单元30。差动放大单元30包括至少两个恒流源31，至少两个恒流源31并联在差动放大单元30的输出入管的公共端A和地端GND之间。至少两个恒流源31为差动放大单元30提供不同的恒流信号。

具体地，如图1所示，低压差线性稳压电路的差动放大单元30包括输入对管，如图1中的第五晶体管T5和第六晶体管T6。输入对管中的一个晶体管的控制端作为差动放大单元30的反相输入端，用于输入参考电压Vref，另一个晶体管的控制端作为差动放大单元30的正相输入端，用于输入反馈电压VFB。差动放大单元30的反相输入端输入参考电压Vref，其值可以设置为当低压差线性稳压电路的输出端Vout输出的稳定电压值时，反馈单元20输出的反馈电压VFB，即低压差线性稳压电路的输出端Vout输出期望的电压时，反馈电压VFB与参考电压Vref的值相等。反馈电压VFB为反馈单元20反馈低压差线性稳压电路的输出端Vout输出的电压。一般情况下，反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压成正比关系。输出电压调整单元10的输入端为低压差线性稳压电路的输入端Vin，输出端为低压差线性稳压电路的输出端Vout。输出电压调整单元10可以根据控制端ctrl调整其导通程度，进而可以调整输出电压调整单元10的输出端的电压。一般情况下，通过输出电压调整单元10的控制端ctrl可以控制低压差线性稳压电路的输出端Vout的电压稳定。并且，差动放大单元30的输出端与输出电压调整单元10的控制端ctrl电连接，因此可以通过调整差动放大单元30输出的信号控制低压差线性稳压电路的输出端Vout的电压稳定。一般情况下，差动放大单元30输出的信号为电流信号，差动放大单元30中的恒流源31为其提供偏置电流，偏置电流的大小与差动放大单元30输出的电流信号的大小相关，因此可以通过调整差动放大单元30中恒流源31提供的恒流信号调整输出电压调整单元10的导通程度，进而控制低压差线性稳压电路的输出端Vout的电压稳定。在低压差线性稳压电路的工作过程中，当低压差线性稳压电路的输出端Vout的负载变化时，低压差线性稳压电路的输出端Vout的电压也会出现变化，低压差线性稳压电路会通过反馈调整过程使输出端Vout的电压重新稳定。

需要说明的是，通过差动放大单元30输出的电流信号调整输出电压调整单元10的导通程度需要一个调整时间。差动放大单元30输出的电流信号越大，调整时间越短。而且，差动放大单元30输出的电流信号越大，电压调整单元10的导通程度越大，输出的电压上升。示例性地，电压调整单元10可以为输出晶体管。当输出晶体管的控制端ctrl的电流比较大时，输出晶体管不仅导通程度比较大，而且调整时间比较短。

差动放大单元30包括至少两个恒流源31，在图1中差动放大单元30示例性地包括两个恒流源31，两个恒流源31可以为差动放大单元30提供不同的恒流信号。即一个恒流源31可以为差动放大单元30提供比较微弱的电流，另一个恒流源31可以为差动放大单元30提供比较大的电流。当低压差线性稳压电路的输出端Vout的负载比较小或没有负载时，只有一个恒流源31为差动放大单元30提供比较微弱的电流，既能为小负载提供稳定的电压，而且可以提前对低压差线性稳压电路中的各个结点预充电，使各个结点预充电到合适的工作点附近，又可以避免电流过大使得低压差线性稳压电路的功耗大。当低压差线性稳压电路的输出端Vout的负载增大时，另一个恒流源31同时为差动放大单元30提供电流，使低压差线性稳压电路在反馈调整过程中，各个结点可快速的充电到工作点，进而可以快速的对输出电压调整单元10提供比较大的电流信号，同时可以缩短输出电压调整单元10的调整时间，实现低压差线性稳压电路能够快速响应负载的变化输出稳定的电压，同时提高了电源的噪声抑制比。

本实施例的技术方案，通过使差动放大单元包括至少两个恒流源，至少两个恒流源并联在差动放大单元的输入对管的公共端和地端之间，至少两个恒流源为差动放大单元提供不同的恒流信号。从而可以在低压差线性稳压电路的输出端的负载比较小或没有负载时，只有一个恒流源为差动放大单元提供比较微弱的电流，既能为小负载提供稳定的电压，而且可以提前对低压差线性稳压电路中的各个结点预充电，使各个结点预充电到合适的工作点附近，又可以避免电流过大使得低压差线性稳压电路功耗大的问题。在低压差线性稳压电路的输出端的负载比较大时，另一个恒流源同时为差动放大单元提供电流，使低压差线性稳压电路在反馈调整过程中，各个结点可快速的充电到工作点，进而可以快速的对输出电压调整单元提供比较大的电流信号，缩短输出电压调整单元的调整时间，实现了低压差线性稳压电路能够快速响应负载的变化输出稳定的电压，同时提高了电源的噪声抑制比。

在上述技术方案的基础上，图2为本发明实施例提供的另一种低压差线性稳压电路结构示意图，如图2所示，差动放大单元包括第一恒流源和第二恒流源。第一恒流源包括第一晶体管T1，第二恒流源包括第二晶体管T2。第一晶体管T1的控制端输入第一控制信号Vb1，第二晶体管T2的控制端输入第二控制信号Vb2，第一晶体管T1的第一端和第二晶体管T2的第一端与输入对管的公共端A电连接，第一晶体管T1的第二端和第二晶体管T2的第二端与地端GND电连接。

具体地，晶体管的控制端可以控制晶体管的导通程度。以图2中第一晶体管T1和第二晶体管T2为N型晶体管为例进行说明。第一控制信号Vb1和第二控制信号Vb2的电平越高，第一晶体管T1和第二晶体管T2导通程度越大，对应的第一晶体管T1和第二晶体管T2提供的偏置电流越大。因此可以设置第一控制信号Vb1的电平比较小，使第一晶体管T1提供微弱的偏置电流，设置第二控制信号Vb2的电平比较大，使第二晶体管T2提供较大的偏置电流。因此，可以在低压差线性稳压电路的输出端Vout的负载比较小或没有负载时，只有第一晶体管T1为差动放大单元30提供微弱的偏置电流，在低压差线性稳压电路的输出端Vout的负载增大时，第二晶体管T2同时为差动放大单元30提供偏置电流。

需要说明的是，图2中第一晶体管T1和第二晶体管T2的类型仅是一种示例，而不是限定。在另一种技术方案中，第一晶体管T1和第二晶体管T2也可以是P型晶体管，此时对应的第一控制信号Vb1和第二控制信号Vb2的电平越低，第一晶体管T1和第二晶体管T2导通程度越大，对应的第一晶体管T1和第二晶体管T2提供的偏置电流越大。而且，第一控制信号Vb1和第二控制信号Vb2的相对大小也仅是一种示例，而不是限定。

在上述技术方案的基础上，图3为本发明实施例提供的另一种低压差线性稳压电路结构示意图，如图3所示，第一恒流源还包括第三晶体管T3，第二恒流源还包括第四晶体管T4。第三晶体管T3的控制端输入第一使能信号EN1，第四晶体管T4的控制端输入第二使能信号EN2，第三晶体管T3的第一端与第一晶体管T1的第二端电连接，第四晶体管T4的第一端与第二晶体管T2的第二端电连接，第三晶体管T3的第二端和第四晶体管T4的第二端与地端GND电连接。

具体地，第一使能信号EN1控制第三晶体管T3的导通与关断，第二使能信号EN2控制第四晶体管T4的导通与关断。当第一晶体管T1为差动放大单元30提供偏置电流时，第一使能信号EN1控制第三晶体管T3导通。当第一晶体管T1停止为差动放大单元30提供偏置电流时，第一使能信号EN1控制第三晶体管T3关断。当第二晶体管T2为差动放大单元30提供偏置电流时，第二使能信号EN2控制第四晶体管T4导通。当第二晶体管T2停止为差动放大单元30提供偏置电流时，第二使能信号EN2控制第四晶体管T4关断。以图3中的第三晶体管T3和第四晶体管T4为N型晶体管为例进行说明。当第一使能信号EN1控制第三晶体管T3导通时，第一使能信号EN1为高电平，当第一使能信号EN1控制第三晶体管T3关断时，第一使能信号EN1为低电平。当第二使能信号EN2控制第四晶体管T4导通时，第二使能信号EN2为高电平。当第二使能信号EN2控制第四晶体管T4关断时，第二使能信号EN2为低电平。

需要说明的是，图3中第三晶体管T3和第四晶体管T4的类型仅是一种示例，而不是限定。第三晶体管T3和第四晶体管T4也可以为P型晶体管，此时第一使能信号EN1控制第三晶体管T3的导通或关断和第二使能信号EN2控制第四晶体管T4的导通或关断的高低电平适应性的变化。

在上述各实施例的基础上，图4为本发明实施例提供的另一种低压差线性稳压电路结构示意图，如图4所示，输入对管包括第五晶体管T5和第六晶体管T6，差动放大单元30还包括第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12。

第七晶体管T7和第八晶体管T8的控制端以及第七晶体管T7的第二端均与第五晶体管T5的第一端电连接，第七晶体管T7和第八晶体管T8的第一端与差动放大单元30的电源端电连接，第九晶体管T9和第十晶体管T10的控制端以及第九晶体管T9的第二端均与第六晶体管T6的第一端电连接，第九晶体管T9和第十晶体管T10的第一端与差动放大单元30的电源端电连接，第十晶体管T10的第二端与输出电压调整单元10的控制端ctrl电连接，第十一晶体管T11和第十二晶体管T12的控制端以及第十一晶体管T11的第一端与第八晶体管T8的第二端电连接，第十一晶体管T11和第十二晶体管T12的第二端均与地端GND电连接，第十二晶体管T12的第一端与第十晶体管T10的第二端电连接。

具体地，差动放大单元30的电源端为差动放大单元30提供电源，示例性地，如图4所示，可以为低压差线性稳压电路的输入端Vin提供的电压。第七晶体管T7和第八晶体管T8为参数相同的晶体管，第七晶体管T7和第八晶体管T8的控制端和第一端电位均相同，第七晶体管T7和第八晶体管T8形成电流镜，因此第七晶体管T7和第八晶体管T8的第二端电流相等，即I1＝I2，因此第五晶体管T5的第一端电流镜像至第八晶体管T8的第二端。第九晶体管T9和第十晶体管T10为参数相同的晶体管，第九晶体管T9和第十晶体管T10的控制端和第一端的电位均相等，因此第九晶体管T9和第十晶体管T10形成电流镜，第九晶体管T9和第十晶体管T10的第二端电流相等，即I3＝I4。第十一晶体管T11和第十二晶体管T12为参数相同的晶体管，第十一晶体管T11和第十二晶体管T12的控制端和第二端的电位均相等，因此第十一晶体管T11和第十二晶体管T12形成电流镜，第十一晶体管T11的第一端的电流与第十二晶体管T12的第一端的电流相等，即I2＝I4。因此，当低压差线性稳压电路的输出端Vout的电压比较低时，反馈电压VFB小于参考电压Vref，此时通过第五晶体管T5的电流I1大于通过第六晶体管T6的电流。通过第七晶体管T7和第八晶体管T8的镜像作用使第八晶体管T8的第二端的电流I2等于通过第五晶体管T5的电流I1，再经过第十一晶体管T11和第十二晶体管T12的镜像作用使第十二晶体管T12的第一端的电流I4等于第八晶体管T8的第二端的电流I2，从而使得差动放大单元30输出的电流变大，进而控制电压调整单元10导通程度增大，从而提高了输出电压。当低压差线性稳压电路的输出端Vout的电压比较高时，反馈电压VFB大于参考电压Vref，此时通过第五晶体管T5的电流I1小于通过第六晶体管T6的电流。通过第七晶体管T7和第八晶体管T8的镜像作用使第八晶体管T8的第二端的电流I2等于通过第五晶体管T5的电流I1，再经过第十一晶体管T11和第十二晶体管T12的镜像作用使第十二晶体管T12的第一端的电流I4等于第八晶体管T8的第二端的电流I2，从而使得差动放大单元30输出的电流变小，进而控制电压调整单元10导通程度减小，从而降低了输出电压。由此可知，通过第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12的镜像作用，可以提高低压差线性稳压电路输出电压的稳定性。

示例性地，输出电压调整单元10为输出晶体管MP，通过控制输出晶体管MP的控制端ctrl的电流大小，可以控制输出晶体管MP的导通程度和调整时间。

在上述各技术方案的基础上，继续参考图4，差动放大单元30还包括第十三晶体管T13和第一开关K1，差动放大单元30还包括第十四晶体管T14和第二开关K2。第十三晶体管T13的控制端与第五晶体管T5的第一端电连接，第十三晶体管T13的第二端与第一开关K1的第一端电连接，第一开关K1的第二端与第八晶体管T8的第二端电连接，第十三晶体管T13的第一端与差动放大单元30的电源端电连接，第十四晶体管T14的控制端与第六晶体管T6的第一端电连接，第十四晶体管T14的第二端与第二开关K2的第一端电连接，第二开关K2的第二端与第十晶体管T10的第二端电连接，第十四晶体管T14的第一端与差动放大单元30的电源端电连接。

具体地，如图4所示，当低压差线性稳压电路的输出端Vout的负载比较大时，可以同时闭合第一开关K1和第二开关K2，此时第十三晶体管T13的控制端与与第五晶体管T5的第一端电连接，第十三晶体管T13的第一端与差动放大单元30的电源端电连接，因此第十三晶体管T13、第七晶体管T7和第八晶体管T8形成电流镜，第十三晶体管T13的第二端的电流I5与第七晶体管T7和第八晶体管T8的第二端电流相等，即I5＝I1＝I2，因此第十一晶体管T11的第一端的电流为第十三晶体管T13的第二端的电流I5和第八晶体管T8的第二端的电流I2之和，即为I5+I2。对应的第十四晶体管T14、第九晶体管T9和第十晶体管T10形成电流镜，第十四晶体管T14的第二端的电流与第九晶体管T9和第十晶体管T10的第二端电流相等，即I6＝I3＝I4。因此第十二晶体管T12的第一端的电流为第十四晶体管T14的第二端的电流I6和第十晶体管T10的第二端电流I4之和，即为I6+I4。因此输出晶体管MP的控制端ctrl的电流增大，可以进一步地缩短输出晶体管MP的调整时间，从而实现了低压差线性稳压电路能够快速响应负载的变化输出稳定的电压，同时提高了电源的噪声抑制比。

在上述各技术方案的基础上，继续参考图4，反馈单元20包括分压子单元21。分压子单元21的第一端与输出电压调整单元10的输出端电连接，分压子单元21的第二端与地端GND电连接，分压子单元21的第三端与差动放大单元30的正相输入端电连接。

具体地，分压子单元21用于对低压差线性稳压电路的输出端Vout输出的电压进行分压后反馈至差动放大单元30的正相输入端，一般情况下，反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压成正比，从而实现根据反馈电压VFB实时调节低压差线性稳压电路的输出端Vout输出的电压。示例性地，分压子单元21包括第一电阻R1和第二电阻R2，第一电阻R1的第一端作为分压子单元21的第一端，第一电阻R1的第二端与第二电阻R2的第一端电连接，并作为分压子单元21的第三端，第二电阻R2的第二端作为分压子单元21的第二端。通过第一电阻R1和第二电阻R2的分压作用，使得反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压成正比关系，从而可以根据反馈电压VFB调节低压差线性稳压电路的输出端Vout输出的电压。

另外，低压差线性稳压电路还包括第一电容C1，第一电容C1的第一端与分压子单元21的第一端电连接，第一电容C1的第二端与输出电压调整单元10的控制端电连接。第一电容C1具有储能作用，因此可以进一步地稳定低压差线性稳压电路的输出端Vout输出的电压。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种低压差线性稳压电路，包括输出电压调整单元和反馈单元；其特征在于，还包括差动放大单元；

所述差动放大单元包括至少两个恒流源；至少两个所述恒流源并联在所述差动放大单元的输入对管的公共端和地端之间；至少两个所述恒流源为所述差动放大单元提供不同的恒流信号。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述差动放大单元包括第一恒流源和第二恒流源；所述第一恒流源包括第一晶体管，所述第二恒流源包括第二晶体管；所述第一晶体管的控制端输入第一控制信号，所述第二晶体管的控制端输入第二控制信号，所述第一晶体管的第一端和所述第二晶体管的第一端与所述输入对管的公共端电连接，所述第一晶体管的第二端和所述第二晶体管的第二端与所述地端电连接。

3.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述第一恒流源还包括第三晶体管，所述第二恒流源还包括第四晶体管；所述第三晶体管的控制端输入第一使能信号，所述第四晶体管的控制端输入第二使能信号；所述第三晶体管的第一端与所述第一晶体管的第二端电连接，所述第四晶体管的第一端与所述第二晶体管的第二端电连接；所述第三晶体管的第二端和所述第四晶体管的第二端与所述地端电连接。

4.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述输入对管包括第五晶体管和第六晶体管；所述差动放大单元还包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；

所述第七晶体管和所述第八晶体管的控制端以及所述第七晶体管的第二端均与所述第五晶体管的第一端电连接，所述第七晶体管和所述第八晶体管的第一端与所述差动放大单元的电源端电连接；

所述第九晶体管和所述第十晶体管的控制端以及所述第九晶体管的第二端均与所述第六晶体管的第一端电连接，所述第九晶体管和所述第十晶体管的第一端与所述差动放大单元的电源端电连接；所述第十晶体管的第二端与所述输出电压调整单元的控制端电连接；

所述第十一晶体管和所述第十二晶体管的控制端以及所述第十一晶体管的第一端与所述第八晶体管的第二端电连接；所述第十一晶体管和所述第十二晶体管的第二端均与所述地端电连接；所述第十二晶体管的第一端与所述第十晶体管的第二端电连接。

5.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述差动放大单元还包括第十三晶体管和第一开关，所述差动放大单元还包括第十四晶体管和第二开关；

所述第十三晶体管的控制端与所述第五晶体管的第一端电连接，所述第十三晶体管的第二端与所述第一开关的第一端电连接，所述第一开关的第二端与所述第八晶体管的第二端电连接；所述第十三晶体管的第一端与所述差动放大单元的电源端电连接；

所述第十四晶体管的控制端与所述第六晶体管的第一端电连接，所述第十四晶体管的第二端与所述第二开关的第一端电连接，所述第二开关的第二端与所述第十晶体管的第二端电连接；所述第十四晶体管的第一端与所述差动放大单元的电源端电连接。

6.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述输出电压调整单元为输出晶体管。

7.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述反馈单元包括分压子单元；

所述分压子单元的第一端与所述输出电压调整单元的输出端电连接；所述分压子单元的第二端与所述地端电连接；所述分压子单元的第三端与所述差动放大单元的正相输入端电连接。

8.根据权利要求7所述的低压差线性稳压电路，其特征在于，所述分压子单元包括第一电阻和第二电阻；所述第一电阻的第一端作为所述分压子单元的第一端，所述第一电阻的第二端与所述第二电阻的第一端电连接，并作为所述分压子单元的第三端，所述第二电阻的第二端作为所述分压子单元的第二端。

9.根据权利要求7所述的低压差线性稳压电路，其特征在于，还包括第一电容；所述第一电容的第一端与所述分压子单元的第一端电连接，所述第一电容的第二端与所述输出电压调整单元的控制端电连接。

Images