CN105992981B - 低压差电压调节器电路 - Google Patents

低压差电压调节器电路 Download PDF

Info

Publication number
CN105992981B
CN105992981B CN201580008141.0A CN201580008141A CN105992981B CN 105992981 B CN105992981 B CN 105992981B CN 201580008141 A CN201580008141 A CN 201580008141A CN 105992981 B CN105992981 B CN 105992981B
Authority
CN
China
Prior art keywords
transistor
node
circuit
terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580008141.0A
Other languages
English (en)
Other versions
CN105992981A (zh
Inventor
尼汀·阿加瓦尔
苏雷什·马拉拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN105992981A publication Critical patent/CN105992981A/zh
Application granted granted Critical
Publication of CN105992981B publication Critical patent/CN105992981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Networks Using Active Elements (AREA)

Abstract

在所描述的实例中，揭示一种电压调节器(200)。电压调节器电路(200)包含开关(250)、第一反馈电路(202)及第二反馈电路(204)。所述开关(250)经配置以在第一端子处接收输入信号(108)且在第二端子处接收误差信号(254)，且经配置以在第三端子处产生输出信号(255)。所述第一反馈电路(202)包含第一晶体管(270)及第二晶体管(260)，其经配置以响应于所述输出信号(255)与参考信号(110)之间的差而控制所述开关(250)的所述第二端子处的所述误差信号(254)。所述第二反馈电路(204)经配置以感测所述误差信号(254)且在第二节点及第四节点处产生尾电流以分别维持所述第一晶体管(270)及所述第二晶体管(260)中的大体上相等电流，借此致使所述输出信号(255)的电压大体上等于所述参考信号(110)的电压。

Description

低压差电压调节器电路
本发明大体上涉及电子电路，且更特定来说，本发明涉及低压差电压调节器。
背景技术
电压调节器经配置以在不考虑输入电压及负载电流的变化的情况下将经调节的输出电压提供给电子装置。各种便携式电子装置(例如某些移动电话)使用具有低压差电压的电压调节器以减少电子装置的功耗。此类电压调节器在本文中被称为低压差(LDO)调节器。这些电压调节器设计具有的目的是：实现以低负载电流下的低静态电流及跨负载电流范围的准确电压输出。在使用情形中，由使用来自电压调节器的电力的电子组件提供的负载持续变化。举例来说，在待机模式期间的电子组件中的电流消耗(例如负载电流)小于标准模式中的电流消耗。在此类情形中，片上系统(SOC)切换到待机模式LDO。此待机模式LDO调节器提供输出电压的不良调节。举例来说，待机模式LDO提供随着负载的变化而不为恒定的输出电压。鉴于实现电压调节器中的低功耗的潜在益处，维持跨负载电流范围的准确LDO输出电压是重要的。
发明内容
在所描述的实例中，一种电路经配置以提供经调节的输出电压。在至少一个实施例中，电路包含开关、第一反馈电路及第二反馈电路。所述开关包含第一端子、第二端子及第三端子。所述开关经配置以在所述第一端子处接收输入信号且在所述第二端子处接收误差信号。所述开关还经配置以响应于所述输入信号及所述误差信号在所述第三端子处产生输出信号。所述第一反馈电路包含第一晶体管及第二晶体管，其用于控制所述误差信号。所述第一晶体管包含第一节点、第二节点及第三节点。所述第二晶体管包含第四节点、第五节点及第六节点。所述第一节点及所述第二节点耦合到所述开关的所述第三端子，使得所述第一及第二节点中的每一者经定位以接收所述输出信号。所述第五节点经定位以接收参考信号，且所述第四节点耦合到所述第二端子，使得所述第四节点经定位以控制所述误差信号。所述第三节点与所述第六节点彼此耦合。所述第一晶体管及所述第二晶体管经配置以响应于所述输出信号与所述参考信号之间的差而控制位于所述开关的所述第二端子处的所述误差信号。所述第二反馈电路经配置以感测所述误差信号且在所述第二节点及所述第四节点处产生尾电流以分别维持所述第一晶体管及所述第二晶体管中的大体上相等电流，借此致使所述输出信号的电压大体上等于所述参考信号的电压。
在另一实施例中，一种电路包含开关、第一反馈电路及第二反馈电路。所述开关包含第一端子、第二端子及第三端子。所述开关经配置以在所述第一端子处接收输入信号且在所述第二端子处接收误差信号。所述开关还经配置以响应于所述输入信号及所述误差信号在所述第三端子处产生输出信号。所述第一反馈电路包含第一晶体管及第二晶体管，其用于控制所述误差信号。所述第一晶体管包含第一节点、第二节点及第三节点。所述第二晶体管包含第四节点、第五节点及第六节点。所述第一节点及所述第二节点耦合到所述开关的所述第三端子，使得所述第一及第二节点中的每一者经定位以接收所述输出信号。所述第五节点经定位以接收参考信号，且所述第四节点耦合到所述第二端子，使得所述第四节点经定位以控制所述误差信号。所述第三节点与所述第六节点彼此耦合。所述第一晶体管及所述第二晶体管经配置以响应于所述输出信号与所述参考信号之间的差而控制位于所述开关的所述第二端子处的所述误差信号。所述电路还包含基于晶体管的二极管，其包含第七节点及第八节点。所述第七节点经定位以接收所述输入信号，且所述第八节点耦合到所述第四节点及所述第二端子。
在至少一个实施例中，所述第二反馈电路经配置以感测所述误差信号且在所述第二节点及所述第四节点处产生尾电流以分别维持所述第一晶体管及所述第二晶体管中的大体上相等电流，借此致使所述输出信号的电压大体上等于所述参考信号的电压。所述电路还包含自适应滤波器，其耦合到所述第二反馈电路。所述自适应滤波器经配置以在大于阈值频率的操作频率下将所述第二反馈电路的增益减少到小于所述第一反馈电路的增益。
附图说明
图1是根据实例情形的实例低压差电压调节器的电路图。
图2是根据实施例的电压调节器的电路图。
图3是根据另一实施例的电压调节器的电路图。
具体实施方式
图1中展示低压差电压调节器100的实例电路表示。低压差电压调节器100为电压调节器的实例。电压调节器100包含开关102，其接收输入信号108(展示为到开关102的第一端子的Vin)且响应于输入信号108提供输出信号106(展示为来自开关102的第二端子的Vout)。在此实例中，电压调节器100包含反馈电路104，其经配置以提供控制开关102的输出信号106的误差信号(在开关102的第三端子处)。输入信号108为未经调节的输入电压，且Vout为经调节的输出电压。如图1中所展示，反馈电路104为差分放大器电路，其包含：第一晶体管112，其经配置以接收Vout；及第二晶体管114，其经配置以接收参考电压110(展示为Vref)。在实例中，反馈电路104经配置以基于Vout与Vref之间的差来控制位于节点115处的信号(以下称为“误差信号”)。提供到开关102(例如开关102的栅极)的位于节点115处的误差信号调节Vout使其大体上等于Vref。如图1中所展示，电压调节器100还包含二极管118，其具有耦合在开关102的第三端子与输入信号108之间的负反馈电阻器120。二极管118经配置以将与开关102相关联的极移动到并非电压调节器100的操作频率的频率。电压调节器100包含偏置电路116(例如电流吸收器)及偏置电路124(例如电流源)，其经配置以将大体上相等偏置电流提供到第一晶体管112及第二晶体管114。举例来说，偏置电路124提供恒定电流Ib/2，且偏置电路116汲取恒定电流Ib。
输出信号(Vout)106被提供到负载(未展示)。在一些实例情形中，负载电流可基于负载的不同模式而变化。举例来说，负载可为具有不同操作模式(例如作用模式、省电模式及待机模式)的装置。因此，负载的电流需求可随负载的每个不同操作模式而变化。负载电流的此类改变引起Vout 106的增加/减少，且借此导致不良DC负载调节。举例来说，当电路100中负载电流增加或减少时，差异存在于流过第一晶体管112的电流(例如I1)与流过第二晶体管114的电流(例如I2)中。电流I1与I2的此差异是由于固定电流Ib。
举例来说，如果负载电流增加，那么二极管118中的电流增加且致使电流I1变得小于电流I2。当电流I1变得小于电流I2时，Vout 106减少。Vout 106减少的此现象(取决于负载电流的变化)提供实例电压调节器100中的不良DC负载调节。在实例中，I1与I2的总和等于Ib。对于良好DC负载调节(Vref＝Vout)，I1应等于I2，使得I1＝I2＝Ib/2。在本文中，I1是第一晶体管112中的电流，I2是第二晶体管114中的电流，Ib是在偏置电路(电流吸收器)116中流动的电流，且Ib/2是在偏置电路(电流源)124中流动的电流。此外，电流I2等于Ib/2(偏置电路(电流源)124中的电流)与IT3(二极管118中流动的电流)的总和。因此，为使I1等于Ib/2，IT3应等于零电流。对于给定负载电流Iload，IT3＝IT4/N(N归因于二极管118的电阻器负反馈及二极管118与开关102之间的比)，其中IT3是二极管118中的电流，且IT4是开关102中的电流。电流IT3及IT4可由以下表达式定义：
IT4＝(Iload+Ib/2-Ierror)
IT3＝(Iload+Ib/2-Ierror)/N
Ierror＝(Iload+Ib/2)/(N+1)，其中Ierror是通过二极管118的电流。
如果N在1000的数量级上为非常大，那么IT3大体上等于Iload/N。因此，随着负载电流(Iload)的增加，IT3增加。当IT3增加时，I2也增加，这是因为I2是IT3与Ib/2的总和；且I1降低以维持电流Ib。I1及I2中的此不匹配(例如I1的降低)致使Vout降低，借此引起电路100中的不良DC负载调节。
除了提供当前可用益处之外，各种实施例在不考虑负载电流的改变的情况下提供能够调节输出电压的解决方案以克服上述限制及其它限制。本文结合图2及3揭示各种实施例。
图2是根据实施例的电压调节器电路200的电路图。电路200包含开关，例如开关250。开关250的实例是参考图1描述的开关102。在实施例中，开关250在端子252(第一端子)处接收输入信号108(参见Vin)且在端子254(第二端子)处接收误差信号，且响应于在连接到开关250的端子254的节点215处接收的输入信号108及误差信号而在开关250的端子256(第三端子)处提供输出信号255(展示为Vout)。在开关250中流动的电流由馈送到开关250的端子254的误差信号控制。在实例实施例中，开关250可为MOS晶体管，例如NMOS晶体管或PMOS晶体管。在替代实施例中，开关250可经配置为其它场效应晶体管(FET)及双极结晶体管(BJT)。
在实例实施例中，电压调节器200包含用于控制误差信号的第一反馈电路202。在此实例实施例中，第一反馈电路202包含由晶体管260(第一晶体管)及晶体管270(第二晶体管)形成的差分放大器。在实例实施例中，晶体管260及270可为NMOS或PMOS晶体管，这取决于开关250的配置。如图2中所展示，晶体管260包含节点262、264及266，且晶体管270包含节点272、274及276。
节点262(第一节点)及节点264(第二节点)经耦合到开关250的端子256以接收输出信号255。晶体管270的节点274(第五节点)经配置以接收参考信号110(展示为Vref)。节点272(第四节点)经耦合到第二端子254(或节点215)以控制误差信号。节点266(第三节点)及节点276(第六节点)彼此耦合(参见节点277)且通过第一偏置电路278与接地耦合。晶体管260及270经配置以响应于Vout与Vref之间的差而控制位于开关250的第二端子254处的误差信号。
在实施例中，电路200包含第一偏置电路278、第二偏置电路216及基于晶体管的二极管280(以下称为二极管280)。在实施例中，第一偏置电路278耦合于节点277与接地之间，且第一偏置电路278经配置以将偏置电流提供到晶体管260及270。在实施例中，第一偏置电路278经配置以维持在晶体管260及270中流动的恒定总电流，且维持在晶体管260及270中的恒定DC偏置。本文中，第一偏置电路278被展示为从晶体管260及270吸收恒定电流的电流吸收器电路。然而，第一偏置电路278可以各种方式配置，例如通过使用特定电路元件(例如晶体管)或电路元件(例如放大器、二极管、电阻器及晶体管)的组合。在实施例中，二极管280耦合于开关250的第一节点252与第二节点254之间。二极管280包含：节点282(第七节点)，其经定位以接收输入信号108(参见Vin)；及节点284(第八节点)，其耦合到节点272(第四节点)及端子254。在实施例中，二极管280经配置以补偿电路200的转移函数中的极。举例来说，开关250引入使电路200在较高负载条件下不稳定的电路转移函数中的极。在实施例中，二极管280经配置以将与开关250相关联的极移动到并非电路100的操作频率的频率以使电路200在高负载电流下稳定。在此实施例中，二极管280由具有两个端子连接在一起的晶体管实施。在实施例中，开关250经几何定大小N倍于二极管280的大小，且在开关250中流动的电流N倍于在二极管280中流动的电流。
电路100包含第二偏置电路216，其耦合于开关250的端子252与晶体管270的节点272之间。在实施例中，当负载电流为低时，二极管280断电且向第一反馈电路202中的晶体管260及270提供大体上零偏置电流。在此实施例中，第二偏置电路216经配置以在无负载条件下在晶体管260及270中偏置出电流。举例来说，在非常低的负载电流下，连接到开关250的二极管280进入断电状态，且无偏置电流在晶体管260及270中流动。因此，电流源(第二偏置电路216)与二极管280并联且电流吸收器(第一偏置电路278)经添加作为晶体管260及270的尾以在零负载电流下维持良好DC负载调节。在实施例中，第二偏置电路216中的电流为固定的且提供由第一偏置电路278汲取的偏置电流的一半以在零负载电流下维持DC负载调节。电路200包含耦合于晶体管260的节点264与接地之间的电容器222。电容器222经配置以保持在负载瞬变(未展示)期间馈送到负载的输出信号255。
在此实例实施例中，电压调节器电路200包含第二反馈电路204，其经配置以维持晶体管260及270中的大体上相等电流(分别为I1及I2)，其在其它方面在负载电流变化的情况下在电路100中不相等。因此，电压调节器电路200提供良好DC负载调节。图2中展示第二反馈电路204的实例实施例。
在实施例中，第二反馈电路204耦合在开关250的第二节点254与节点277之间。在实施例中，第二反馈电路204经配置以补偿归因于负载电流的增加/减少的通过二极管280的电流，使得晶体管260及270中的电流相等，借此调节输出电压255。
在实施例中，第二反馈电路204经配置以感测馈送到开关250的节点254的误差信号。所述误差信号与负载电流的增加/减少成比例。举例来说，当负载电流增加或减少时，晶体管260及270中的电流(分别为I1及I2)改变，使得误差信号也改变，且相应地由第二反馈电路204感测的电流也改变。在实施例中：(a)第二反馈电路204包含电流镜电路206；及(b)晶体管208(第三晶体管)形成具有二极管280的另一电流镜电路。
在实例实施例中，晶体管208及二极管280形成电流镜电路。电流镜电路206包含晶体管210(第四晶体管)及晶体管212(第五晶体管)，其经几何定大小以补偿负载电流的改变。晶体管210耦合到晶体管208，且晶体管212耦合到第三节点266及第六节点276(例如耦合到节点266及276的节点277)以从晶体管260及270吸收尾电流。晶体管210经配置以从晶体管208发源电流，且晶体管212经配置以将晶体管210中的电流镜像化为大体上两倍于通过晶体管210的电流的(晶体管260及270的)尾电流。在此实施例中，晶体管212两倍于晶体管210的大小，且晶体管208经配置以接收经感测的电流(例如归因于误差信号从节点215感测的电流)。两倍于二极管280中流动的电流的电流经汲取为晶体管212中的尾电流，这是因为二极管280中的电流在晶体管208中被镜像化，且两倍于晶体管208中流动的电流的电流在晶体管212中被镜像化。在此实施例中，尾电流(例如2*IT3)补偿晶体管260及270中流动的电流的增加/减少，借此调节Vout，不考虑负载电流变化。
图3是根据实施例的低压差电压调节器电路300的电路图。图3表示可为集成电路的部分的电路300。如图3中所展示，电路300包含开关250、差分放大器电路(例如第一反馈电路202)、第一偏置电路278、基于晶体管的二极管280及第二偏置电路350。已参考图2描述开关250、第一反馈电路202、第一偏置电路278及二极管280。在此实例中，开关250接收电力供应输入(Vdd)325替代输入信号(Vin)108(如图2中所展示)，且响应于参考信号110调节输出信号355。
电路300包含第二反馈电路350，其包含第二反馈电路206中的电路元件及额外电路元件。举例来说，第二反馈电路350包含晶体管(例如第三晶体管208)、电流镜电路(例如由晶体管210及212形成的电流镜电路206)及自适应滤波器302。在实施例中，自适应滤波器302耦合在晶体管210及212的栅极端子之间以提高在高操作频率下的电路300的稳定性。由第一反馈电路202提供的负反馈回路增益应大于由第二反馈电路350提供的正反馈回路增益以在较高操作频率下维持电路300稳定。在实施例中，自适应滤波器302为低通滤波器，其在较高操作频率下使与(来自节点215的经感测的电流的)经感测的信号相关联且通过晶体管208而被镜像化的高频率信号衰减。在高操作频率的经感测的信号的此衰减减少第二反馈电路350的正反馈回路增益且使电路300在高操作频率下稳定。在实施例中，自适应滤波器302适于负载电流的改变，且自适应滤波器302的截止频率随负载电流而变化。
在此实施例中，自适应滤波器302包含晶体管304、第一电阻器306(经配置为MOS晶体管)、第二电阻器308(经配置为MOS晶体管)及电容器214。在实施例中，晶体管304经配置以(通过晶体管208从开关250的第二节点254)接收经感测的电流且提供与跨电阻器306及308的经感测的电流相关联的电压。出于实例目的展示电阻器306及308，且电路300包含自适应滤波器302中的更少或更多电阻器。在此实施例中，电阻器306及308被实施为NMOS晶体管。替代地，也可使用PMOS晶体管或PMOS晶体管及NMOS晶体管的组合来实施电阻器306及308。也可使用特定电路元件或电路元件(例如电阻器、电容器、放大器、晶体管及二极管)的组合以各种方式实施自适应滤波器302。
如图3中所展示，电路300包含耦合在开关250的节点252与254之间的滤波器电路310。在实施例中，滤波器电路310包含晶体管312、314及电容器316，其经配置以使与耦合到开关250的二极管280相关联的极偏移到高于电路300的单位增益带宽的频率。图3中所展示的滤波器电路310仅为实例，且可使用特定电路元件或电路元件(例如电阻器、电容器、放大器、晶体管及二极管)的组合以各种方式来配置。
在实施例中，将电路300的转移函数表达为：
其中，
在此实施例中，gmp是二极管280及晶体管208的跨导。开关250经定大小‘N’倍于二极管280且开关250的跨导是N*gmp。晶体管270的跨导是gml且gmt是电流镜电路206及自适应滤波器电路302的总跨导，其由以下等式给出：
其中gm2是电流镜电路206中的晶体管210的跨导，且Rx为由经配置为低通滤波器的自适应滤波器电路302中的电阻器306及308提供的电阻，且gL为由负载(未展示)提供的跨导。在实施例中，CL及Cx分别是电容器222(负载电容器)的电容及电容器214的电容(滤波器电容)。在实施例中，由第一反馈电路202提供的负反馈回路增益大于由第二反馈电路350提供的正反馈回路增益以维持电路300稳定。由以下表达式给出ωz在LHP中或更好相位容限(电路300的稳定性)的条件：
其可通过选择gmt及Cx的值及其它值来实现。
实例实施例中的一或多者提供能够提供具有负载电流变化的良好DC负载调节的电路。可在不增加静态电流的情况下将电路调整到更高负载电流。第二反馈电路随着负载电流的增加自适应地增加静态电流。第二反馈电路也确保输出电压跨负载电流改变为经调节的及准确的。通过使用第一滤波器电路及自适应滤波器电路相当大地增加电路的稳定性。第一滤波器电路经配置以将与耦合到开关的二极管相关联的极移动到并非电路的操作频率的频率。自适应滤波器电路确保与第二反馈电路相关联的电路的正反馈回路增益总是低于与第一反馈电路相关联的负反馈回路增益，且借此维持电路稳定且移除在较高操作频率及增加的负载电流的情况下的振铃。
在所描述的实施例中的修改是可能的，且权利要求书范围内的其它实施例是可能的。

Claims (20)

1.一种用于提供经调节的输出电压的电路，所述电路包括：
开关，其包含第一端子、第二端子及第三端子，所述开关经配置以在所述第一端子处接收输入信号且在所述第二端子处接收误差信号，且所述开关进一步经配置以响应于所述输入信号及所述误差信号在所述第三端子处产生输出信号；
第一反馈电路，其包含第一晶体管及第二晶体管，所述第一晶体管包含第一节点、第二节点及第三节点，且所述第二晶体管包含第四节点、第五节点及第六节点，所述第一节点及所述第二节点直接耦合到所述开关的所述第三端子，使得所述第一节点及所述第二节点经定位以接收所述输出信号，所述第五节点经定位以接收参考信号，且所述第四节点耦合到所述第二端子使得所述第一反馈电路经配置以控制所述误差信号，所述第三节点与所述第六节点彼此耦合，且所述第一晶体管及所述第二晶体管经配置以响应于所述输出信号与所述参考信号之间的差而控制所述开关的所述第二端子处的所述误差信号；及
第二反馈电路，其经配置以感测所述误差信号且在所述第二节点及所述第四节点处产生尾电流以分别维持所述第一晶体管及所述第二晶体管中的大体上相等电流，借此致使所述输出信号的电压大体上等于所述参考信号的电压。
2.根据权利要求1所述的电路，其进一步包括基于晶体管的二极管，所述基于晶体管的二极管包含第七节点及第八节点，所述第七节点经定位以接收所述输入信号，且所述第八节点耦合到所述第四节点及所述第二端子。
3.根据权利要求2所述的电路，其中所述第二反馈电路包含：
第三晶体管，其耦合到所述开关的所述第二端子，所述第三晶体管经配置以镜像化所述基于晶体管的二极管的电流；及
电流镜电路，其包含第四晶体管及第五晶体管，所述第四晶体管耦合到所述第三晶体管且所述第五晶体管耦合到所述第三节点及所述第六节点以借此从所述第一晶体管及所述第二晶体管吸收尾电流，所述第四晶体管经配置以从所述第三晶体管获取电流，且所述第五晶体管经配置以使所述第五晶体管中的电流镜像化为所述第五晶体管中的所述尾电流，所述尾电流大体上两倍于所述第四晶体管中的源自所述第三晶体管的所述电流。
4.根据权利要求3所述的电路，其中所述第五晶体管具有大体上两倍于所述第四晶体管的几何大小的几何大小。
5.根据权利要求3所述的电路，其中所述开关为金属氧化物半导体MOS晶体管。
6.根据权利要求5所述的电路，其中所述基于晶体管的二极管经几何定大小小于所述开关。
7.根据权利要求3所述的电路，其中所述第五晶体管中的所述尾电流两倍于在所述基于晶体管的二极管中流动的电流。
8.根据权利要求2所述的电路，其进一步包括将所述第三节点及所述第六节点耦合到接地的第一偏置电路，所述第一偏置电路经配置以从所述第一晶体管及所述第二晶体管吸收第一尾电流。
9.根据权利要求8所述的电路，其进一步包括第二偏置电路，所述第二偏置电路经配置以提供所述第二晶体管中的偏置电流。
10.根据权利要求9所述的电路，其中所述第一尾电流约两倍于所述偏置电流。
11.一种用于提供经调节的输出电压的电路，所述电路包括：
开关，其包含第一端子、第二端子及第三端子，所述开关经配置以在所述第一端子处接收电力供应输入且在所述第二端子处接收误差信号，且所述开关进一步经配置以响应于所述电力供应输入及所述误差信号在所述第三端子处产生输出信号；
第一反馈电路，其包含第一晶体管及第二晶体管，其用于控制所述误差信号，所述第一晶体管包含第一节点、第二节点及第三节点，且所述第二晶体管包含第四节点、第五节点及第六节点，所述第一节点及所述第二节点直接耦合到所述开关的所述第三端子，使得所述第一节点及所述第二节点经定位以接收所述输出信号，所述第五节点经配置以接收参考信号，且所述第四节点耦合到所述第二端子使得所述第一反馈电路经配置以控制所述误差信号，所述第三节点与所述第六节点彼此耦合，且所述第一晶体管及所述第二晶体管经配置以响应于所述输出信号与所述参考信号之间的差而控制所述开关的所述第二端子处的所述误差信号；
基于晶体管的二极管，其包含第七节点及第八节点，所述第七节点经定位以接收输入信号且所述第八节点耦合到所述第四节点及所述第二端子；
第二反馈电路，其经配置以感测所述误差信号且在所述第二节点及所述第四节点处产生尾电流以分别维持所述第一晶体管及所述第二晶体管中的大体上相等电流，借此致使所述输出信号的电压大体上等于所述参考信号的电压；及
自适应滤波器，其耦合到所述第二反馈电路，所述自适应滤波器经配置以在大于阈值频率的操作频率下将所述第二反馈电路的增益减少到小于所述第一反馈电路的增益。
12.根据权利要求11所述的电路，其进一步包括耦合到所述第二端子的滤波器电路，所述滤波器电路经配置以将与所述基于晶体管的二极管相关联的极点移动到所述电路的单位增益带宽之外。
13.根据权利要求11所述的电路，其中所述自适应滤波器包含至少一个电阻器及一电容器。
14.根据权利要求11所述的电路，其中所述第二反馈电路包含：
第三晶体管，其耦合到所述开关的所述第二端子，所述第三晶体管经配置以镜像化所述基于晶体管的二极管的电流；及
电流镜电路，其包含第四晶体管及第五晶体管，所述第四晶体管耦合到所述第三晶体管且所述第五晶体管耦合到所述第三节点及所述第六节点以借此从所述第一晶体管及所述第二晶体管吸收尾电流，所述第四晶体管经配置以从所述第三晶体管获取电流，且所述第五晶体管经配置以使所述第五晶体管中的电流镜像化为所述第五晶体管中的所述尾电流，所述尾电流大体上两倍于所述第四晶体管中的源自所述第三晶体管的所述电流。
15.根据权利要求14所述的电路，其中所述第五晶体管具有大体上两倍于所述第四晶体管的几何大小的几何大小。
16.根据权利要求14所述的电路，其中所述开关为金属氧化物半导体MOS晶体管。
17.根据权利要求16所述的电路，其中所述基于晶体管的二极管经几何定大小小于所述开关。
18.根据权利要求14所述的电路，其中所述第五晶体管中的所述尾电流两倍于在所述基于晶体管的二极管中流动的电流。
19.根据权利要求14所述的电路，其进一步包括将所述第三节点及所述第六节点耦合到接地电源的第一偏置电路，所述第一偏置电路经配置以从所述第一晶体管及所述第二晶体管吸收第一尾电流。
20.根据权利要求19所述的电路，其进一步包括第二偏置电路，所述第二偏置电路经配置以提供所述第二晶体管中的偏置电流。
CN201580008141.0A 2014-02-19 2015-02-19 低压差电压调节器电路 Active CN105992981B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/183,739 US9477246B2 (en) 2014-02-19 2014-02-19 Low dropout voltage regulator circuits
US14/183,739 2014-02-19
PCT/US2015/016520 WO2015127018A1 (en) 2014-02-19 2015-02-19 Low dropout voltage regulator circuits

Publications (2)

Publication Number Publication Date
CN105992981A CN105992981A (zh) 2016-10-05
CN105992981B true CN105992981B (zh) 2018-11-16

Family

ID=53798089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580008141.0A Active CN105992981B (zh) 2014-02-19 2015-02-19 低压差电压调节器电路

Country Status (4)

Country Link
US (1) US9477246B2 (zh)
JP (1) JP6482566B2 (zh)
CN (1) CN105992981B (zh)
WO (1) WO2015127018A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303650B1 (ko) * 2015-07-09 2021-09-23 삼성전자주식회사 무선 주파수 간섭을 제어하는 전자 장치 및 방법
US10281940B2 (en) * 2017-10-05 2019-05-07 Pixart Imaging Inc. Low dropout regulator with differential amplifier
JP7042658B2 (ja) * 2018-03-15 2022-03-28 エイブリック株式会社 ボルテージレギュレータ
US10429867B1 (en) * 2018-09-28 2019-10-01 Winbond Electronics Corp. Low drop-out voltage regular circuit with combined compensation elements and method thereof
US20220043472A1 (en) * 2018-10-10 2022-02-10 Sony Semiconductor Solutions Corporation Power supply circuit and transmitting device
US11287839B2 (en) * 2019-09-25 2022-03-29 Apple Inc. Dual loop LDO voltage regulator
US11086343B2 (en) 2019-11-20 2021-08-10 Winbond Electronics Corp. On-chip active LDO regulator with wake-up time improvement
US11720129B2 (en) * 2020-04-27 2023-08-08 Realtek Semiconductor Corp. Voltage regulation system resistant to load changes and method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413226A (en) * 1982-02-26 1983-11-01 Motorola, Inc. Voltage regulator circuit
JP2000075941A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置
JP2001075663A (ja) * 1999-09-03 2001-03-23 Seiko Instruments Inc 低消費電流リニアレギュレータの過渡応答特性改善
EP1669831A1 (en) 2004-12-03 2006-06-14 Dialog Semiconductor GmbH Voltage regulator output stage with low voltage MOS devices
US7323853B2 (en) 2005-03-01 2008-01-29 02Micro International Ltd. Low drop-out voltage regulator with common-mode feedback
JP4527592B2 (ja) * 2005-04-18 2010-08-18 株式会社リコー 定電圧電源回路
US7538673B2 (en) * 2005-08-26 2009-05-26 Texas Instruments Incorporated Voltage regulation circuit for RFID systems
EP1947544A1 (en) 2007-01-17 2008-07-23 Austriamicrosystems AG Voltage regulator and method for voltage regulation
US7598716B2 (en) 2007-06-07 2009-10-06 Freescale Semiconductor, Inc. Low pass filter low drop-out voltage regulator
JP2009116679A (ja) * 2007-11-07 2009-05-28 Fujitsu Microelectronics Ltd リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置
US7843180B1 (en) * 2008-04-11 2010-11-30 Lonestar Inventions, L.P. Multi-stage linear voltage regulator with frequency compensation
CN103149962B (zh) * 2011-12-07 2015-07-22 深圳市汇春科技有限公司 极低静态电流的低压降稳压器
JP6108808B2 (ja) * 2011-12-23 2017-04-05 株式会社半導体エネルギー研究所 基準電位生成回路
CN102945059B (zh) * 2012-11-21 2016-03-16 上海华虹宏力半导体制造有限公司 低压差线性稳压器及其极点调整方法
EP2772821B1 (en) * 2013-02-27 2016-04-13 ams AG Low dropout regulator
US20150015222A1 (en) * 2013-07-09 2015-01-15 Texas Instruments Deutschland Gmbh Low dropout voltage regulator

Also Published As

Publication number Publication date
CN105992981A (zh) 2016-10-05
JP6482566B2 (ja) 2019-03-13
WO2015127018A1 (en) 2015-08-27
JP2017512341A (ja) 2017-05-18
US9477246B2 (en) 2016-10-25
US20150234404A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
CN105992981B (zh) 低压差电压调节器电路
US7492137B2 (en) Series regulator and differential amplifier circuit thereof
CN105334900B (zh) 快速瞬态响应低压差线性稳压器
CN101419477B (zh) 提供多输出电压的可控低压差线性稳压电路
WO2018129967A1 (zh) 低压差线性稳压器
CN102375465B (zh) 线性稳压器及其电流感测电路
US9081404B2 (en) Voltage regulator having input stage and current mirror
US8547077B1 (en) Voltage regulator with adaptive miller compensation
JP5715587B2 (ja) レギュレータ
US8878510B2 (en) Reducing power consumption in a voltage regulator
US20070241731A1 (en) Creating Additional Phase Margin In The Open Loop Gain Of A Negative Feedback Amplifier System Using A Boost Zero Compensating Resistor
US9553548B2 (en) Low drop out voltage regulator and method therefor
CN102880219B (zh) 一种具有动态补偿特性的线性稳压器
US9874887B2 (en) Voltage regulator with adjustable feedback
WO2014070710A1 (en) Method and apparatus for ldo and distributed ldo transient response accelerator
KR20060085166A (ko) 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술
CN107015593B (zh) 调节器用半导体集成电路
TW201428443A (zh) 二級低壓降線性電源供應系統與方法
CN212183486U (zh) 误差放大器、电路和电压调节器
US9785163B2 (en) Regulator
US11625057B2 (en) Voltage regulator providing quick response to load change
US10353414B2 (en) Bandgap reference circuit with inverted bandgap pairs
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN111373655A (zh) 跨导器系统
Abiri et al. A low dropout voltage regulator with enhanced transconductance error amplifier and small output voltage variations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant