CN107015593B - 调节器用半导体集成电路 - Google Patents
调节器用半导体集成电路 Download PDFInfo
- Publication number
- CN107015593B CN107015593B CN201710054550.5A CN201710054550A CN107015593B CN 107015593 B CN107015593 B CN 107015593B CN 201710054550 A CN201710054550 A CN 201710054550A CN 107015593 B CN107015593 B CN 107015593B
- Authority
- CN
- China
- Prior art keywords
- circuit
- reference voltage
- transistor
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
一种调节器用半导体集成电路,在切换了输出电压时,输出电压的噪音电平也不大幅变化,具备:根据输出电压所对应的反馈电压和预定的基准电压之间的电位差来控制控制用晶体管使输出电压恒定的控制电路;生成基准电压的基准电压电路;提供基准电压电路的动作电流的电流源电路;以及动作电流变动抑制电路,其进行抑制使基准电压电路的动作电流在输入电压发生变动时也不增减,在该调节器用半导体集成电路中,将上述基准电压电路即带隙基准电压电路构成为可变型基准电压电路,通过改变在基准电压的输出节点和接地点之间连接的串联电阻的一方电阻值而能够变更增益。在基准电压电路和控制电路之间设置还用于去除基准电压中包括的噪音的低通滤波器。
Description
技术领域
本发明涉及一种直流电源装置的基准电压电路,特别涉及一种用于串联调节器控制用的半导体集成电路而有效的技术,该串联调节器控制用的半导体集成电路具备由双极晶体管构成的基准电压电路。
背景技术
直流电源装置之一中有串联调节器,该串联调节器根据输出电压控制控制用晶体管使输出电压下降并输出预定的电压。在将所述的串联调节器设为电源的系统中特别用于担心噪音的系统(例如高灵敏度图像传感器)的串联调节器中,认为使用双极晶体管作为构成电路的晶体管是比较有利的。
另外,在构成串联调节器的控制用半导体集成电路中,一般设置误差放大器,检测出输出电压所对应的反馈电压与预定的基准电压之间的电位差,根据该电位差控制控制用晶体管。
在现有的调节器用半导体集成电路中有以下方式,即如图8所示,将产生提供给误差放大器的基准电压(固定)的基准电压电路设置在芯片内部。
另外,近年来,知道有一种调节器用半导体集成电路的设计技术,即为了能够应对多种多样的系统,例如通过切换用于生成反馈电压的分压电阻(图8的R6或R7)的电阻值,能够容易地生成如1.5V和2.0V、2.5V、……那样的多档位的输出电压。
但是,在采用了如图8所示的通过内置基准电压电路12并切换反馈用的分压电路(R6、R7)的电阻值来生成多个输出电压的方式(产品的等级划分)时,误差放大器11和输出电压控制用晶体管Q0以及分压电路(R6、R7)作为增益切换型的放大电路发挥功能。在该方式的情况下,通过切换电阻R6或R7的电阻值,增益G如以下公式G=Vout/Vref=1+(R7/R6)所示那样地发生变化。因此,会有基准电压电路12的输出中包括的噪音电平根据上述增益即输出电压的等级而发生变化的问题。
另外,提出了一个与恒定电压电路(串联调节器)相关的发明(参照专利文献1),该恒定电压电路为了降低从基准电压电路输出的电压噪音,在基准电压电路与误差放大器之间设置了低通滤波器。但是,专利文献1的技术没有公开以下内容,即由与双极晶体管相比在低噪音化这点较差的MOS晶体管构成电路,并且切换输出电压的想法以及伴随该想法的上述问题。
另一方面,专利文献2中公开了以下内容,即在由双极晶体管构成的串联调节器控制用半导体集成电路中,使用带隙型的电路作为基准电压电路。但是,专利文献2的技术为了提高脉动抑制特性,实现生成基准电压电路的动作电压的电源电路(相当于本发明的偏压电路)。另外,专利文献2中也没有公开切换输出电压的想法以及伴随该想法的上述问题。
专利文献1:日本特开:2011-22689号公报
专利文献2:日本特开:2001-84043号公报
发明内容
该发明是在上述背景下产生的,其目的为提供一种调节器用半导体集成电路,即使在切换了输出电压的情况下输出电压的噪音电平也不会大幅变化。
本发明的其他目的为提供一种即使输入电压产生了变动也能够抑制输出电压的变动的调节器用半导体集成电路。
为了达到上述目的,该发明的调节器用半导体集成电路具备:
控制用晶体管,其连接在被施加直流电压的输入端子和输出端子之间;
控制电路,其根据基于输出电压的反馈电压与预定的基准电压之间的电位差来控制上述控制用晶体管使得输出电压为恒定;
基准电压电路,其生成上述基准电压;
电流源电路,其提供上述基准电压电路的动作电流;以及
动作电流变动抑制电路,其进行抑制使上述基准电压电路的动作电流在输入到上述输入端子的电压发生变动时也不增减,
上述动作电流变动抑制电路具备:第一晶体管,其以串联方式连接在向上述基准电压电路提供动作电流的电源线和与接地电位点连接的接地线之间,该第一晶体管的基极端子与输出上述基准电压的节点连接,
上述基准电压电路构成为,具备:
第二晶体管和第一电阻以及第二电阻,其以串联方式连接在上述电源线与接地线之间;
第三晶体管以及第四晶体管和第三电阻以及第四电阻,其以串联方式连接在上述电源线与接地线之间;
第五晶体管以及第六晶体管,其以串联方式连接在上述电源线和上述第三电阻以及第四电阻的连接节点之间,
上述第五晶体管将基极端子和集电极端子连结并作为电流-电压转换元件发挥功能,并且基极端子与上述第三晶体管的基极端子连结,
上述第二晶体管的基极端子与上述第三晶体管和第四晶体管之间的连接节点连结,
上述第四晶体管和第六晶体管的基极端子与上述第一电阻和第二电阻之间的连接节点或与上述第二晶体管和第一电阻之间的连接节点连结,取出上述第二晶体管与上述第一电阻之间的连接节点的电位或上述第一电阻与第二电阻之间的连接节点的电位作为上述基准电压,
根据上述第一电阻的电阻值来决定增益。
根据上述的手段,即使在切换了输出电压的情况下也能够实现输出电压的噪音电平没有大幅变化的调节器。另外,由于作为将产生基准电压的电路和放大基准电压的电路作为一体的可变型基准电压电路而构成,因此能够减少构成电路的元件数,能够减少电路的专用面积进而减小芯片尺寸。进一步,由于设置了抑制基准电压电路的动作电流的动作电流变动抑制电路,所以即使输入电压发生变动也能够使通过基准电压电路生成的基准电压稳定,能够得到输出电压不根据输入变动的脉动抑制效果。
进一步,由第一晶体管构成动作电流变动抑制电路,该第一晶体管连接在对基准电压电路提供动作电流的电源线和与接地电位点连接的接地线之间,该晶体管的基极端子与输出上述基准电压的节点连接,所以能够进行抑制使得即使输入电压变动而流过基准电压电路的动作电流也不变动,并且能够通过元件数量少的简单的电路实现所述电路。
另外,优选在上述基准电压电路与上述控制电路之间设置用于去除上述基准电压中包括的噪音的低通滤波器。
由此,能够通过低通滤波器去除在通过基准电压电路生成的基准电压中包括的噪音,由此与变更控制电路的增益的现有方式相比,能够减小切换输出电压时输出电压的噪音电平发生变化的程度。即,能够减小根据输出电压的电位划分等级的产品(串联调节器)间的噪音电平差。
另外,优选设置分压电路,该分压电路由串联方式的电阻组成,将输出电压进行分压来生成提供给控制电路(误差放大器)的反馈电压,通过调整构成上述基准电压电路的上述第一电阻的电阻值来变更增益,由此来进行输出电压的电平的按档位变更,通过构成用于生成反馈电压的分压电路的电阻的电阻值的调整来进行用于微调整伴随着制造偏差的输出电压的波动进行的修整。
由此,在具备可变型的基准电压电路,能够阶段性地变更输出电压的电平的调节器用半导体集成电路中,在进行输出电压的波动的微调整时,能够容易实现输出电压的精度。
根据本发明,即使在切换了输出电压的情况下,也能够实现从基准电压电路输出的电压的噪音电平没有大幅变化的调节器用的半导体集成电路。另外,能够实现即使输入电压发生变动也能够抑制输出电压发生变动的调节器用的半导体集成电路。进一步,有通过少的元件数实现基准电压可变的基准电压电路的效果。
附图标记的说明
10:调节器用IC、11:误差放大器(控制电路)、12:基准电压电路、13:偏压电路(电流源电路)、14:低通滤波器、15:钳位电路(动作电流抑制电路)、16:放大电路、Q0:输出电压控制用晶体管。
附图说明
图1是表示本发明设置了可变型的基准电压电路的串联调节器控制用IC的一个实施方式的电路结构图。
图2是表示在本实施方式的串联调节器控制用IC(图1)中设置了钳位电路的情况和没有设置钳位电路的时的放大电路的PSRR特性的差异的图表。
图3是表示现有的串联调节器控制用IC和本发明实施方式的串联调节器控制用IC的输出电压-噪音特性的图表。
图4是表示分别构成了可变型的基准电压电路和放大电路的串联调节器控制用IC的一例的电路结构图。
图5是表示设置使用了现有的一般基准电压电路和放大电路的可变基准电压电路时的串联调节器控制用IC的结构例的电路结构图。
图6是表示将本发明适用于负电源用串联调节器时的控制用IC的第一变形例的电路结构图。
图7是表示将本发明适用于负电源用串联调节器时的控制用IC的第二变形例的电路结构图。
图8是表示现有的串联调节器的控制用IC的一例的电路结构图。
具体实施方式
以下,根据附图说明本发明的优选的实施方式。
图1表示适用了本发明的串联调节器(包括LDO)的一个实施方式。另外,虽然没有特别限定,但是在图1中构成通过一点划线包围的部分的电路的元件形成在1个半导体芯片上,构成为调节器的控制用半导体集成电路(以下称为调节器用IC)10。
该实施方式的调节器用IC10在被施加了来自直流电压源的直流电压Vin的电压输入端子IN和输出端子OUT之间连接由PNP双极晶体管组成的输出电压控制用晶体管Q0,在输出端子OUT和被施加了接地电位的接地端子GND之间串联连接将输出电压Vout进行分压的分压电阻R6、R7。通过该分压电阻R6、R7进行分压后的电压VFB被反馈到控制上述输出电压控制用晶体管Q0的栅极端子的误差放大器11的非反转输入端子中。
上述误差放大器11根据反馈电压VFB和基准电压Vref之间的电位差来控制输出电压控制用晶体管Q0,进行控制使得输出电压Vout成为希望的电位。该实施方式的串联调节器通过上述的反馈控制使输出电压Vout保持在预定的电压而进行动作。并且,通过来自基准电压电路12的基准电压Vref的大小和分压电阻R6、R7的电阻比来设定输出电压Vout的电位。另外,输出端子OUT与使输出电压Vout稳定的外带输出电容器连接。
另外,本实施方式的调节器用IC10中设置有从外部输入用于接通/切断控制调节器的信号通/断(ON/OFF)的端子Pc、生成基准电压Vref的带隙型的基准电压电路12、生成该基准电压电路12的动作电流的偏压电路13、设置在基准电压电路12和误差放大器11之间并抑制基准电压电路12的输出中包括的噪音的低通滤波器14。
偏压电路13通过从外部输入到端子Pc的接通/切断控制信号ON/OFF来控制其动作。低通滤波器14由在半导体基板上形成的集成在芯片(on-chip)的电阻Rn、与设置在芯片上的外部端子连接的外带电容器Cn构成。
接着,说明图1的实施例的基准电压电路12和偏压电路13。
该实施例的基准电压电路12在发射极端子与电压输入端子IN连接并通过偏压电路13控制基极电流的PNP晶体管Q7的集电极端子上连接电源线LL,经由Q7以及电源线LL提供动作电流。
基准电压电路12具备:在电源线LL和与接地端子GND连接的地线之间以串联方式连接的PNP晶体管Q2以及电阻R1、R2;在电源线LL和地线(GND)之间以串联方式连接的PNP晶体管Q3、NPN晶体管Q4以及电阻R3、R4;在电源线LL与上述电阻R3、R4的连接节点N3之间以串联方式连接的PNP晶体管Q5、NPN晶体管Q6。
这些元件中,晶体管Q5将基极端子和集电极端子连结后作为电流-电压转换元件发挥功能,Q3与Q5基极共通连接,由此构成电流镜电路。另外,晶体管Q2的基极端子与晶体管Q3的集电极端子连接,使电流流过电阻R1、R2。并且,晶体管Q6、Q4的基极端子与电阻R1和R2的连接节点N2共通连接。晶体管Q6、Q4由于其元件尺寸设计为1:8(Q6<Q4)的比而被赋予偏置。
在该实施例的基准电压电路12中,通过晶体管Q6、Q4的偏置电压和电阻R3控制Q2的基极电流,使得晶体管Q6、Q4的基极电位即节点N2的电位成为基于基板材料的半导体(硅)的带隙的电压Vz。并且,通过控制Q2的基极电流也控制Q2的发射极电流,通过节点N2的电位即带隙电压Vz和电阻R1、R2在节点N1生成根据电阻比而放大的任意电压Vref。具体地说,在节点N1生成将带隙电压Vz设为了(R1+R2)/R2倍的电压、即通过Vref=Vz×(R1+R2)/R2表示的电压,作为基准电压Vref而输出。
本实施方式的调节器用IC10被设计制造为进行以下分级的IC,即例如通过改变用于形成配线的膜(mask)来切换构成基准电压电路12的上述电阻R1、R2中R1的电阻值,作为输出电压Vout例如输出1.5V、2.0V、2.5V……这种多个档位的电压的任意一个。即,电阻R1被视为一种可变电阻。另外,通过将电阻R1设为可变电阻,能够使在接点N1生成的基准电压Vref发生变化,由此基准电压电路12会作为可变型基准电压源发挥功能。
进一步,切换R2的电阻值并决定输出电压Vout的等级,另一方面,将生成反馈电压VFB的分压用电阻R6、R7的一个电阻值进行修整(微调整),由此为了保证输出电压Vout的精度,设计设备以及过程。作为将输出电压Vout调整成为希望值的方法,也考虑修整电阻R1的电阻值的方法,但是电阻R1的电阻值对基准电压电路12的增益赋予直接影响,因此比起修整电阻R1的电阻值,修整电阻R6(或R7)的电阻值会有容易实现输出电压Vout的精度的优点。
偏压电路13具备:以串联方式连接在电压输入端子IN与地线之间的PNP晶体管Q8和电阻R8、R9以及NPN晶体管Q10;以串联方式连接在电压输入端子IN与电阻R9以及晶体管Q10的连接节点之间的电阻R10以及NPN晶体管Q9;以串联方式连接在输入接通/切断控制信号ON/OFF的控制端子Pc与地线之间的电阻R11、R12。
并且,晶体管Q10的基极端子与电阻R11和R12之间的连接节点N5连接,晶体管Q9的基极端子与电阻R8和R9之间的连接节点N4连接。
进一步,晶体管Q7的基极端子与晶体管Q8的集电极端子连接,偏压电路13通过接通/切断控制信号ON/OFF进行接通/切断控制,在接通状态下,在晶体管Q8的集电极端子生成预定电位的偏压电压,通过该偏压电压晶体管Q7的基极电流流过,Q7向基准电压电路12流过动作电流。
具体地说,如果通过图外的微型处理器那样的系统控制装置将接通/切断控制信号ON/OFF设为5V那样的电位,则在晶体管Q10中流过集电极电流,激活偏压电路13并使电流流过电流供给用的晶体管Q7。因此,偏压电路13和晶体管Q7作为生成基准电压电路12的动作电流的电流源电路而发挥功能。
进一步,在本实施例的调节器用IC10中设置由连接在上述电源线LL和地线(GND)之间的NPN晶体管Q1组成的钳位电路15,该钳位电路15具有以下功能,即进行控制使得即使施加给输入端子IN的直流电压Vin发生变动,基准电压电路12的动作电流也不变动。例如如果输入电压Vin变高,则从晶体管Q7向基准电压电路12侧流动的动作电流增加,但是如果此时流过钳位电路15的电流增加而抑制基准电压电路12的动作电流的变化,相反如果输入电压Vin变低,则从晶体管Q7向基准电压电路12侧流动的动作电流减少,但是此时流过钳位电路15的电流减少而抑制基准电压电路12的动作电流的变化。即,钳位电路15具有即使输入电压Vin发生变化,基准电压电路12的动作电流也不变化的钳位电流的功能。
接着,更详细地说明基准电压电路12以及钳位电路15的动作。
如果输入电压Vin变高晶体管Q7的电流增加,则电源线LL的电位变高Q2的集电极电流增加,节点N1、N2的电位上升。于是,晶体管Q6、Q4的集电极电流增加。但是,在晶体管Q4和Q6的发射极间连接有R4,因此通过晶体管Q4和Q6偏置电压和电阻R3限制晶体管Q4的集电极电流,集电极电流不像Q6那样增加。另外,如果要增加Q6的集电极电流,则从二极管连接的晶体管Q5引入电流,Q5的电流增加,Q5和构成电流镜的Q3同样电流也增加。但是,通过电阻R3限制Q4的集电极电流,因此从Q2的基极引入的电流减少。如果Q2的基极电流减少,则Q2的集电极电流也减少,其结果为抑制节点N1、N2的电位上升,抑制基准电压Vref的变动。
另外,如果输入电压Vin变高,则晶体管Q7的电流增加,电源线LL的电位也变高,但是N1的节点通过基准电压电路的动作抑制基准电压Vref的变动,因此Q1的发射极-基极间的电压变大,但是根据晶体管的Vbe-Ic特性Q1的集电极电流增加,电源线LL的电压下降。另外,电源线LL以节点N1的电压+Q1的发射极-基极间电压Vf而稳定。
当输入电压Vin变低晶体管Q7的电流减少时,通过与上述动作相反的动作,基准电压电路12的节点N1、N2的电位下降,但是Q2的基极电流增加,Q2的集电极电流增加,由此抑制节点N1、N2的电位的下降。另外,构成钳位电路15的晶体管Q1,如果输入电压Vin下降,则Q1的发射极-基极间的电压变小,但是根据晶体管的Vbe-IC特性Q1的集电极电流减少,电源线LL的电压上升,抑制基准电压电路12的电源电压的变动。
如上所述,钳位电路15具有钳位电流的功能,使得即使输入电压Vin发生变化,基准电压电路12的动作电流也不会变化。另外,流过钳位电路15的电流根据输入电压Vin的变动而发生变化,由此赋予基准电压电路12的电源电压的电源线LL的电位稳定,所以换句话说,钳位电路15具有钳位电压的功能,使得即使输入电压Vin发生变化,基准电压电路12的电源电压也不会变化。
进一步,钳位电路15进行上述动作,从而即使输入电压Vin发生变化,通过基准电压电路12而生成的基准电压Vref也不会变动,抑制输出电压Vout的脉动。即,通过上述钳位电路(晶体管Q1)会带来输出电压的脉动抑制效果。
图2表示关于在本实施方式的调节器用IC10中设置了钳位电路15的情况和没有设置钳位电路15的情况,通过模拟调查了输出电压Vout的PSRR(电源电压变动去除比)特性的结果。图2中,横轴是输入电压Vin的脉动成分的频率,实线A表示设置了钳位电路15时的PSRR特性,虚线B表示没有设置钳位电路15时的PSRR特性。从图2可知通过设置钳位电路15,基准电压电路12的脉动抑制效果有大幅改善,特别是在DC~1kHz的范围,设置了钳位电路15时接近20dB,特性良好。
另外,本实施方式的调节器用IC10在基准电压电路12和误差放大器11之间设置低通滤波器14,在带隙型的基准电压电路12的输出部设置增益调整用的电阻R1、R2,通过切换R1的电阻值来切换输出电压Vout的电位。因此与通过切换构成用于生成反馈电压VFB的分压电路的电阻R6、R7中R6的电阻值而切换输出电压Vout的电位的现有方式的调节器用IC相比,如图3实线A所示,能够减小输出电压中包括噪音电平根据产品的等级而发生变化的量。图3的虚线B表示在图8所示的现有方式的调节器用IC中切换输出电压时产生的输出电压中包括的噪音电平根据产品等级(横轴)而发生变化的样子。
进一步,作为切换输出电压Vout的电位的电路,例如如图4所示,也考虑在固定型的基准电压电路12的后级设置具有差动放大器AMP和分压用电阻R13、R14的可变增益型的放大电路16的形式,但是图4的电路与图1所示的本实施方式的调节器用IC相比,电路的专用面积变大。
具体地说,如果以元件层级表示图4的电路,则成为图5所示的电路。图5中,附图标记12是基准电压电路,附图标记13是偏压电路,附图标记16是可变增益型的放大电路。根据图5,相对于图1的可变型基准电压电路12需要4个PNP晶体管、2个NPN晶体管、4个电阻共合计10个元件,图4的作为固定型基准电压电路12,在需要4个PNP晶体管、6个NPN晶体管、3个电阻的基础上,作为构成放大电路16的元件还需要3个PNP晶体管、2个NPN晶体管、3个电阻共合计21个元件。即,图4所示的调节器用IC与本实施方式的调节器用IC相比,需要多11个元件。因此,本实施方式(图1)的调节器用IC与图4的相比,有能够减少元件数量并缩小电路的专用面积甚至芯片大小的优点。
图6以及图7表示图1实施例的串联调节器用IC的变形例。
这些变形例是将本发明适用于构成负电源用的调节器IC时的变形例。
图6的负电源用调节器用IC和图1的正电源用调节器用IC之间的差异在于,在图6的变形例中,在输入端子IN输入负的电源电压VEE、作为对输出电压控制用晶体管Q0以及基准电压电路12提供动作电流的晶体管Q7而使用导电型不同的NPN双极晶体管、以及设置将输入到控制端子Pc的GND(0V)~Vcc电平的接通/切断控制信号ON/OFF转换为VEE~GND(0V)电平的接通/切断控制信号的电平偏移电路(level shift circuit)17。偏压电路13可以是与图1所示的电路相同的结构。
该变形例的调节器用IC中的基准电压电路12以及钳位电路15的动作与图1的电路相同,与图1的电路同样,具有以下优点:即使切换输出电压也能够减小输出电压中包括的噪音电平的变化量,并且能够减小电路的专用面积。另外,由于设置了钳位电路15,因此能够得到输出电压的脉动抑制效果。
另外,图7的变形例,代替生成通过电阻R1、R2将基于带隙的电压Vz放大后的基准电压Vref,生成通过电阻R1、R2将基于带隙的电压Vz进行分压后的基准电压Vref。这以外的结构与图6的变形例相同。该变形例的情况下,除了图6的变形例的效果,还有生成通过电阻R1、R2将电压Vz进行了分压后的基准电压Vref,因此能够压缩带隙电压Vz中包括的噪音,得到更加降低噪音的效果的优点。
以上根据实施方式具体说明了由本发明者进行的发明,但是本发明不限定于上述实施方式。例如,针对图1的实施例的调整器用IC能够采用图7变形例那样的特征结构。
另外,在上述实施方式中,将根据输入电压的变动来抑制基准电压电路12的动作电流的增减的钳位电路15与基准电压电路12并联设置,但是,也可以将具有同样功能的电路与基准电压电路12串联地设置。
进一步,在上述实施方式中,作为构成低通滤波器14的电容器Cn使用了外带元件,但是也可以将电容器Cn形成为集成在芯片的元件。
Claims (3)
1.一种调节器用半导体集成电路,具备:
控制用晶体管,其连接在被施加直流电压的输入端子和输出端子之间;
控制电路,其根据基于输出电压的反馈电压与预定的基准电压之间的电位差来控制上述控制用晶体管,使得输出电压成为预定的电压;
基准电压电路,其生成上述基准电压;
电流源电路,其提供上述基准电压电路的动作电流;以及
动作电流变动抑制电路,其进行抑制,使上述基准电压电路的动作电流在输入到上述输入端子的电压发生变动时也不增减,该调节器用半导体集成电路的特征在于,
上述动作电流变动抑制电路具备:第一晶体管,其以串联方式连接在向上述基准电压电路提供动作电流的电源线和与接地电位点连接的接地线之间,该第一晶体管的基极端子与输出上述基准电压的节点连接,
上述基准电压电路构成为,具备:
第二晶体管和第一电阻以及第二电阻,其以串联方式连接在上述电源线与接地线之间;
第三晶体管以及第四晶体管和第三电阻以及第四电阻,其以串联方式连接在上述电源线与接地线之间;以及
第五晶体管以及第六晶体管,其以串联方式连接在上述电源线与上述第三电阻以及第四电阻的连接节点之间,
上述第五晶体管将基极端子与集电极端子连结来作为电流-电压转换元件发挥功能,并且基极端子与上述第三晶体管的基极端子连结,
上述第二晶体管的基极端子与上述第三晶体管和第四晶体管之间的连接节点连结,
上述第四晶体管和第六晶体管的基极端子与上述第一电阻和第二电阻之间的连接节点或与上述第二晶体管和第一电阻之间的连接节点连结,取出上述第二晶体管与上述第一电阻之间的连接节点的电位或上述第一电阻与上述第二电阻之间的连接节点的电位作为上述基准电压,
根据上述第一电阻的电阻值来决定增益。
2.根据权利要求1所述的调节器用半导体集成电路,其特征在于,
在上述基准电压电路与上述控制电路之间设置用于去除上述基准电压中包括的噪音的低通滤波器。
3.根据权利要求1或2所述的调节器用半导体集成电路,其特征在于,
该调节器用半导体集成电路具备由串联方式的电阻组成,将上述输出电压进行分压来生成提供给上述控制电路的反馈电压的分压电路,通过调整上述第一电阻的电阻值来变更增益,由此进行输出电压电平的阶段性变更,通过调整构成上述分压电路的电阻的电阻值来进行用于微调整伴随着制造偏差的输出电压的波动的修整。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012971A JP6638423B2 (ja) | 2016-01-27 | 2016-01-27 | レギュレータ用半導体集積回路 |
JP2016-012971 | 2016-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107015593A CN107015593A (zh) | 2017-08-04 |
CN107015593B true CN107015593B (zh) | 2019-12-27 |
Family
ID=59440661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710054550.5A Active CN107015593B (zh) | 2016-01-27 | 2017-01-24 | 调节器用半导体集成电路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6638423B2 (zh) |
CN (1) | CN107015593B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10831222B2 (en) * | 2018-04-03 | 2020-11-10 | Mitsumi Electric Co., Ltd. | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus |
WO2020000238A1 (en) | 2018-06-27 | 2020-01-02 | Dialog Semiconductor (Uk) Limited | Circuit for reducing noise signal |
CN112068634B (zh) * | 2019-06-11 | 2022-08-30 | 瑞昱半导体股份有限公司 | 参考电压产生装置 |
JP2021022281A (ja) * | 2019-07-30 | 2021-02-18 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置 |
JP7199330B2 (ja) * | 2019-09-19 | 2023-01-05 | 株式会社東芝 | レギュレータ回路 |
JP2021144411A (ja) * | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置及びメモリシステム |
KR20220163685A (ko) * | 2021-06-03 | 2022-12-12 | 에스케이하이닉스 주식회사 | 반도체 장치 내 전원을 안정시키기 위한 장치 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655989B2 (ja) * | 1997-07-09 | 2005-06-02 | 新日本無線株式会社 | 基準電圧発生回路 |
JP3519646B2 (ja) * | 1999-09-13 | 2004-04-19 | 東光株式会社 | 半導体装置 |
JP4782471B2 (ja) * | 2005-05-24 | 2011-09-28 | オンセミコンダクター・トレーディング・リミテッド | レギュレータ回路 |
JP2007133533A (ja) * | 2005-11-09 | 2007-05-31 | Nec Electronics Corp | 基準電圧生成回路 |
JP4990028B2 (ja) * | 2007-05-23 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体集積回路装置 |
JP2009265955A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Ulsi Systems Co Ltd | 半導体集積回路装置 |
JP5446529B2 (ja) * | 2009-07-14 | 2014-03-19 | 株式会社リコー | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
JP5516320B2 (ja) * | 2010-10-21 | 2014-06-11 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
JP6008496B2 (ja) * | 2011-12-21 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US9134743B2 (en) * | 2012-04-30 | 2015-09-15 | Infineon Technologies Austria Ag | Low-dropout voltage regulator |
-
2016
- 2016-01-27 JP JP2016012971A patent/JP6638423B2/ja active Active
-
2017
- 2017-01-24 CN CN201710054550.5A patent/CN107015593B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017134557A (ja) | 2017-08-03 |
CN107015593A (zh) | 2017-08-04 |
JP6638423B2 (ja) | 2020-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107015593B (zh) | 调节器用半导体集成电路 | |
US9952610B1 (en) | Clamp circuit to suppress reference voltage variation in a voltage regulator | |
KR101238296B1 (ko) | 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술 | |
US9594387B2 (en) | Voltage regulator stabilization for operation with a wide range of output capacitances | |
TWI546642B (zh) | 二級低壓降線性電源供應系統與方法 | |
US7482798B2 (en) | Regulated internal power supply and method | |
JP7356072B2 (ja) | レギュレータ装置 | |
US20130271095A1 (en) | Linear Voltage Regulator | |
US8536934B1 (en) | Linear voltage regulator generating sub-reference output voltages | |
JP2006318327A (ja) | 差動増幅回路およびシリーズレギュレータ | |
KR102528632B1 (ko) | 볼티지 레귤레이터 | |
JP6482566B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
US20160334817A1 (en) | Semiconductor integrated circuit for regulator | |
JP2023520509A (ja) | 電流モードフィードフォワードリップル相殺 | |
JP2012164078A (ja) | ボルテージレギュレータ | |
CN108334149B (zh) | 一种低静态电流高psrr低压差线性稳压器电路 | |
JP2006109349A (ja) | 定電流回路及びその定電流回路を使用したシステム電源装置 | |
JP2008305150A (ja) | バンドギャップ回路 | |
US20200371538A1 (en) | Power control semiconductor device, variable output voltage power supply, and designing method | |
US20070200536A1 (en) | Shunt regulator | |
JP6963167B2 (ja) | 定電圧電源装置 | |
CN112684846A (zh) | 低压差线性稳压器的误差放大器以及低压差线性稳压器 | |
CN114356008A (zh) | 一种低压差线性稳压器 | |
CN108693912B (zh) | 具有倒置带隙对的带隙基准电路 | |
KR100599974B1 (ko) | 기준 전압 발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |