JP6638423B2 - レギュレータ用半導体集積回路 - Google Patents
レギュレータ用半導体集積回路 Download PDFInfo
- Publication number
- JP6638423B2 JP6638423B2 JP2016012971A JP2016012971A JP6638423B2 JP 6638423 B2 JP6638423 B2 JP 6638423B2 JP 2016012971 A JP2016012971 A JP 2016012971A JP 2016012971 A JP2016012971 A JP 2016012971A JP 6638423 B2 JP6638423 B2 JP 6638423B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- resistor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
また、シリーズレギュレータを構成する制御用の半導体集積回路においては、一般に、出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差を検出し、該電位差に応じて制御用トランジスタを制御する誤差アンプが設けられている。
また、近年、多種多様なシステムに対応できるように、例えばフィードバック電圧を生成するための分圧抵抗(図8のR6またはR7)の抵抗値を切り替えることで、1.5Vや2.0V,2.5V……のような複数段階の出力電圧を容易に生成することができるようにしたレギュレータ用半導体集積回路の設計技術が知られている。
G=Vout/Vref=1+(R7/R6)
で示されるように、ゲインGが変化する。そのため、基準電圧回路12の出力に含まれるノイズのレベルが、上記ゲインすなわち出力電圧のランクに応じて変化してしまうという課題がある。
本発明の他の目的は、入力電圧が変動したとしても出力電圧が変動するのを抑制できるレギュレータ用の半導体集積回路を提供することにある。
直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流を供給する電流源回路と、
前記入力端子に入力される電圧が変動しても前記基準電圧回路の動作電流が増減しないように抑制する動作電流変動抑制回路と、
を備えたレギュレータ用半導体集積回路であって、
前記動作電流変動抑制回路は、前記基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に直列形態で接続された第1トランジスタを備え、該第1トランジスタのベース端子は前記基準電圧が出力されるノードに接続され、
前記基準電圧回路は、
前記電源線と接地線との間に直列形態で接続された第2トランジスタと第1抵抗および第2抵抗と、
前記電源線と接地線との間に直列形態で接続された第3トランジスタおよび第4トランジスタと第3抵抗および第4抵抗と、
前記電源線と前記第3抵抗および第4抵抗の接続ノードとの間に直列形態で接続された第5トランジスタおよび第6トランジスタと、
を備え、前記第5トランジスタはベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能すると共にベース端子が前記第3トランジスタのベース端子と結合され、
前記第2トランジスタのベース端子は前記第3トランジスタと第4トランジスタとの接続ノードに結合され、
前記第4トランジスタと第6トランジスタのベース端子は、前記第1抵抗と第2抵抗との接続ノードまたは前記第2トランジスタと第1抵抗との接続ノードに結合され、前記第2トランジスタと前記第1抵抗との接続ノードの電位または前記第1抵抗と第2抵抗との接続ノードの電位が前記基準電圧として取り出され、
前記第1抵抗の抵抗値に応じてゲインが決定されるように構成した。
これにより、基準電圧回路で生成される基準電圧に含まれるノイズをローパスフィルタによって除去することができ、これによって、制御回路のゲインを変更する従来方式に比べて、出力電圧を切り替えた際に出力電圧のノイズレベルが変化する度合いを小さくすることができる。すなわち、出力電圧の電位に応じてランク分けした製品(シリーズレギュレータ)間のノイズレベル差を小さくすることができる。
これにより、可変型の基準電圧回路を備え、出力電圧のレベルの段階的な変更が可能なレギュレータ用半導体集積回路において、出力電圧のずれの微調整を行う場合に、出力電圧の精度を出し易くすることができる。
図1は、本発明を適用したシリーズレギュレータ(LDOを含む)の一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、レギュレータの制御用半導体集積回路(以下、レギュレータ用ICと称する)10として構成される。
バイアス回路13は、端子Pcに外部から入力されるオン・オフ制御信号ON/OFFによってその動作が制御される。ローパスフィルタ14は、半導体基板上に形成されたオンチップの抵抗Rnと、チップに設けられた外部端子に接続された外付けのコンデンサCnとで構成されている。
この実施例の基準電圧回路12は、電圧入力端子INにエミッタ端子が接続されバイアス回路13によってベース電流が制御されるPNPトランジスタQ7のコレクタ端子に、電源ライン(電源線)LLが接続され、Q7および電源ラインLLを介して動作電流が供給される。
基準電圧回路12は、電源ラインLLと接地端子GNDに接続されたグランドラインとの間に直列形態に接続されたPNPトランジスタQ2および抵抗R1,R2と、電源ラインLLとグランドライン(GND)との間に直列形態に接続されたPNPトランジスタQ3、NPNトランジスタQ4および抵抗R3,R4と、電源ラインLLと上記抵抗R3,R4の接続ノードN3との間に直列形態に接続されたPNPトランジスタQ5、NPNトランジスタQ6と、を備えている。
そして、抵抗R11とR12との接続ノードN5にトランジスタQ10のベース端子が接続され、抵抗R8とR9との接続ノードN4にトランジスタQ9のベース端子が接続されている。
具体的には、オン・オフ制御信号ON/OFFが、図外のマイクロプロセッサのようなシステム制御装置によって5Vのような電位にされると、トランジスタQ10にコレクタ電流が流されて、バイアス回路13が活性化されて電流供給用のトランジスタQ7に電流が流されるように構成されている。従って、バイアス回路13とトランジスタQ7は、基準電圧回路12の動作電流を生成する電流源回路として機能することとなる。
入力電圧Vinが高くなりトランジスタQ7の電流が増加すると、電源ラインLLの電位が高くなりQ2のコレクタ電流が増加し、ノードN1,N2の電位が上がる。すると、トランジスタQ6,Q4のコレクタ電流が増加しようとする。しかし、トランジスタQ4とQ6のエミッタ間にR4が接続されているため、トランジスタQ4のコレクタ電流は、Q4とQ6のオフセット電圧と抵抗R3で制限されており、Q6ほどコレクタ電流は増えない。また、Q6のコレクタ電流が増加しようとすると、ダイオード接続のトランジスタQ5から電流を引き込み、Q5の電流が増加し、Q5とカレントミラーを構成しているQ3も同様に電流が増加する。しかるに、Q4のコレクタ電流は、抵抗R3で制限されているため、Q2のベースから引き込む電流が減少する。Q2のベース電流が減少すると、Q2のコレクタ電流も減少し、その結果、ノードN1、N2の電位の上昇を抑え、基準電圧Vrefの変動が抑制される。
図2に、本実施形態のレギュレータ用IC10において、クランプ回路15を設けた場合と、設けなかった場合について、シミュレーションによって出力電圧VoutのPSRR(電源電圧変動除去比)特性を調べた結果を示す。図2において、横軸は入力電圧Vinのリップル成分の周波数であり、実線Aはクランプ回路15を設けた場合のPSRR特性を示し、破線Bはクランプ回路15を設けなかった場合のPSRR特性を示す。図2より、クランプ回路15を設けることによって、基準電圧回路12のリップルリジェクション効果が大幅に改善され、特にDC〜1kHzの範囲では、クランプ回路15を設けた方が20dB近く特性が良好であることが分かる。
具体的には、図4の回路を素子レベルで示すと、図5に示すような回路となる。図5において、符号12は基準電圧回路、符号13はバイアス回路、符号16は可変ゲイン型の増幅回路である。図5より、図1の可変型基準電圧回路12は、PNPトランジスタが4個、NPNトランジスタが2個、抵抗が4個、合計10個の素子必要であるのに対し、図4のものは、固定型基準電圧回路12として、PNPトランジスタが4個、NPNトランジスタが6個、抵抗が3個必要である上、増幅回路16を構成する素子として、PNPトランジスタが3個、NPNトランジスタが2個、抵抗が3個、合計で21個の素子が必要である。つまり、図4に示すレギュレータ用ICは、本実施形態のレギュレータ用ICに比べて、11個多くの素子を必要とする。従って、本実施形態(図1)のレギュレータ用ICは、図4のものに比べて、素子数を少なくして回路の専有面積ひいてはチップサイズを小さくすることができるという利点がある。
これらの変形例は、本発明を、負電源用のレギュレータを構成するICに適用した場合の変形例である。
図6の負電源用のレギュレータ用ICと図1の正電源用のレギュレータ用ICとの差異は、図6の変形例では、入力端子INに負の電源電圧VEEが入力される点と、出力電圧制御用トランジスタQ0および基準電圧回路12に動作電流を供給するトランジスタQ7として、導電型の異なるNPNバイポーラ・トランジスタを使用している点と、制御端子Pcへ入力されるGND(0V)〜Vccレベルのオン・オフ制御信号ON/OFFを、VEE〜GND(0V)レベルのオン・オフ制御信号に変換するレベルシフト回路17を設けている点にある。バイアス回路13は、図1に示されている回路と同じ構成でよい。
また、図7の変形例は、バンドギャップに基づく電圧Vzを抵抗R1,R2で増幅した基準電圧Vrefを生成する代わりに、バンドギャップに基づく電圧Vzを抵抗R1,R2で分圧した基準電圧Vrefを生成するようにしたものである。それ以外の構成は、図6の変形例と同じである。この変形例の場合、図6の変形例の効果に加えて、電圧Vzを抵抗R1,R2で分圧した基準電圧Vrefを生成するため、バンドギャップ電圧Vzに含まれるノイズを圧縮することができ、よりノイズを低減する効果が得られるという利点がある。
また、前記実施形態では、入力電圧の変動に応じて基準電圧回路12の動作電流が増減するのを抑制するクランプ回路15を基準電圧回路12と並列に設けているが、同様な機能を有する回路を基準電圧回路12と直列に設けるようにしてもよい。
さらに、前記実施形態では、ローパスフィルタ14を構成するコンデンサCnとして外付け素子を使用しているが、コンデンサCnをオンチップの素子として形成してもよい。
11 誤差アンプ(制御回路)
12 基準電圧回路
13 バイアス回路(電流源回路)
14 ローパスフィルタ
15 クランプ回路(動作電流抑制回路)
16 増幅回路
Q0 出力電圧制御用トランジスタ
Claims (3)
- 直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が所定の電圧になるように前記制御用トランジスタを制御する制御回路と、
前記基準電圧を生成する基準電圧回路と、
前記基準電圧回路の動作電流を供給する電流源回路と、
前記入力端子に入力される電圧が変動しても前記基準電圧回路の動作電流が増減しないように抑制する動作電流変動抑制回路と、
を備えたレギュレータ用半導体集積回路であって、
前記動作電流変動抑制回路は、前記基準電圧回路へ動作電流を供給する電源線と接地電位点に接続された接地線との間に直列形態で接続された第1トランジスタを備え、該第1トランジスタのベース端子は前記基準電圧が出力されるノードに接続され、
前記基準電圧回路は、
前記電源線と接地線との間に直列形態で接続された第2トランジスタと第1抵抗および第2抵抗と、
前記電源線と接地線との間に直列形態で接続された第3トランジスタおよび第4トランジスタと第3抵抗および第4抵抗と、
前記電源線と前記第3抵抗および第4抵抗の接続ノードとの間に直列形態で接続された第5トランジスタおよび第6トランジスタと、
を備え、前記第5トランジスタはベース端子とコレクタ端子とが結合されて電流−電圧変換素子として機能すると共にベース端子が前記第3トランジスタのベース端子と結合され、
前記第2トランジスタのベース端子は前記第3トランジスタと第4トランジスタとの接続ノードに結合され、
前記第4トランジスタと第6トランジスタのベース端子は、前記第1抵抗と第2抵抗との接続ノードまたは前記第2トランジスタと第1抵抗との接続ノードに結合され、前記第2トランジスタと前記第1抵抗との接続ノードの電位または前記第1抵抗と第2抵抗との接続ノードの電位が前記基準電圧として取り出され、
前記第1抵抗の抵抗値に応じてゲインが決定されるように構成されていることを特徴とするレギュレータ用半導体集積回路。 - 前記基準電圧回路と前記制御回路との間に、前記基準電圧に含まれるノイズを除去するためのローパスフィルタが設けられていることを特徴とする請求項1に記載のレギュレータ用半導体集積回路。
- 前記出力電圧を分圧して前記制御回路へ供給するフィードバック電圧を生成する直列形態の抵抗からなる分圧回路を備え、出力電圧のレベルの段階的な変更は前記第1抵抗の抵抗値の調整によるゲインの変更で行い、製造バラツキに伴う出力電圧のずれを微調整するトリミングは前記分圧回路を構成する抵抗の抵抗値の調整で行うように構成されていることを特徴とする請求項1または2に記載のレギュレータ用半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012971A JP6638423B2 (ja) | 2016-01-27 | 2016-01-27 | レギュレータ用半導体集積回路 |
CN201710054550.5A CN107015593B (zh) | 2016-01-27 | 2017-01-24 | 调节器用半导体集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012971A JP6638423B2 (ja) | 2016-01-27 | 2016-01-27 | レギュレータ用半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017134557A JP2017134557A (ja) | 2017-08-03 |
JP6638423B2 true JP6638423B2 (ja) | 2020-01-29 |
Family
ID=59440661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016012971A Active JP6638423B2 (ja) | 2016-01-27 | 2016-01-27 | レギュレータ用半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6638423B2 (ja) |
CN (1) | CN107015593B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10831222B2 (en) * | 2018-04-03 | 2020-11-10 | Mitsumi Electric Co., Ltd. | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus |
WO2020000238A1 (en) * | 2018-06-27 | 2020-01-02 | Dialog Semiconductor (Uk) Limited | Circuit for reducing noise signal |
CN112068634B (zh) * | 2019-06-11 | 2022-08-30 | 瑞昱半导体股份有限公司 | 参考电压产生装置 |
JP2021022281A (ja) * | 2019-07-30 | 2021-02-18 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置 |
JP7199330B2 (ja) * | 2019-09-19 | 2023-01-05 | 株式会社東芝 | レギュレータ回路 |
JP2021144411A (ja) * | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置及びメモリシステム |
KR20220163685A (ko) * | 2021-06-03 | 2022-12-12 | 에스케이하이닉스 주식회사 | 반도체 장치 내 전원을 안정시키기 위한 장치 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655989B2 (ja) * | 1997-07-09 | 2005-06-02 | 新日本無線株式会社 | 基準電圧発生回路 |
JP3519646B2 (ja) * | 1999-09-13 | 2004-04-19 | 東光株式会社 | 半導体装置 |
JP4782471B2 (ja) * | 2005-05-24 | 2011-09-28 | オンセミコンダクター・トレーディング・リミテッド | レギュレータ回路 |
JP2007133533A (ja) * | 2005-11-09 | 2007-05-31 | Nec Electronics Corp | 基準電圧生成回路 |
JP4990028B2 (ja) * | 2007-05-23 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体集積回路装置 |
JP2009265955A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Ulsi Systems Co Ltd | 半導体集積回路装置 |
JP5446529B2 (ja) * | 2009-07-14 | 2014-03-19 | 株式会社リコー | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
JP5516320B2 (ja) * | 2010-10-21 | 2014-06-11 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
JP6008496B2 (ja) * | 2011-12-21 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US9134743B2 (en) * | 2012-04-30 | 2015-09-15 | Infineon Technologies Austria Ag | Low-dropout voltage regulator |
-
2016
- 2016-01-27 JP JP2016012971A patent/JP6638423B2/ja active Active
-
2017
- 2017-01-24 CN CN201710054550.5A patent/CN107015593B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107015593B (zh) | 2019-12-27 |
CN107015593A (zh) | 2017-08-04 |
JP2017134557A (ja) | 2017-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6638423B2 (ja) | レギュレータ用半導体集積回路 | |
US9952610B1 (en) | Clamp circuit to suppress reference voltage variation in a voltage regulator | |
TWI606321B (zh) | 具有改善之電源供應抑制之低壓降電壓調節器 | |
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
TWI667564B (zh) | 電壓調節器 | |
US9606556B2 (en) | Semiconductor integrated circuit for regulator | |
US9891643B2 (en) | Circuit to improve load transient behavior of voltage regulators and load switches | |
USRE42335E1 (en) | Single transistor-control low-dropout regulator | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
JP7356072B2 (ja) | レギュレータ装置 | |
US9874887B2 (en) | Voltage regulator with adjustable feedback | |
JP2006318327A (ja) | 差動増幅回路およびシリーズレギュレータ | |
JP6482566B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
KR102174295B1 (ko) | 전압 레귤레이터 | |
JP2007133533A (ja) | 基準電圧生成回路 | |
TWI612408B (zh) | Pmos功率電晶體線性降壓穩壓電路 | |
KR102528632B1 (ko) | 볼티지 레귤레이터 | |
JP2018073288A (ja) | ボルテージレギュレータ | |
JP2020190792A (ja) | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 | |
JP6963167B2 (ja) | 定電圧電源装置 | |
JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
JP4374388B2 (ja) | 電圧制御回路 | |
JPWO2018021172A1 (ja) | スイッチングレギュレータ | |
JP2010169562A (ja) | ウィンドウコンパレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6638423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |