JP3655989B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP3655989B2 JP3655989B2 JP19797297A JP19797297A JP3655989B2 JP 3655989 B2 JP3655989 B2 JP 3655989B2 JP 19797297 A JP19797297 A JP 19797297A JP 19797297 A JP19797297 A JP 19797297A JP 3655989 B2 JP3655989 B2 JP 3655989B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、基準電圧を発生する回路に係り、特に、温度補償がなされたものにあって、温度変化に対する出力の安定性をより改善したものに関する。
【0002】
【従来の技術】
従来、この種の基準電圧発生回路としては、例えば、図5に示されたような構成のものが公知・周知となっている。
以下、同図を参照しつつ、この従来回路について概括的に説明することとする。
まず、この基準電圧発生回路は、いわゆるカレントミラー回路を構成する2つの第3及び第4のトランジスタ(図5においてはそれぞれ「Q3」、「Q4」と表記)3,4を有し、第3及び第4のトランジスタ3,4のコレクタ側の負荷として、第1及び第2のトランジスタ(図5においてはそれぞれ「Q1」、「Q2」と表記)1,2がそれぞれ設けられており、第1のトランジスタ1のエミッタとアースとの間には、第1及び第2の抵抗器10,11が直列接続されている。
【0003】
そして、この第1及び第2の抵抗器10,11の相互の接続点に第2のトランジスタ2のエミッタが接続されている。また、第1及び第2のトランジスタ1,2のベースは、相互に接続され、この接続点と電源との間には、ベースが第4のトランジスタ(図5においては「Q4」と表記)4のコレクタに接続された第5のトランジスタ(図5においては「Q5」と表記)5が直列に設けられた構成となっており、第1及び第2のトランジスタ1,2の相互に接続されたベース部分から基準電圧としての出力電圧Voutが得られるようになっている。
かかる構成において、出力電圧Voutは、次式により求められる。
【0004】
Vout=2×(R2/R1)×Vt×ln(n)+Vbe2
【0005】
ここで、Vtは、いわゆるサーマル電圧であり、Vt=(k/q)×Tと表わされるもので、kはボルツマン定数、qは電子の単位電荷、Tは絶対温度である。また、lnは、自然対数であり、nは、第2のトランジスタ2のエミッタ面積を1とした場合における第1のトランジスタ1のエミッタ面積比であり、Vbe2は第2のトランジスタ2のベース・エミッタ間電圧である。
そして、この回路の温度に対する安定性は次のように考えられる。すなわち、まず、上述の出力電圧Voutに関する式を温度Tで微分すると次式を得ることができる。
【0006】
Vout/dT=2×(R2/R1)×(k/q)ln(n)+Vbe2/dT
【0007】
したがって、温度変化に対して出力電圧Voutが変動しないようにするためには、2×(R2/R1)×(k/q)ln(n)=Vbe2/dTが成立すればよい。図5に示された従来回路では、この式を満足するように各定数が選択されることで、出力電圧Voutが温度変化に対して安定するようになっているものであった。
【0008】
【発明が解決しようとする課題】
しかしながら、上述した従来回路においては、第3のトランジスタ3のコレクタ電流Ic2と第5のトランジスタ5のコレクタ電流Ic3とが異なり、Ic2に比してIc3が小さいため、実際には雰囲気温度が上昇すると、第3のトランジスタ3のベース・エミッタ間電圧Vbe3より第5のトランジスタ5のベース・エミッタ間電圧Vbe5が低下し、このため、第4のトランジスタ4が飽和して、第3及び第4のトランジスタ3,4によるカレントミラー回路としての動作が成立しなくなり、Ic1=Ic2ではなくなるために、出力電圧が上昇してしまうという問題があった。
本発明は、上記実状に鑑みてなされたもので、雰囲気温度の上昇に関わらず、出力電圧の変動のない基準電圧発生回路を提供するものである。
本発明の他の目的は、複雑な構成の温度補償回路を付加することなく、比較的簡易な構成の追加により温度特性の良好な基準電圧発生回路を提供することにある。
【0009】
【課題を解決するための手段】
請求項1記載の発明に基準電圧発生回路は、第1及び第2のトランジスタのベース同士が接続され、この接続点が出力点とされ、前記2つのトランジスタのそれぞれのコレクタ側にはカレントミラー回路が接続される一方、前記第1のトランジスタのエミッタとアースとの間には、第1及び第2の抵抗器が直列接続され、この2つの抵抗器の相互の接続点に前記第2のトランジスタのエミッタが接続され、前記第1及び第2のトランジスタのベースと電源との間に第5のトランジスタが、そのコレクタが前記第1及び第2のトランジスタのベース側となるように直列接続され、かつ、前記第5のトランジスタのベースが前記第1のトランジスタのコレクタ側に接続されてなる基準電圧発生回路において、前記第1及び第2のトランジスタのベースに接続された前記第5のトランジスタのコレクタとアースとの間に電流負荷を設け、該電流負荷の大きさが、前記第5のトランジスタのコレクタ電流と、前記第2のトランジスタのコレクタ電流とが同一になるように設定されてなるものである。
【0010】
かかる構成の基準電圧発生回路は、従来回路において、特に、第5のトランジスタのコレクタ電流と第2のトランジスタのコレクタ電流とが同一にされてないことに起因して出力電圧が温度変化に対して変動することに着目し、この第5のトランジスタのコレクタ電流を第2のトランジスタのコレクタ電流と同一の大きささに設定できるよう構成されたものである。
すなわち、かかる構成により、カレントミラー回路による第1及び第2のトランジスタのそれぞれのコレクタ電流の供給がアンバランスとなることが防止され、安定した出力が得られることとなるものである。
【0011】
特に、電流負荷としては、請求項2記載の発明のように、抵抗器とダイオード接続されたトランジスタとが直列接続されてなるものや、請求項3記載の発明のように、2つの抵抗器を直列接続してなるもの等が好適である。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について、図1乃至図4を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に第1の回路構成例について、図1を参照しつつ説明する。なお、図5に示された構成要素と同一の構成要素については、同一の符号を付することとする。
まず、回路構成について説明すれば、ベース同士が接続されたnpn型の第1及び第2のトランジスタ(図1乃至図3においては「Q1」、「Q2」と表記)1,2が設けられており、この第1及び第2のトランジスタ1,2のコレクタ側には、第3及び第4のトランジスタ(図1乃至図3においては「Q3」、「Q4」と表記)3,4により構成されたカレントミラー回路が接続された構成となっている。
【0013】
すなわち、第1のトランジスタ1のコレクタには、pnp型の第4のトランジスタ4のコレクタが、第2のトランジスタ2のコレクタには、pnp型の第3のトランジスタ3のコレクタが、それぞれ接続されている。第3及び第4のトランジスタ3,4は、ベース同士が接続されると共に、エミッタは共に電源電圧Vccが印加されるようになっている。また、第3のトランジスタ3のベースとコレクタとは相互に接続されており、第3のトランジスタ3はいわゆるダイオード接続状態となっている。
【0014】
また、第1及び第4のトランジスタ1,4の接続点には、pnp型の第5のトランジスタ(図1乃至図3においては「Q5」と表記)5のベースが接続されており、この第5のトランジスタ5のエミッタには、電源電圧Vccが印加される一方、コレクタは、第1及び第2のトランジスタ1,2のベースに接続されている。
一方、第1のトランジスタ1のエミッタとアースとの間には、第1及び第2の抵抗器10,11が接続されており、この第1及び第2の抵抗器10,11の接続点には、第2のトランジスタ2のエミッタが接続されている。
【0015】
さらに、第1及び第2のトランジスタ1,2のベースに接続された第5のトランジスタ5のコレクタとアースとの間には、第5のトランジスタ5の負荷となるように電流負荷8が接続されている。
そして、出力電圧Voutは、第1及び第2のトランジスタ1,2の相互に接続されたベースから得られるようになっている。
【0016】
かかる構成における動作解析を行えば次のようになる。
まず、第1の抵抗器 の両端には、第1のトランジスタ1のベース・エミッタ間電圧Vbe1と第2のトランジスタ2のベース・エミッタ間電圧Vbe2との差電圧ΔVbeがかかることとなり、各ベース・エミッタ間電圧及び差電圧は下記する式1乃至式3によって表される。
【0017】
Vbe1=Vt×ln(Ic1/(Is×n))・・・式1
【0018】
Vbe2=Vt×ln(Ic2/Is)・・・式2
【0019】
ΔVbe=Vbe1−Vbe2=Vt×ln((Ic2/Is)×((Is×n)/Ic1))・・・式3
【0020】
ここで、Vtはいわゆるサーマル電圧であり、Vt=(k/q)×Tと表わされるもので、kはボルツマン定数、qは電子の単位電荷、Tは絶対温度である。また、lnは、自然対数である。また、Ic1は、第1のトランジスタ1のコレクタ電流、Ic2は、第2のトランジスタ2のコレクタ電流、Isはトランジスタの順方向能動領域の伝達特性を表す定数である。さらに、nは、第2のトランジスタ2のエミッタ面積を1とした場合における第1のトランジスタ1のエミッタ面積比である。
【0021】
ところで、第3及び第4のトランジスタ3,4は、カレントミラー回路を構成することから、Ic1=Ic2が成立し、この条件から式3は次のように書き改められる。
【0022】
ΔVbe=Vt×ln(n)・・・式4
【0023】
したがって、第1の抵抗器10を流れる電流が第1のコレクタ電流Ic1に略等しいとすれば次式が成立する。
【0024】
Ic1=Vt×ln(n)/R1・・・式5
【0025】
ここで、R1は、第1の抵抗器10の抵抗値である。
そして、第2の抵抗器11には、Ic1とIc2の両方の電流が流れ込むこととなるため、第2の抵抗器11における電圧降下VR2は次のようになる。
【0026】
VR2=R2×(Ic1+Ic2)=R2×2×Vt×ln(n)/R1・・・式6
【0027】
ところで、出力電圧Voutは、この第2の抵抗器11における電圧降下に第2のトランジスタ2のベース・エミッタ間電圧Vbe2を加えたものであるので、結局、出力電圧は次式により求められる。
【0028】
Vout=2×R2×Vt×ln(n)/R1+Vbe2・・・式7
【0029】
この出力電圧の式は、先に説明した従来回路と同一であるが、本発明の実施の形態においては、電流負荷 の大きさを調整し、第5のトランジスタ5のコレクタ電流Ic3を増し、かつ、Ic2=Ic3となるように設定することで、第3のトランジスタ3のベース・エミッタ間電圧Vbe3と第5のトランジスタ5のベース・エミッタ間電圧Vbe5とが等しくなるようになっており、さらに、このため、第3のトランジスタ3のコレクタ・エミッタ間電圧Vce3と第4のトランジスタ4のコレクタ・エミッタ間電圧Vce4とが等しくなる。その結果、第3及び第4のトランジスタ3,4によるカレントミラー回路の本来の動作が補償されることとなり、出力電圧Voutは、温度変化によって変動することのない安定したものとなる。
【0030】
次に、第2の回路構成例について、図2を参照しつつ説明する。
なお、図1に示された第1の回路構成例と同一の構成要素については、同一の符号を付し、その詳細な説明は省略して、以下、異なる点を中心に説明することとする。
この第2の回路構成例は、先の第1の回路構成例における電流負荷8のより具体的な回路構成例を示したものであり、他の回路構成は基本的に図1に示されたものと同一である。
【0031】
すなわち、第5のトランジスタ5のコレクタとアースとの間には、第3の抵抗器12とnpn型の第6のトランジスタ(図2においては「Q6」と表記)6が直列接続されており、具体的には、第6のトランジスタ6は、ベースとエミッタとが共に第3の抵抗器12に接続され、エミッタがアースに接続された構成となっている。換言すれば、第6のトランジスタ6は、いわゆるダイオード接続状態となっている。
かかる構成において、第5のトランジスタ5のコレクタ電流Ic3は、次式により表わされる。
【0032】
Ic3=(Vout−Vbe6)/R3・・・式8
【0033】
ここで、Vbe6は、第6のトランジスタ6のベース・エミッタ間電圧であり、R3は、第3の抵抗器12の抵抗値である。したがって、第3の抵抗器12の抵抗値R3を適宜選択することで、コレクタ電流Ic3をコレクタ電流Ic2と同一とすることができ、その結果、先の第1の回路構成例の場合と同様に、第3のトランジスタ3のベース・エミッタ間電圧Vbe3と第5のトランジスタ5のベース・エミッタ間電圧Vbe5とが等しくなり、このため、第3のトランジスタ3のコレクタ・エミッタ間電圧Vce3と第4のトランジスタ4のコレクタ・エミッタ間電圧Vce4とが等しくなる。その結果、第3及び第4のトランジスタ3,4によるカレントミラー回路の本来の動作が補償されることとなり、出力電圧Voutは、温度変化によって変動することのない安定したものとなる。
【0034】
次に、第3の回路構成例について、図3を参照しつつ説明する。
なお、図1及び図2に示された回路構成例と同一の構成要素については、同一符号を付し、その詳細な説明は省略し、以下、異なる点を中心に説明することとする。
この第3の回路構成例は、電流負荷として、第3及び第4の抵抗器12,13を第5のトランジスタ5のコレクタとアースとの間に直列接続してなるものである。
かかる構成において、第5のトランジスタ5のコレクタ電流Ic3は、次式により表わされる。
【0035】
Ic3=Vout/(R3+R4)・・・式9
【0036】
したがって、先の回路構成例と同様に抵抗値R3,R4を適宜選択してIc2=Ic3とすることで、結果的に第3のトランジスタ3のコレクタ・エミッタ間電圧Vce3と第4のトランジスタ4のコレクタ・エミッタ間電圧Vce4とを等しくすることができ、そのため、第3及び第4のトランジスタ3,4によるカレントミラー回路の本来の動作が補償されることとなり、出力電圧Voutは、温度変化によって変動することのない安定したものとなる。
また、一方、この第3の回路構成例においては、第3及び第4の抵抗器12,13の相互の接続点を第2の出力点として、第2の出力電圧Vout2が得られるようにしてあり、この第2の出力電圧Vout2は、次式により求められるものとなっている。
【0037】
Vout2=Vout×(R4/(R3+R4))・・・式10
【0038】
この第2の出力電圧Vout2も出力電圧Vout同様に温度変化に対する安定度の高いものとなり、出力電圧Voutより低い所望の電圧とすることができる。
【0039】
次に、上述した本発明の実施の形態における基準電圧発生回路の出力電圧の温度特性の一例について、図4を参照しつつ説明する。
図4において、二点鎖線で示された従来回路の温度特性は、温度の上昇と共に、出力電圧が徐々に増加し、特に、120℃以上では急激に上昇するものとなっていたのに対して、本発明の実施の形態における基準電圧発生回路では、零℃近傍以下では、温度上昇に伴い出力電圧が若干上昇するが、零℃を越えると温度上昇に伴い出力電圧は、逆に下降する傾向を示すものとなっており、従来のような温度上昇に伴う出力電圧の上昇が確実に抑圧されたものとなっている。
【0040】
【発明の効果】
以上、述べたように、本発明によれば、出力電圧の温度変化による変動の原因となる2つのトランジスタのコレクタ電流の不一致をなくし、同一の大きさのコレクタ電流を流せるような構成とすることにより、カレントミラー回路を構成する2つのトランジスタのコレクタ・エミッタ間電圧が常に等しくなるため、温度変化による出力電圧の変動のない安定性、信頼性の高い基準電圧発生回路を提供することができる。
また、従来の回路に、複雑な温度補償回路を用いることなく、比較的簡単な構成の追加により温度特性に優れた基準電圧発生回路を安価に提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における第1の回路構成例を示す回路図である。
【図2】本発明の実施の形態における第2の回路構成例を示す回路図である。
【図3】本発明の実施の形態における第3の回路構成例を示す回路図である。
【図4】本発明の実施の形態における基準電圧発生回路の温度特性を従来回路の温度特性と共に示した特性線図である。
【図5】従来の回路構成例を示す回路図である。
【符号の説明】
1…第1のトランジスタ
2…第2のトランジスタ
3…第3のトランジスタ
4…第4のトランジスタ
5…第5のトランジスタ
8…電流負荷
Claims (4)
- 第1及び第2のトランジスタのベース同士が接続され、この接続点が出力点とされ、前記2つのトランジスタのそれぞれのコレクタ側にはカレントミラー回路が接続される一方、
前記第1のトランジスタのエミッタとアースとの間には、第1及び第2の抵抗器が直列接続され、この2つの抵抗器の相互の接続点に前記第2のトランジスタのエミッタが接続され、
前記第1及び第2のトランジスタのベースと電源との間に第5のトランジスタが、そのコレクタが前記第1及び第2のトランジスタのベース側となるように直列接続され、かつ、前記第5のトランジスタのベースが前記第1のトランジスタのコレクタ側に接続されてなる基準電圧発生回路において、
前記第1及び第2のトランジスタのベースに接続された前記第5のトランジスタのコレクタとアースとの間に電流負荷を設け、該電流負荷の大きさが、前記第5のトランジスタのコレクタ電流と、前記第2のトランジスタのコレクタ電流とが同一になるように設定されてなることを特徴とする基準電圧発生回路。 - 前記電流負荷は、抵抗器とダイオード接続されたトランジスタとが直列接続されてなることを特徴とする請求項1記載の基準電圧発生回路。
- 前記電流負荷は、2つの抵抗器を直列接続してなることを特徴とする請求項1記載の基準電圧発生回路。
- 前記2つの抵抗器の接続点を第2の出力端子としたことを特徴とする請求項3記載の基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19797297A JP3655989B2 (ja) | 1997-07-09 | 1997-07-09 | 基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19797297A JP3655989B2 (ja) | 1997-07-09 | 1997-07-09 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1131018A JPH1131018A (ja) | 1999-02-02 |
JP3655989B2 true JP3655989B2 (ja) | 2005-06-02 |
Family
ID=16383393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19797297A Expired - Fee Related JP3655989B2 (ja) | 1997-07-09 | 1997-07-09 | 基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3655989B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014013383A1 (de) | 2014-09-09 | 2016-03-10 | Dominik Hausmann | Muskelbetriebenes Fahrzeug |
JP6638423B2 (ja) * | 2016-01-27 | 2020-01-29 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
-
1997
- 1997-07-09 JP JP19797297A patent/JP3655989B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1131018A (ja) | 1999-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7166994B2 (en) | Bandgap reference circuits | |
JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
JPH0681013U (ja) | 電流源回路 | |
JPH0727425B2 (ja) | 電圧発生回路 | |
JPS635923B2 (ja) | ||
JP3655989B2 (ja) | 基準電圧発生回路 | |
JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
JPH1124769A (ja) | 定電流回路 | |
JPH0680486B2 (ja) | 定電圧回路 | |
JPH0479166B2 (ja) | ||
JPH08339232A (ja) | 基準電圧回路 | |
JPS6154286B2 (ja) | ||
JPH05235661A (ja) | 定電流源回路 | |
JPH04338812A (ja) | 基準電圧発生回路 | |
JPH0784658A (ja) | 電流源 | |
JPS647684B2 (ja) | ||
JP4130856B2 (ja) | 電流源回路 | |
JP4209072B2 (ja) | 全波整流回路 | |
JP3255226B2 (ja) | 電圧制御増幅器 | |
JPH06236219A (ja) | 定電流回路 | |
JPH0471364B2 (ja) | ||
JP3851019B2 (ja) | 電圧バッファ回路 | |
JPH05259755A (ja) | 電圧電流変換回路 | |
JPH10161760A (ja) | 定電圧発生回路 | |
JP2665833B2 (ja) | リミッタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050307 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |