JP4130856B2 - 電流源回路 - Google Patents
電流源回路 Download PDFInfo
- Publication number
- JP4130856B2 JP4130856B2 JP29735898A JP29735898A JP4130856B2 JP 4130856 B2 JP4130856 B2 JP 4130856B2 JP 29735898 A JP29735898 A JP 29735898A JP 29735898 A JP29735898 A JP 29735898A JP 4130856 B2 JP4130856 B2 JP 4130856B2
- Authority
- JP
- Japan
- Prior art keywords
- current source
- source circuit
- bipolar transistor
- transistor
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電流源回路に関するものであり、特に、負の温度係数を有する抵抗を持つ電流源回路において、全体として負の温度係数を持つか、温度依存性がなく熱暴走を防止できる電流源回路に関する。
【０００２】
【従来の技術】
図３は、本発明の電流源回路が適用される１回路例としての差動増幅回路１０と、その電流源回路２０の１例を示す回路図である。
差動増幅回路１０は、エミッタが共通接続された１対のＮＰＮ型バイポーラトランジスタＱ１１，Ｑ１２と負荷抵抗素子Ｒ１１，Ｒ１２を有しており、トランジスタＱ１１，Ｑ１２のベースに印加された入力信号ＩＮ１，ＩＮ２の差に応じた信号がトランジスタＱ１１，Ｑ１２のコレクタに出力される。
電流源回路２０は差動増幅回路１０に一定の電流を提供する回路である。電流源回路２０の従来の回路構成例を図４および図５に図解する。
【０００３】
図４の電流源回路２０Ａは、ＮＰＮ型バイポーラトランジスタＱ２０と、抵抗素子Ｒ２０とが直列接続された回路構成をしている。トランジスタＱ２０のベースに制御電圧ＶCSを印加すると、トランジスタＱ２０のコレクタからエミッタに電流Ｉ20が流れ、抵抗素子Ｒ２０において電圧降下Ｖ２０＝Ｉ20×Ｒ20が発生する。Ｒ20は抵抗器Ｒ２０の抵抗値である。
トランジスタＱ２０を流れる電流Ｉ20は、差動増幅回路１０の１対のトランジスタＱ１１，Ｑ１２それぞれのコレクタからエミッタ（ノードＮ１０）に流れ、さらに、ノードＮ１０を介して電流源回路２０Ａ内のトランジスタＱ２０のコレクタからエミッタに流れ、抵抗素子Ｒ２０を介して接地電位に流れ込む。このように、トランジスタＱ２０のコレクタを負荷としての差動増幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが共通接続されたノードＮ１０に接続すれば、トランジスタＱ２０と抵抗素子Ｒ２０とは差動増幅回路１０の定電流源回路として動作する。
【０００４】
図５の電流源回路２０Ｂは、カレントミラー型定電流源回路と呼ばれる電流源回路であり、負荷抵抗素子Ｒ２２と、１対のＮＰＮ型バイポーラトランジスタＱ３２，Ｑ３３を有する。トランジスタＱ３２のコレクタとベースとが接続されており、トランジスタＱ３２はダイオードとして機能する。トランジスタＱ３２のベースとトランジスタＱ３３のベースとが共通接続されている。
電流源回路２０Ｂにおいて、抵抗素子Ｒ２２を介してトランジスタＱ３２のコレクタからエミッタに流れる電流Ｉ32と値の同じ電流Ｉ33がトランジスタＱ３３のコレクタからエミッタに流れる。
したがって、トランジスタＱ３３のコレクタを負荷としての差動増幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが共通接続されたノードＮ１０に接続すれば、ノードＮ１０からトランジスタＱ３３に向かって、電流Ｉ32と同じ電流Ｉ33が流れ、安定した電流源回路として使用できる。このように、図５に図解したカレントミラー型定電流源回路２０Ｂは、抵抗素子Ｒ２２の値によって規定された一定の電流をノードＮ１０に提供する安定な電流源回路として動作する。
【０００５】
【発明が解決しようとする課題】
図４に図解した電流源回路２０Ａにおいて、抵抗素子Ｒ２０を拡散抵抗素子またはトランジスタの接合抵抗素子で形成した場合は、抵抗素子Ｒ２０は正の温度係数を持つ。正の温度係数とは、温度の上昇に伴って抵抗値が増加する温度係数をいう。なお、負の温度係数とは温度の上昇に伴って抵抗値が低下する温度係数をいう。
【０００６】
抵抗素子Ｒ２０を正の温度係数を持つ材料で形成した場合、温度が上昇すると抵抗素子Ｒ２０の抵抗値Ｒ20が増加してトランジスタＱ２０のコレクタ・エミッタに流れる電流、すなわち、電流Ｉ20を減少させる。
トランジスタＱ２０のベース・エミッタ間電圧ＶBEは、約−２ｍＶ／°Ｃの負の温度特性を持つ。抵抗素子Ｒ２０は正の温度係数であるが、トランジスタＱ２０の温度係数より１桁程度小さい。したがって、図４に図解した電流源回路２０Ａ全体の温度係数は負になる。
このように、回路の温度係数が負または０の場合は、温度が上昇しても回路は安全な方法に動作する。
【０００７】
しかしながら、最近、抵抗素子Ｒ２０がポリ（多結晶）シリコンで実現されることが多くなった。ポリシリコンは負の温度係数を示すから、温度が上昇すると抵抗素子Ｒ２０の抵抗値が低下して、トランジスタＱ２０のコレクタ・エミッタを流れる電流が増大する。
トランジスタＱ２０を流れる電流が増大すると抵抗素子Ｒ２０の抵抗値が低下し、トランジスタＱ２０を流れる電流が益々増加する。その結果、抵抗素子Ｒ２０の抵抗値をさらに低下させる。このような現象が反復すると、電流源回路２０Ａを通して差動増幅回路１０のノードＮ１０から電流源回路２０Ａに過大な電流が流れる。
その結果、差動増幅回路１０内のトランジスタＱ１１，Ｑ１２のコレクタ・エミッタに過大な電流が流れて、差動増幅回路１０および電流源回路２０Ａを破壊することがある。これを熱暴走という。
【０００８】
図５の電流源回路２０Ｂにおいて、抵抗素子Ｒ２２を拡散抵抗素子またはトランジスタの接合抵抗素子として形成した場合は、抵抗素子Ｒ２２は正の温度係数を持つから、温度が上昇すると抵抗素子Ｒ２２の抵抗値が増加して電流Ｉ32を制限する。差動増幅回路１０のノードＮ１０にコレクタが接続されているトランジスタＱ３３を流れる電流Ｉ33はトランジスタＱ３２を流れる電流Ｉ32に等しいから、差動増幅回路１０のノードＮ１０からトランジスタＱ３３に流れる電流Ｉ33も制限される。
トランジスタＱ３２，Ｑ３３のベース・エミッタ間電圧ＶBEは負の温度係数、約−２ｍＶ／°Ｃを持つが、抵抗素子Ｒ２２の正の温度係数より大きいから、電流源回路２０Ｂ全体としては、負の温度係数を示し熱暴走は起きない。
【０００９】
しかしながら、上述したように、最近、抵抗素子Ｒ２２がポリ（多結晶）シリコンで実現されることが多くなった。ポリシリコンは負の温度係数を示すから、温度が上昇すると抵抗素子Ｒ２２の抵抗値が低下して、トランジスタＱ３２を流れる電流Ｉ32が増大する。トランジスタＱ３２を流れる電流Ｉ32が増大するとポリシリコン製の抵抗素子Ｒ２２の値が一層低下し、トランジスタＱ３２を流れる電流Ｉ32が益々増加し、抵抗素子Ｒ２２の抵抗値をさらに低下させる。この動作を反復していくと、トランジスタＱ３２を流れる電流Ｉ32は過大になる。
電流源回路２０Ｂはカレントミラー型定電流源回路であるから、トランジスタＱ３３を流れる電流Ｉ 33 は、トランジスタＱ３２を流れる電流Ｉ33に等しく、トランジスタＱ３２に流れる電流Ｉ32の増加は、トランジスタＱ３３に流れる電流Ｉ33の増加となる。
その結果、電流源回路２０Ｂを通して差動増幅回路１０のノードＮ１０に過大な電流が流れ、図４に図解した電流源回路２０Ａと同様、差動増幅回路１０および電流源回路２０Ｂが破壊するという熱暴走が起こる可能性がある。
【００１０】
以上、図４および図５を参照して、図３に図解した差動増幅回路１０の電流源回路２０として基本的な回路構成を有する電流源回路について例示したが、上述した電流源回路に限らず、その他の負の温度係数を持つ抵抗素子とトランジスタとで構成される電流源回路は、上述したと同様の問題に遭遇する。
また、電流源回路の負荷回路としては、図３に図解した差動増幅回路１０に限らず、種々の電子回路の電流源回路として用いた場合も上記同様である。
【００１１】
本発明は上述した負の温度係数を持つ抵抗器、たとえば、ポリシリコンを用いて形成した抵抗素子を有する電流源回路において、熱暴走が起きず、安定した電流を提供しうる電流源回路を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の電流源回路は、ベースとコレクタとが接続されている第１導電型の第１のバイポーラトランジスタと、ベースが上記第１のバイポーラトランジスタのベースに接続されている第１導電型の第２のバイポーラトランジスタとを有する第１の電流源回路部と、上記第１のバイポーラトランジスタのコレクタと電源端子との間に直列に接続されている第２導電型の第３のバイポーラトランジスタと負の温度特性を持つ第１のポリシリコン抵抗素子とを有する第２の電流源回路部と、上記第２のバイポーラトランジスタのコレクタと上記電源端子との間に直列に接続されている第２導電型の第４のバイポーラトランジスタと負の温度特性を持つ第２のポリシリコン抵抗素子とを有する第３の電流源回路とを含み、上記第３及び第４のバイポーラトランジスタのベースには所定の基準電圧が印加されており、上記第３のバイポーラトランジスタと上記第１のポリシリコン抵抗素子との間又は上記第４のバイポーラトランジスタと上記第２のポリシリコン抵抗素子との間にベースとコレクタとが接続された第２導電型の第５のバイポーラトランジスタが設けられており、上記第１のポリシリコン抵抗素子の抵抗値Ｒ1と上記第２のポリシリコン抵抗素子の抵抗値Ｒ2との比率Ｒ1／Ｒ2が約１．６以下であり、上記第２のバイポーラトランジスタと上記第４のバイポーラトランジスタとの接続中点に出力電流を供給する。
【００１３】
好適には、上記第１導電型のバイポーラトランジスタはＰＮＰ型バイポーラトランジスタであり、上記第２導電型のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタである。
【００１４】
好適には、上記第１の導電型のバイポーラトランジスタはＰＮＰ型バイポーラトランジスタであり、上記第２導電型のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタである。
【００１５】
【発明の実施の形態】
本発明の電流源回路の実施の形態について述べる。
本発明の電流源回路は種々の回路において一定の電流を提供する定電流源回路として使用されるが、本実施の形態においては、図３に図解した差動増幅回路１０の電流源回路として好適な実施の形態を例示する。
【００１６】
第１の実施の形態
図１は本発明の電流源回路の第１の実施の形態としての電流源回路１を図解する図である。
電流源回路１は、図３に図解した差動増幅回路１０の定電流源回路として使用できる。
電流源回路１は、ベースが共通接続された１対のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２と、ベースに基準電圧Ｖref が印加されている１対のＮＰＮ型バイポーラトランジスタＱ３，Ｑ４と、コレクタとベースが接続されてダイオードとして機能するＮＰＮ型バイポーラトランジスタ（以下、ダイオードとも言う）Ｑ５と、ポリシリコンで形成した第１の抵抗素子Ｒ１と、ポリシリコンで形成した第２の抵抗素子Ｒ２を有する。
トランジスタＱ２のコレクタとトランジスタＱ４のコレクタとの共通接続点（これをノードＮ１という）が差動増幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが共通接続されているノードＮ１０に接続される。
【００１７】
トランジスタＱ１のベースとコレクタとが接続されており、トランジスタＱ１のベースとトランジスタＱ２のベースとが共通接続されている。すなわち、トランジスタＱ１とトランジスタＱ２とはカレントミラー型定電流源回路を構成しており、第１の電流源回路部１１と呼ぶ。
【００１８】
カレントミラー型定電流源回路を構成する第１の電流源回路部１１の下部に、第１の電流源回路部１１の一方の負荷回路として、トランジスタＱ３，Ｑ５、抵抗素子Ｒ１が接続され、および、他方の負荷回路として、トランジスタＱ４および抵抗素子Ｒ２が接続されている。
【００１９】
トランジスタＱ４と抵抗素子Ｒ２との直列回路は、図４に図解した電流源回路と同等の回路である。したがって、トランジスタＱ４と抵抗素子Ｒ２とを組み合わせた直列回路も電流源回路を構成しており、第１の電流源回路部１１の電流源回路である。トランジスタＱ４と抵抗素子Ｒ２との直列回路を第３の電流源回路部１３と呼ぶ。
【００２０】
トランジスタＱ３と、ダイオードＱ５と、抵抗素子Ｒ１との回路も、第１の電流源回路部１１の電流源回路を構成しており、トランジスタＱ３とダイオードＱ５と抵抗素子Ｒ１との直列回路を第２の電流源回路部１２と呼ぶ。
【００２１】
差動増幅回路１０のノードＮ１０に接続されたノードＮ１からトランジスタＱ４のコレクタ・エミッタに流れる電流Ｉ4 の値を考察する。電流Ｉ4 は下記式で規定される。
【００２２】
【００２３】
バイポーラトランジスタのベース・エミッタ間の温度係数は（換言すれば、バイポーラトランジスタの接合部分の温度係数は）約−２ｍＶ／°Ｃであり、ポリシリコン製の抵抗素子Ｒ１，Ｒ２それぞれの温度係数を４２００ｐｐｍであるとする。ある温度Ｔにおける、このような温度係数を考慮した電流Ｉ4(T)は下記式で規定される。
【００２４】
【００２５】
式２において、第２の電流源回路部１２はトランジスタＱ３と、ダイオード（トランジスタ）Ｑ５との２つの接合部分が存在するので、トランジスタＱ４だけの第３の電流源回路部１３の２倍の温度変化ΔＴの影響を受ける。そのため、式２の右辺、２項の分子は２×ΔＴとしている。
【００２６】
熱暴走を防止するには、電流源回路１が０か負の温度係数である必要がある。すなわち、下記式が成立しなければならない。
【００２７】
Ｉ4 −Ｉ4(T) ≧ ０ ・・・（３）
【００２８】
したがって、下記式が成立する必要がある。
【００２９】
【００３０】
具体的な数値による考察を行う。
バイポーラトランジスタのベース・エミッタ間の温度係数は約−２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポーラトランジスタのベース・エミッタ間電圧（接合電圧）ＶBE≒０．７Ｖとして、トランジスタＱ３，Ｑ４のベースに印加される基準電圧Ｖref ＝２．４Ｖとした時、温度Ｔ＝２５°Ｃにおける電流Ｉ4(25) と、温度Ｔ＝７５°Ｃにおける電流Ｉ4(75) を求める。
【００３１】
【００３２】
【００３３】
式３に則して下記関係を満足する条件を求める。
【００３４】
Ｉ4(25) −Ｉ4(75) ≧ ０・・・（７）
【００３５】
Ｒ1 ／Ｒ2 ≦ 1.628 ・・・（８）
【００３６】
すなわち、抵抗素子Ｒ１とＲ２の抵抗値を式８の条件に設定すると、電流源回路１は負の温度係数を持ち、熱暴走は起きない。
なお、式８の右辺の値1.628 は、バイポーラトランジスタのベース・エミッタ間の温度係数、抵抗素子Ｒ１，Ｒ２の温度係数、バイポーラトランジスタのベース・エミッタ間電圧（接合電圧）ＶBE、トランジスタＱ３，Ｑ４のベースに印加される基準電圧Ｖref 、評価温度などの条件によって、異なるが、トランジスタとしてバイポーラトランジスタを用い、抵抗素子Ｒ１，Ｒ２をポリシリコンで作製した場合は、式８の所定値は、ほぼ１．６程度となる。
【００３７】
図１に図解した電流源回路１と、図４に図解した電流源回路２０Ａとの比較評価を行う。
バイポーラトランジスタのベース・エミッタ間の温度係数は約−２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポーラトランジスタのベース・エミッタ間電圧（接合電圧）ＶBE≒０．７Ｖとして、基準電圧Ｖref ＝２．４Ｖとした。
図１における抵抗素子Ｒ１の抵抗値をＲ1 ＝７０ＫΩ、抵抗素子Ｒ２の抵抗値をＲ1 ＝５０ＫΩとした。したがって、Ｒ1 ／Ｒ2 ＝１．４（≦ 1.62）である。
図４における抵抗素子Ｒ２０の抵抗値をＲ20＝９０ＫΩとした。
上記条件において、温度Ｔ＝２５°Ｃと温度Ｔ＝７５°Ｃにおける、図４の電流源回路２０Ａと図１の電流源回路１の、差動増幅回路１０のノードＮ１０に流れる電流を計算した。
【００３８】
図１の電流源回路
Ｉ4(25) ＝ ２０．０４μＡ
Ｉ4(75) ＝ ２０．０２μＡ
【００３９】
図４の電流源回路
Ｉ20(25)＝ １９．１８μＡ
Ｉ20(75)＝ ２０．７ μＡ
【００４０】
図１の電流源回路は、−０．１％程度しか電流変化はなく、温度依存性がほとんどなく、安定な電流源回路として動作する。また、図１の電流源回路１は、幾分、負の温度係数を示す。したがって、熱暴走は起きない。
【００４１】
それに対して、図４の電流源回路は、＋７％程度の電流変化があり、図１の電流源回路より温度依存性が大きく、正の温度係数を示している。
【００４２】
なお、図１に図解した電流源回路１において、Ｒ1 ／Ｒ2 ≦ 1.628の条件を満足させて、抵抗素子Ｒ１の抵抗値Ｒ1 と抵抗素子Ｒ２の抵抗値Ｒ2 を適切に選択することにより、図１に図解した電流源回路１を負の温度係数を持つ回路とすることができる。
【００４３】
図１の電流源回路１によれば、ポリシリコンなどの負の温度係数を有する抵抗素子を用いて電流源回路を構成した場合でも、抵抗素子の値を適切に設定することにより、負〜０の温度係数を示す電流源回路を提供できる。また、抵抗素子をポリシリコンで形成した場合は、差動増幅回路などの電流を供給する相手の回路とともに、集積回路として形成することができる。
【００４４】
第２の実施の形態
図２は本発明の電流源回路の第２の実施の形態としての電流源回路１Ａを図解する図である。
電流源回路１Ａも、図１に図解した電流源回路１と同様、図３に図解した差動増幅回路１０の電流源回路２０として使用する。
【００４５】
図２に図解した電流源回路１Ａは、図１に図解した電流源回路１に類似しているが下記の構成をしている。
すなわち、電流源回路１Ａは、ＰＮＰ型バイポーラトランジスタＱ１とＰＮＰ型バイポーラトランジスタＱ２とでカレントミラー型定電流源回路を構成している第１の電流源回路部１１と、ＮＰＮ型バイポーラトランジスタＱ３と抵抗素子Ｒ１Ａとの直列回路であり図４と同等の電流源回路を構成している第２の電流源回路部１２Ａと、ＮＰＮ型バイポーラトランジスタＱ４とＮＰＮ型バイポーラトランジスタＱ６と抵抗素子Ｒ２Ａとの直列回路であり第２の電流源回路部１２と同等の電流源回路を構成している第３の電流源回路部１３Ａとを有する。トランジスタＱ６はコレクタとベースとが接続されているから、ダイオードとして動作する。
【００４６】
電流源回路１Ａにおいては、図１に示した電流源回路１における第２の電流源回路部１２と第３の電流源回路部１３との位置が逆になっている。
すなわち、図１に図解した第２の電流源回路部１２におけるトランジスタ（ダイオード）Ｑ５が削除されて、図１の第３の電流源回路部１３にトランジスタ（ダイオード）Ｑ６が追加されている。そのため、図１の抵抗素子Ｒ１と同じ抵抗値の抵抗素子Ｒ２Ａが第３の電流源回路部１３Ａに設けられ、図１の第３の電流源回路部１３の抵抗素子Ｒ２と同じ抵抗値の抵抗素子Ｒ１Ａが第２の電流源回路部１２Ａに設けられている。
【００４７】
差動増幅回路１０のノードＮ１０に接続されたノードＮ１に流れ込む電流ＩN1を考察する。電流ＩN1は図１に図解した電流源回路１における考察と同様、式１と同様、下記式９で規定される。
【００４８】
【００４９】
図２の電流源回路１Ａにおいては、ノードＮ１からノードＮ１０に電流Ｉ2 が流れる。すなわち、第２の電流源回路部１２と第３の電流源回路部１３との位置を逆にしたので、電流源回路１ＡのノードＮ１からノードＮ１０に電流Ｉ2 が流れるという電流の向きの相違がある。
【００５０】
図２に図解した電流源回路１Ａにおける温度変化があった場合の考察は、式２〜式８を参照して、図１の電流源回路１について考察したものと同様である。
図２の電流源回路１Ａにおいても、温度Ｔ１と温度Ｔ２における電流ＩN1（電流Ｉ2 ）について下記式が成立する。
【００５１】
ＩN1(T1)−ＩN1(T2)≧ ０・・・（１０）
【００５２】
Ｒ2A／Ｒ1A≦ α・・・（１１）
【００５３】
すなわち、抵抗素子Ｒ１ＡとＲ２Ａの抵抗値を式１０の条件に設定すると、電流源回路１Ａは負の温度係数を持ち、熱暴走は起きない。
すなわち、図２の電流源回路１Ａも温度依存性がほとんどなく、安定な電流源回路として動作する。
【００５４】
図１に図解した電流源回路１および図２に図解した電流源回路１Ａにおいて、トランジスタＱの導電性を図解と逆にすることができる。
その他、本発明の電流源回路の実施に則しては、実施の形態として例示した図１および図２の電流源回路の種々の変形態様をとることができる。
【００５５】
【発明の効果】
本発明によれば、負の温度係数を有する抵抗素子を用いて電流源回路を構成した場合でも、抵抗素子の値を適切に設定することにより、負〜０の温度係数を示す電流源回路を提供できる。
【００５６】
本発明において、抵抗素子をポリシリコンで形成した場合は、差動増幅回路などの電流を供給する相手の回路とともに、集積回路として形成することができる。
【図面の簡単な説明】
【図１】図１は本発明の電流源回路の第１の実施の形態の電流源回路の回路構成図である。
【図２】図２は本発明の電流源回路の第２の実施の形態の電流源回路の回路構成図である。
【図３】図３は本発明の電流源回路が適用される１回路例としての差動増幅回路と電流源回路との接続関係を示す回路図である。
【図４】図４は従来の第１例の電流源回路の回路構成図である。
【図５】図５は従来の第２例の電流源回路の回路構成図である。
【符号の説明】
１，１Ａ・・電流源回路
１１・・第１の電流源回路部
１２，１２Ａ・・第２の電流源回路部
１３，１３Ａ・・第３の電流源回路部
【発明の属する技術分野】
本発明は電流源回路に関するものであり、特に、負の温度係数を有する抵抗を持つ電流源回路において、全体として負の温度係数を持つか、温度依存性がなく熱暴走を防止できる電流源回路に関する。
【０００２】
【従来の技術】
図３は、本発明の電流源回路が適用される１回路例としての差動増幅回路１０と、その電流源回路２０の１例を示す回路図である。
差動増幅回路１０は、エミッタが共通接続された１対のＮＰＮ型バイポーラトランジスタＱ１１，Ｑ１２と負荷抵抗素子Ｒ１１，Ｒ１２を有しており、トランジスタＱ１１，Ｑ１２のベースに印加された入力信号ＩＮ１，ＩＮ２の差に応じた信号がトランジスタＱ１１，Ｑ１２のコレクタに出力される。
電流源回路２０は差動増幅回路１０に一定の電流を提供する回路である。電流源回路２０の従来の回路構成例を図４および図５に図解する。
【０００３】
図４の電流源回路２０Ａは、ＮＰＮ型バイポーラトランジスタＱ２０と、抵抗素子Ｒ２０とが直列接続された回路構成をしている。トランジスタＱ２０のベースに制御電圧ＶCSを印加すると、トランジスタＱ２０のコレクタからエミッタに電流Ｉ20が流れ、抵抗素子Ｒ２０において電圧降下Ｖ２０＝Ｉ20×Ｒ20が発生する。Ｒ20は抵抗器Ｒ２０の抵抗値である。
トランジスタＱ２０を流れる電流Ｉ20は、差動増幅回路１０の１対のトランジスタＱ１１，Ｑ１２それぞれのコレクタからエミッタ（ノードＮ１０）に流れ、さらに、ノードＮ１０を介して電流源回路２０Ａ内のトランジスタＱ２０のコレクタからエミッタに流れ、抵抗素子Ｒ２０を介して接地電位に流れ込む。このように、トランジスタＱ２０のコレクタを負荷としての差動増幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが共通接続されたノードＮ１０に接続すれば、トランジスタＱ２０と抵抗素子Ｒ２０とは差動増幅回路１０の定電流源回路として動作する。
【０００４】
図５の電流源回路２０Ｂは、カレントミラー型定電流源回路と呼ばれる電流源回路であり、負荷抵抗素子Ｒ２２と、１対のＮＰＮ型バイポーラトランジスタＱ３２，Ｑ３３を有する。トランジスタＱ３２のコレクタとベースとが接続されており、トランジスタＱ３２はダイオードとして機能する。トランジスタＱ３２のベースとトランジスタＱ３３のベースとが共通接続されている。
電流源回路２０Ｂにおいて、抵抗素子Ｒ２２を介してトランジスタＱ３２のコレクタからエミッタに流れる電流Ｉ32と値の同じ電流Ｉ33がトランジスタＱ３３のコレクタからエミッタに流れる。
したがって、トランジスタＱ３３のコレクタを負荷としての差動増幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが共通接続されたノードＮ１０に接続すれば、ノードＮ１０からトランジスタＱ３３に向かって、電流Ｉ32と同じ電流Ｉ33が流れ、安定した電流源回路として使用できる。このように、図５に図解したカレントミラー型定電流源回路２０Ｂは、抵抗素子Ｒ２２の値によって規定された一定の電流をノードＮ１０に提供する安定な電流源回路として動作する。
【０００５】
【発明が解決しようとする課題】
図４に図解した電流源回路２０Ａにおいて、抵抗素子Ｒ２０を拡散抵抗素子またはトランジスタの接合抵抗素子で形成した場合は、抵抗素子Ｒ２０は正の温度係数を持つ。正の温度係数とは、温度の上昇に伴って抵抗値が増加する温度係数をいう。なお、負の温度係数とは温度の上昇に伴って抵抗値が低下する温度係数をいう。
【０００６】
抵抗素子Ｒ２０を正の温度係数を持つ材料で形成した場合、温度が上昇すると抵抗素子Ｒ２０の抵抗値Ｒ20が増加してトランジスタＱ２０のコレクタ・エミッタに流れる電流、すなわち、電流Ｉ20を減少させる。
トランジスタＱ２０のベース・エミッタ間電圧ＶBEは、約−２ｍＶ／°Ｃの負の温度特性を持つ。抵抗素子Ｒ２０は正の温度係数であるが、トランジスタＱ２０の温度係数より１桁程度小さい。したがって、図４に図解した電流源回路２０Ａ全体の温度係数は負になる。
このように、回路の温度係数が負または０の場合は、温度が上昇しても回路は安全な方法に動作する。
【０００７】
しかしながら、最近、抵抗素子Ｒ２０がポリ（多結晶）シリコンで実現されることが多くなった。ポリシリコンは負の温度係数を示すから、温度が上昇すると抵抗素子Ｒ２０の抵抗値が低下して、トランジスタＱ２０のコレクタ・エミッタを流れる電流が増大する。
トランジスタＱ２０を流れる電流が増大すると抵抗素子Ｒ２０の抵抗値が低下し、トランジスタＱ２０を流れる電流が益々増加する。その結果、抵抗素子Ｒ２０の抵抗値をさらに低下させる。このような現象が反復すると、電流源回路２０Ａを通して差動増幅回路１０のノードＮ１０から電流源回路２０Ａに過大な電流が流れる。
その結果、差動増幅回路１０内のトランジスタＱ１１，Ｑ１２のコレクタ・エミッタに過大な電流が流れて、差動増幅回路１０および電流源回路２０Ａを破壊することがある。これを熱暴走という。
【０００８】
図５の電流源回路２０Ｂにおいて、抵抗素子Ｒ２２を拡散抵抗素子またはトランジスタの接合抵抗素子として形成した場合は、抵抗素子Ｒ２２は正の温度係数を持つから、温度が上昇すると抵抗素子Ｒ２２の抵抗値が増加して電流Ｉ32を制限する。差動増幅回路１０のノードＮ１０にコレクタが接続されているトランジスタＱ３３を流れる電流Ｉ33はトランジスタＱ３２を流れる電流Ｉ32に等しいから、差動増幅回路１０のノードＮ１０からトランジスタＱ３３に流れる電流Ｉ33も制限される。
トランジスタＱ３２，Ｑ３３のベース・エミッタ間電圧ＶBEは負の温度係数、約−２ｍＶ／°Ｃを持つが、抵抗素子Ｒ２２の正の温度係数より大きいから、電流源回路２０Ｂ全体としては、負の温度係数を示し熱暴走は起きない。
【０００９】
しかしながら、上述したように、最近、抵抗素子Ｒ２２がポリ（多結晶）シリコンで実現されることが多くなった。ポリシリコンは負の温度係数を示すから、温度が上昇すると抵抗素子Ｒ２２の抵抗値が低下して、トランジスタＱ３２を流れる電流Ｉ32が増大する。トランジスタＱ３２を流れる電流Ｉ32が増大するとポリシリコン製の抵抗素子Ｒ２２の値が一層低下し、トランジスタＱ３２を流れる電流Ｉ32が益々増加し、抵抗素子Ｒ２２の抵抗値をさらに低下させる。この動作を反復していくと、トランジスタＱ３２を流れる電流Ｉ32は過大になる。
電流源回路２０Ｂはカレントミラー型定電流源回路であるから、トランジスタＱ３３を流れる電流Ｉ 33 は、トランジスタＱ３２を流れる電流Ｉ33に等しく、トランジスタＱ３２に流れる電流Ｉ32の増加は、トランジスタＱ３３に流れる電流Ｉ33の増加となる。
その結果、電流源回路２０Ｂを通して差動増幅回路１０のノードＮ１０に過大な電流が流れ、図４に図解した電流源回路２０Ａと同様、差動増幅回路１０および電流源回路２０Ｂが破壊するという熱暴走が起こる可能性がある。
【００１０】
以上、図４および図５を参照して、図３に図解した差動増幅回路１０の電流源回路２０として基本的な回路構成を有する電流源回路について例示したが、上述した電流源回路に限らず、その他の負の温度係数を持つ抵抗素子とトランジスタとで構成される電流源回路は、上述したと同様の問題に遭遇する。
また、電流源回路の負荷回路としては、図３に図解した差動増幅回路１０に限らず、種々の電子回路の電流源回路として用いた場合も上記同様である。
【００１１】
本発明は上述した負の温度係数を持つ抵抗器、たとえば、ポリシリコンを用いて形成した抵抗素子を有する電流源回路において、熱暴走が起きず、安定した電流を提供しうる電流源回路を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の電流源回路は、ベースとコレクタとが接続されている第１導電型の第１のバイポーラトランジスタと、ベースが上記第１のバイポーラトランジスタのベースに接続されている第１導電型の第２のバイポーラトランジスタとを有する第１の電流源回路部と、上記第１のバイポーラトランジスタのコレクタと電源端子との間に直列に接続されている第２導電型の第３のバイポーラトランジスタと負の温度特性を持つ第１のポリシリコン抵抗素子とを有する第２の電流源回路部と、上記第２のバイポーラトランジスタのコレクタと上記電源端子との間に直列に接続されている第２導電型の第４のバイポーラトランジスタと負の温度特性を持つ第２のポリシリコン抵抗素子とを有する第３の電流源回路とを含み、上記第３及び第４のバイポーラトランジスタのベースには所定の基準電圧が印加されており、上記第３のバイポーラトランジスタと上記第１のポリシリコン抵抗素子との間又は上記第４のバイポーラトランジスタと上記第２のポリシリコン抵抗素子との間にベースとコレクタとが接続された第２導電型の第５のバイポーラトランジスタが設けられており、上記第１のポリシリコン抵抗素子の抵抗値Ｒ1と上記第２のポリシリコン抵抗素子の抵抗値Ｒ2との比率Ｒ1／Ｒ2が約１．６以下であり、上記第２のバイポーラトランジスタと上記第４のバイポーラトランジスタとの接続中点に出力電流を供給する。
【００１３】
好適には、上記第１導電型のバイポーラトランジスタはＰＮＰ型バイポーラトランジスタであり、上記第２導電型のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタである。
【００１４】
好適には、上記第１の導電型のバイポーラトランジスタはＰＮＰ型バイポーラトランジスタであり、上記第２導電型のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタである。
【００１５】
【発明の実施の形態】
本発明の電流源回路の実施の形態について述べる。
本発明の電流源回路は種々の回路において一定の電流を提供する定電流源回路として使用されるが、本実施の形態においては、図３に図解した差動増幅回路１０の電流源回路として好適な実施の形態を例示する。
【００１６】
第１の実施の形態
図１は本発明の電流源回路の第１の実施の形態としての電流源回路１を図解する図である。
電流源回路１は、図３に図解した差動増幅回路１０の定電流源回路として使用できる。
電流源回路１は、ベースが共通接続された１対のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２と、ベースに基準電圧Ｖref が印加されている１対のＮＰＮ型バイポーラトランジスタＱ３，Ｑ４と、コレクタとベースが接続されてダイオードとして機能するＮＰＮ型バイポーラトランジスタ（以下、ダイオードとも言う）Ｑ５と、ポリシリコンで形成した第１の抵抗素子Ｒ１と、ポリシリコンで形成した第２の抵抗素子Ｒ２を有する。
トランジスタＱ２のコレクタとトランジスタＱ４のコレクタとの共通接続点（これをノードＮ１という）が差動増幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが共通接続されているノードＮ１０に接続される。
【００１７】
トランジスタＱ１のベースとコレクタとが接続されており、トランジスタＱ１のベースとトランジスタＱ２のベースとが共通接続されている。すなわち、トランジスタＱ１とトランジスタＱ２とはカレントミラー型定電流源回路を構成しており、第１の電流源回路部１１と呼ぶ。
【００１８】
カレントミラー型定電流源回路を構成する第１の電流源回路部１１の下部に、第１の電流源回路部１１の一方の負荷回路として、トランジスタＱ３，Ｑ５、抵抗素子Ｒ１が接続され、および、他方の負荷回路として、トランジスタＱ４および抵抗素子Ｒ２が接続されている。
【００１９】
トランジスタＱ４と抵抗素子Ｒ２との直列回路は、図４に図解した電流源回路と同等の回路である。したがって、トランジスタＱ４と抵抗素子Ｒ２とを組み合わせた直列回路も電流源回路を構成しており、第１の電流源回路部１１の電流源回路である。トランジスタＱ４と抵抗素子Ｒ２との直列回路を第３の電流源回路部１３と呼ぶ。
【００２０】
トランジスタＱ３と、ダイオードＱ５と、抵抗素子Ｒ１との回路も、第１の電流源回路部１１の電流源回路を構成しており、トランジスタＱ３とダイオードＱ５と抵抗素子Ｒ１との直列回路を第２の電流源回路部１２と呼ぶ。
【００２１】
差動増幅回路１０のノードＮ１０に接続されたノードＮ１からトランジスタＱ４のコレクタ・エミッタに流れる電流Ｉ4 の値を考察する。電流Ｉ4 は下記式で規定される。
【００２２】
バイポーラトランジスタのベース・エミッタ間の温度係数は（換言すれば、バイポーラトランジスタの接合部分の温度係数は）約−２ｍＶ／°Ｃであり、ポリシリコン製の抵抗素子Ｒ１，Ｒ２それぞれの温度係数を４２００ｐｐｍであるとする。ある温度Ｔにおける、このような温度係数を考慮した電流Ｉ4(T)は下記式で規定される。
【００２４】
式２において、第２の電流源回路部１２はトランジスタＱ３と、ダイオード（トランジスタ）Ｑ５との２つの接合部分が存在するので、トランジスタＱ４だけの第３の電流源回路部１３の２倍の温度変化ΔＴの影響を受ける。そのため、式２の右辺、２項の分子は２×ΔＴとしている。
【００２６】
熱暴走を防止するには、電流源回路１が０か負の温度係数である必要がある。すなわち、下記式が成立しなければならない。
【００２７】
Ｉ4 −Ｉ4(T) ≧ ０ ・・・（３）
【００２８】
したがって、下記式が成立する必要がある。
【００２９】
具体的な数値による考察を行う。
バイポーラトランジスタのベース・エミッタ間の温度係数は約−２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポーラトランジスタのベース・エミッタ間電圧（接合電圧）ＶBE≒０．７Ｖとして、トランジスタＱ３，Ｑ４のベースに印加される基準電圧Ｖref ＝２．４Ｖとした時、温度Ｔ＝２５°Ｃにおける電流Ｉ4(25) と、温度Ｔ＝７５°Ｃにおける電流Ｉ4(75) を求める。
【００３１】
式３に則して下記関係を満足する条件を求める。
【００３４】
Ｉ4(25) −Ｉ4(75) ≧ ０・・・（７）
【００３５】
Ｒ1 ／Ｒ2 ≦ 1.628 ・・・（８）
【００３６】
すなわち、抵抗素子Ｒ１とＲ２の抵抗値を式８の条件に設定すると、電流源回路１は負の温度係数を持ち、熱暴走は起きない。
なお、式８の右辺の値1.628 は、バイポーラトランジスタのベース・エミッタ間の温度係数、抵抗素子Ｒ１，Ｒ２の温度係数、バイポーラトランジスタのベース・エミッタ間電圧（接合電圧）ＶBE、トランジスタＱ３，Ｑ４のベースに印加される基準電圧Ｖref 、評価温度などの条件によって、異なるが、トランジスタとしてバイポーラトランジスタを用い、抵抗素子Ｒ１，Ｒ２をポリシリコンで作製した場合は、式８の所定値は、ほぼ１．６程度となる。
【００３７】
図１に図解した電流源回路１と、図４に図解した電流源回路２０Ａとの比較評価を行う。
バイポーラトランジスタのベース・エミッタ間の温度係数は約−２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポーラトランジスタのベース・エミッタ間電圧（接合電圧）ＶBE≒０．７Ｖとして、基準電圧Ｖref ＝２．４Ｖとした。
図１における抵抗素子Ｒ１の抵抗値をＲ1 ＝７０ＫΩ、抵抗素子Ｒ２の抵抗値をＲ1 ＝５０ＫΩとした。したがって、Ｒ1 ／Ｒ2 ＝１．４（≦ 1.62）である。
図４における抵抗素子Ｒ２０の抵抗値をＲ20＝９０ＫΩとした。
上記条件において、温度Ｔ＝２５°Ｃと温度Ｔ＝７５°Ｃにおける、図４の電流源回路２０Ａと図１の電流源回路１の、差動増幅回路１０のノードＮ１０に流れる電流を計算した。
【００３８】
図１の電流源回路
Ｉ4(25) ＝ ２０．０４μＡ
Ｉ4(75) ＝ ２０．０２μＡ
【００３９】
図４の電流源回路
Ｉ20(25)＝ １９．１８μＡ
Ｉ20(75)＝ ２０．７ μＡ
【００４０】
図１の電流源回路は、−０．１％程度しか電流変化はなく、温度依存性がほとんどなく、安定な電流源回路として動作する。また、図１の電流源回路１は、幾分、負の温度係数を示す。したがって、熱暴走は起きない。
【００４１】
それに対して、図４の電流源回路は、＋７％程度の電流変化があり、図１の電流源回路より温度依存性が大きく、正の温度係数を示している。
【００４２】
なお、図１に図解した電流源回路１において、Ｒ1 ／Ｒ2 ≦ 1.628の条件を満足させて、抵抗素子Ｒ１の抵抗値Ｒ1 と抵抗素子Ｒ２の抵抗値Ｒ2 を適切に選択することにより、図１に図解した電流源回路１を負の温度係数を持つ回路とすることができる。
【００４３】
図１の電流源回路１によれば、ポリシリコンなどの負の温度係数を有する抵抗素子を用いて電流源回路を構成した場合でも、抵抗素子の値を適切に設定することにより、負〜０の温度係数を示す電流源回路を提供できる。また、抵抗素子をポリシリコンで形成した場合は、差動増幅回路などの電流を供給する相手の回路とともに、集積回路として形成することができる。
【００４４】
第２の実施の形態
図２は本発明の電流源回路の第２の実施の形態としての電流源回路１Ａを図解する図である。
電流源回路１Ａも、図１に図解した電流源回路１と同様、図３に図解した差動増幅回路１０の電流源回路２０として使用する。
【００４５】
図２に図解した電流源回路１Ａは、図１に図解した電流源回路１に類似しているが下記の構成をしている。
すなわち、電流源回路１Ａは、ＰＮＰ型バイポーラトランジスタＱ１とＰＮＰ型バイポーラトランジスタＱ２とでカレントミラー型定電流源回路を構成している第１の電流源回路部１１と、ＮＰＮ型バイポーラトランジスタＱ３と抵抗素子Ｒ１Ａとの直列回路であり図４と同等の電流源回路を構成している第２の電流源回路部１２Ａと、ＮＰＮ型バイポーラトランジスタＱ４とＮＰＮ型バイポーラトランジスタＱ６と抵抗素子Ｒ２Ａとの直列回路であり第２の電流源回路部１２と同等の電流源回路を構成している第３の電流源回路部１３Ａとを有する。トランジスタＱ６はコレクタとベースとが接続されているから、ダイオードとして動作する。
【００４６】
電流源回路１Ａにおいては、図１に示した電流源回路１における第２の電流源回路部１２と第３の電流源回路部１３との位置が逆になっている。
すなわち、図１に図解した第２の電流源回路部１２におけるトランジスタ（ダイオード）Ｑ５が削除されて、図１の第３の電流源回路部１３にトランジスタ（ダイオード）Ｑ６が追加されている。そのため、図１の抵抗素子Ｒ１と同じ抵抗値の抵抗素子Ｒ２Ａが第３の電流源回路部１３Ａに設けられ、図１の第３の電流源回路部１３の抵抗素子Ｒ２と同じ抵抗値の抵抗素子Ｒ１Ａが第２の電流源回路部１２Ａに設けられている。
【００４７】
差動増幅回路１０のノードＮ１０に接続されたノードＮ１に流れ込む電流ＩN1を考察する。電流ＩN1は図１に図解した電流源回路１における考察と同様、式１と同様、下記式９で規定される。
【００４８】
図２の電流源回路１Ａにおいては、ノードＮ１からノードＮ１０に電流Ｉ2 が流れる。すなわち、第２の電流源回路部１２と第３の電流源回路部１３との位置を逆にしたので、電流源回路１ＡのノードＮ１からノードＮ１０に電流Ｉ2 が流れるという電流の向きの相違がある。
【００５０】
図２に図解した電流源回路１Ａにおける温度変化があった場合の考察は、式２〜式８を参照して、図１の電流源回路１について考察したものと同様である。
図２の電流源回路１Ａにおいても、温度Ｔ１と温度Ｔ２における電流ＩN1（電流Ｉ2 ）について下記式が成立する。
【００５１】
ＩN1(T1)−ＩN1(T2)≧ ０・・・（１０）
【００５２】
Ｒ2A／Ｒ1A≦ α・・・（１１）
【００５３】
すなわち、抵抗素子Ｒ１ＡとＲ２Ａの抵抗値を式１０の条件に設定すると、電流源回路１Ａは負の温度係数を持ち、熱暴走は起きない。
すなわち、図２の電流源回路１Ａも温度依存性がほとんどなく、安定な電流源回路として動作する。
【００５４】
図１に図解した電流源回路１および図２に図解した電流源回路１Ａにおいて、トランジスタＱの導電性を図解と逆にすることができる。
その他、本発明の電流源回路の実施に則しては、実施の形態として例示した図１および図２の電流源回路の種々の変形態様をとることができる。
【００５５】
【発明の効果】
本発明によれば、負の温度係数を有する抵抗素子を用いて電流源回路を構成した場合でも、抵抗素子の値を適切に設定することにより、負〜０の温度係数を示す電流源回路を提供できる。
【００５６】
本発明において、抵抗素子をポリシリコンで形成した場合は、差動増幅回路などの電流を供給する相手の回路とともに、集積回路として形成することができる。
【図面の簡単な説明】
【図１】図１は本発明の電流源回路の第１の実施の形態の電流源回路の回路構成図である。
【図２】図２は本発明の電流源回路の第２の実施の形態の電流源回路の回路構成図である。
【図３】図３は本発明の電流源回路が適用される１回路例としての差動増幅回路と電流源回路との接続関係を示す回路図である。
【図４】図４は従来の第１例の電流源回路の回路構成図である。
【図５】図５は従来の第２例の電流源回路の回路構成図である。
【符号の説明】
１，１Ａ・・電流源回路
１１・・第１の電流源回路部
１２，１２Ａ・・第２の電流源回路部
１３，１３Ａ・・第３の電流源回路部
Claims (2)
- ベースとコレクタとが接続されている第１導電型の第１のバイポーラトランジスタと、ベースが上記第１のバイポーラトランジスタのベースに接続されている第１導電型の第２のバイポーラトランジスタとを有する第１の電流源回路部と、
上記第１のバイポーラトランジスタのコレクタと電源端子との間に直列に接続されている第２導電型の第３のバイポーラトランジスタと負の温度特性を持つ第１のポリシリコン抵抗素子とを有する第２の電流源回路部と、
上記第２のバイポーラトランジスタのコレクタと上記電源端子との間に直列に接続されている第２導電型の第４のバイポーラトランジスタと負の温度特性を持つ第２のポリシリコン抵抗素子とを有する第３の電流源回路と、
を含み、
上記第３及び第４のバイポーラトランジスタのベースに所定の基準電圧が印加されており、
上記第３のバイポーラトランジスタと上記第１のポリシリコン抵抗素子との間又は上記第４のバイポーラトランジスタと上記第２のポリシリコン抵抗素子との間に、ベースとコレクタとが接続された第２導電型の第５のバイポーラトランジスタが設けられており、
上記第１のポリシリコン抵抗素子の抵抗値Ｒ1と上記第２のポリシリコン抵抗素子の抵抗値Ｒ2との比率Ｒ1／Ｒ2が約１．６以下であり、
上記第２のバイポーラトランジスタと上記第４のバイポーラトランジスタとの接続中点に出力電流を供給する、
電流源回路。 - 上記第１導電型のバイポーラトランジスタはＰＮＰ型バイポーラトランジスタであり、上記第２導電型のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタである請求項１記載の電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29735898A JP4130856B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29735898A JP4130856B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000124743A JP2000124743A (ja) | 2000-04-28 |
| JP2000124743A5 JP2000124743A5 (ja) | 2005-11-17 |
| JP4130856B2 true JP4130856B2 (ja) | 2008-08-06 |
Family
ID=17845479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29735898A Expired - Fee Related JP4130856B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4130856B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954058B2 (en) | 2003-03-18 | 2005-10-11 | Denso Corporation | Constant current supply device |
| CN108646846B (zh) * | 2018-06-29 | 2023-11-10 | 苏州锴威特半导体股份有限公司 | 一种零温漂电流偏置电路 |
-
1998
- 1998-10-19 JP JP29735898A patent/JP4130856B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124743A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58502170A (ja) | 精密電流源 | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| JP4130856B2 (ja) | 電流源回路 | |
| KR920010238B1 (ko) | 증폭회로 | |
| EP0088477A1 (en) | Current-discrimination arangement | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| KR20040086217A (ko) | 전압 검출 회로 | |
| JP2000124744A (ja) | 定電圧発生回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| US6259307B1 (en) | Temperature compensated voltage gain stage | |
| JP2605626B2 (ja) | 定電圧回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3088336B2 (ja) | 周波数変換回路 | |
| JP4097989B2 (ja) | バンドギャップリファレンス回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3323983B2 (ja) | 定電流源回路 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JP3655989B2 (ja) | 基準電圧発生回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| US6642772B2 (en) | Function circuit that is less prone to be affected by temperature | |
| JP2830516B2 (ja) | 電流比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |