JP2581492B2 - 入力バッファ回路 - Google Patents

入力バッファ回路

Info

Publication number
JP2581492B2
JP2581492B2 JP4211455A JP21145592A JP2581492B2 JP 2581492 B2 JP2581492 B2 JP 2581492B2 JP 4211455 A JP4211455 A JP 4211455A JP 21145592 A JP21145592 A JP 21145592A JP 2581492 B2 JP2581492 B2 JP 2581492B2
Authority
JP
Japan
Prior art keywords
transistor
temperature
current
ref
ref2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4211455A
Other languages
English (en)
Other versions
JPH05206799A (ja
Inventor
スコット・バーク・ケスラー
マーク・ウエンデル・ゴーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delco Electronics LLC
Original Assignee
Delco Electronics LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delco Electronics LLC filed Critical Delco Electronics LLC
Publication of JPH05206799A publication Critical patent/JPH05206799A/ja
Application granted granted Critical
Publication of JP2581492B2 publication Critical patent/JP2581492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
    • H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、非平衡終端された伝送
線からデータを受取る回路に関し、特に温度および負入
力電圧保護から実質的に独立したヒステリシスおよび閾
値を有する回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】温度
に依存しない電圧基準値が集積回路において既に得られ
る時、温度に依存しない入力開閉閾値は差動トランジス
タ対として構成された回路により提供されるのが典型的
である。差動トランジスタ対の一方は入力として働き、
他方は温度に依存しない電圧基準値に結合される。
【０００３】安定した電圧基準値がある他の集積回路機
能に対して既に要求されず、供給電圧変動が温度安定電
圧基準値として供給電圧を用いることを妨げる時は、温
度安定電圧基準値を加えることはかなりの集積回路コス
トを増す。この加算されたコストは、温度に依存しない
電圧源の複雑さと、このような基準電圧源を回路に集積
するため必要とされるシリコン面積の双方から結果とし
て生じる。温度安定電圧源の典型的な１つの素子は、フ
ィードバック補償コンデンサである。この素子自体は集
積回路上に大きなシリコンの付加面積を要求し、あるい
は外部素子となることさえもある。
【０００４】
【課題を解決するための手段】本発明は、改善された入
力バッファ回路を提供しようとするものである。本発明
の特質によれば、特許請求の範囲請求項１に記載の如き
入力バッファ回路が提供される。
【０００５】本発明は、集積回路で実現することがで
き、非平衡終端された伝送線からデータを受取るための
入力バッファを提供することができる。この回路は、単
一の正電圧源のみを使用でき、温度安定電圧基準値を必
要とすることなく、調整可能なヒステリシスを有する温
度の影響を受けない上下閾値を提供することができる。
この回路の入力は、数十ボルトの負電圧に耐えることが
でき、制限係数が入力ＰＮＰトランジスタのベース対エ
ミッタ・ブレークダウン特性である。これらの特性は、
回路を自動車用に適するものにする。
【０００６】本発明は、他に電圧基準回路の必要がな
く、供給電圧の変動がこの供給電圧を入力閾値に対する
基準値として使用することを妨げる集積回路において最
も良好に使用される。この回路の負入力電圧保護は、ロ
ー状態のデータ保全の喪失を防止することができ、また
回路が伝送線に対して電流がソースすることを防止する
ことができる。入力信号が浮遊状態となる場合には、こ
の回路はローの論理状態になることができる。
【０００７】本発明は、正の温度係数を持つ第１基準電
流を生じる基準電流ジェネレータを使用する。多くの場
合に、このような正の温度係数電流ジェネレータは既に
他の機能のための集積回路に載せられている。この正の
温度係数基準電流は、正味の和電流が他の内部入力バッ
ファ温度依存パラメータを相殺するよう意図された温度
係数を持つように、別の単純に生成した負の温度係数基
準電流と共に、計算された比率で組合わされる。正およ
び負の温度係数電流を生じるどんな手段も受入れられ
る。回路の最終的な結果は、温度に依存しないハイおよ
びローの入力閾値を有する入力バッファである。
【０００８】望ましい実施態様においては、第１および
第２の温度に依存する電流を生じる第１および第２の温
度に依存する電流ジェネレータが提供され、第１の温度
依存電流ジェネレータは正の温度係数を有し、第２の温
度依存電流ジェネレータは負の温度係数を有する。入力
回路は、第１のトランジスタのエミッタがハイの閾値よ
り大きい電圧を受取る時、第２のトランジスタがオフと
なるように、また第１のトランジスタのエミッタがロー
の閾値より小さい電圧を受取る時、第２のトランジスタ
がオンとなるように接続された第１および第２のトラン
ジスタを含む。閾値回路は、第１および第２の温度依存
電流の一部を第２のトランジスタの状態に応答して選択
的に抵抗に通し、ハイおよびローの閾値はこの抵抗に流
れる電流量に依存する。出力回路は、第１および第２の
出力信号レベル間で切換わる。この出力回路は、ローの
閾値より低い電圧が入力トランジスタのエミッタに加え
られる時は第１の出力信号レベルに切換わり、またハイ
閾値より高い電圧が入力トランジスタのエミッタに加え
られる時は第２の出力信号レベルに切換わる。
【０００９】本実施態様は、ヒステリシスを有し、温度
安定電圧源を必要とすることなく閾値に依存しない実質
的に一定のハイおよびロー閾値を維持することができ、
負の入力電圧に対する保護機能を持つことができる。
【００１０】本発明の一実施態様については、添付図面
に関して単なる例示として以下に記述する。
【００１１】
【実施例】図１において、ブロック１２内に示された回
路は集積回路であることが望ましく、車両のバッテリの
如き電圧源＋Ｖから外部抵抗１０を経て電力を受取る電
圧源線１４を有する。典型的には、この電圧源線１４
は、当業者により容易に構成される形式の電圧クランプ
に取付けられる。この回路は、線５６上で直列データ線
から入力信号を受取り、線６２上で入力信号の状態に応
答して出力を供給する入力バッファである。
【００１２】回路を温度安定にするために、２つの電流
ソースが提供される。第１の電流ソースは、線３４上で
正の温度係数を有する第１の温度依存電流Ｉrefを提供
するが、第２の電流ソースは線３２上で負の温度係数を
有する第２の温度依存電流Ｉref2を提供する。２例の電
流ソースの更に詳細な記述は、回路の入力閾値が温度に
依存しないように電流ソースの較正の記述と共に、図２
に関して記述される。
【００１３】インピーダンスが抵抗１６と等しい抵抗９
２、およびベースが線８５を介してトランジスタ９０と
接続されたトランジスタ２４のエミッタ領域と等しいト
ランジスタ９０のエミッタ領域により、基準電流Ｉref
がトランジスタ２４を経て反映される。トランジスタ２
４の４つのコレクタが等しければ、各コレクタはトラン
ジスタ２４を介して電流Ｉrefの４分の１を受取る。同
様に、抵抗２０が抵抗１８のインピーダンスと等しいイ
ンピーダンスを持ち、トランジスタ３０がトランジスタ
２８と等しいエミッタ領域を持つことにより、基準電流
Ｉref2がトランジスタ２８を介して反映される。トラン
ジスタ２８の４つのコレクタが実質的に等しければ、各
コレクタはトランジスタ２８を介して電流Ｉref2の４分
の１を受取る。
【００１４】動作において、図１の回路は、トランジス
タ５２、５４から形成される入力回路に対する線５６上
で入力信号を受取る。ハイおよびロー・レベルの入力閾
値電圧は、抵抗６６の両端の電圧と、トランジスタ５
２、５４、５０のベース対エミッタ電圧（Ｖbe）との和
で決定される。抵抗６６に流れるよう強制される電流
量、従って抵抗６６の両端の電圧を切換えることによ
り、ヒステリシスが得られる。
【００１５】トランジスタ５４のベース・エミッタ間の
電圧がほぼ０．７Ｖ（２７度Ｃにおいて）以下である時
にトランジスタ５４はオフになる。トランジスタ５４の
ベース電圧は入力電圧からトランジスタ５２のベース・
エミッタ電圧（２７度Ｃでほぼ０．７Ｖ）を差し引くこ
とにより決定される。トランジスタ５４のエミッタ電圧
は抵抗６６の電圧とトランジスタ５０のベース・エミッ
タ電圧の和である。トランジスタ５４のベース電圧がト
ランジスタ５０のベース電圧から０．７Ｖを引いた電圧
よりも大きいならば、トランジスタ５４はオフに切換え
られる。線５６上の入力がハイである（ハイの閾値電圧
Ｖthより高い）時、トランジスタ５２は電流を通してト
ランジスタ５４をオフに切換え、これがトランジスタ５
０をトランジスタ２８の４つのコレクタの１つから線４
０を流れる電流によりオンにバイアスさせる。トランジ
スタ５０および４８は、閾値回路を形成する。トランジ
スタ５０が導通状態にある時、トランジスタ４８はオフ
に保持される。トランジスタ４８がオフになると、トラ
ンジスタ５８のエミッタ・ベース接合の電圧はトランジ
スタ４８のコレクタ・エミッタ電圧に維持されずそして
０．７Ｖのオン電圧に達するまで増加するので、トラン
ジスタ５８はオンに切り替えられる。トランジスタ４８
はトランジスタ５８のエミッタ・ベース電圧を０．７Ｖ
以下、即ちオフに維持できる唯一の素子である。トラン
ジスタ４８がオフに保持されると、トランジスタ２４の
４つのコレクタの１つからの線３８を介する電流は、線
４４におけるトランジスタ２８の４つのコレクタの１つ
からの電流と合流して、トランジスタ５８のエミッタに
流れる。
【００１６】トランジスタ５８および６０は、出力回路
を形成する。トランジスタ５８を流れる電流は、抵抗６
８を流れて出力トランジスタ６０のＶbeを増加し、トラ
ンジスタ６０をオンにして線６２に第１の状態の出力信
号を提供する。
【００１７】線５６上の入力がローの（ローの閾値電圧
Ｖtlより低い）状態にある時、トランジスタ５４のベー
スにおける電圧は、トランジスタ５４がオンになるに充
分なだけ低い。トランジスタ５４がオンになると、この
トランジスタは線４０からの全ての電流をトランジスタ
５０のベースから引張り、トランジスタ５０を遮断す
る。トランジスタ５０がオフであると、トランジスタ４
８は線３６と接続されたトランジスタ２４の４つのコレ
クタの３つにより供給される電流、および線４２と接続
されたトランジスタ２８の４つのコレクタの１つからの
電流により導通飽和状態に強制される。トランジスタ４
８が飽和状態になると、トランジスタ５８が遮断され、
更に出力トランジスタ６０を遮断して線６２上に第２の
状態の出力信号を与える。入力線５６が開路状態のまま
である場合、抵抗６４はトランジスタ５４を導通状態に
バイアスして線６２上の出力を第２の状態に保持する。
【００１８】図３は、入力信号１２０の例を示す。出力
信号１２６（線６２上の信号と対応する）が第２の状態
にあり、入力信号がＶthより低い時即ち開路状態である
時、出力信号１２６は第２の状態に止まる。入力信号１
２０がハイの閾値Ｖthに達すると、即ち時間ｔ1（線１
２２）では、出力信号１２６は第１の状態に切換わる。
出力信号１２６は、入力信号１２０がローの閾値Ｖtlよ
り低く低下するまで、即ち時間ｔ2（線１２４）におい
て、即ち、線６２上の出力信号１２６が第２の状態に戻
る、線５６が開路状態になるまで、第１の状態に止ま
る。
【００１９】トランジスタ５２のＮＰベース／エミッタ
接合は、負の入力電圧から回路を保護するように働く。
負の入力電圧に対するこの保護は、トランジスタ５２の
ベースおよびエミッタに跨る電圧がこの接合のブレーク
ダウン電圧より大きくない限り、回路に対する悪影響を
阻止する。
【００２０】入力回路におけるヒステリシスは、トラン
ジスタ４８がオン／オフ状態に切換る時、抵抗６６を流
れる電流をトグルすることにより得られる。トランジス
タ４８がオフになると、抵抗６６は電流Ｉrefの４分の
３および電流Ｉref2の４分の１を受取り、ローの閾値Ｖ
tlをセットする。トランジスタ４８がオンになると、抵
抗６６は更に多くの電流、即ち電流Ｉref全てと電流Ｉ
ref2の半分を受取り、ハイの閾値Ｖthをセットする。線
５６上の入力がハイのレベルにある時、トランジスタ５
０のベース駆動電流もまた抵抗６６に流れる電流の一部
であるが、この電流の大部分は切換えが生じる時点でト
ランジスタ５４により分流され、従って実際の切換え電
圧の決定に際しては無視し得る要因である。切換えが生
じる時点で、トランジスタ５０は、トランジスタ５４が
トランジスタ５０のベースから線４０の電流をほぼ全て
引き込むまでオンである。この切換え時点でトランジス
タ５４はオンであり、トランジスタ５０はオフされよう
としている。トランジスタ５０のスイッチングの結果が
トランジスタ４８を切換えるから、トランジスタ４８を
オフに維持できなくなるまでトランジスタ５０はオンで
ある。トランジスタ５４はトランジスタ５０のベース駆
動を解除するのでトランジスタ４８はオンに変わり、そ
の電流が抵抗Ｒ６６に加わる。この逆の過程が閾値Ｖth
を通過して入力電圧が増加する時にも生じる。そこで、
閾値は抵抗６６の電圧に加えてオンであるトランジスタ
５０と５４のベース・エミッタ電圧に依存する。この状
態では、ローの閾値Ｖtlが下式と等しくセットされる。
即ち、 Ｖtl＝ＶR66＋Ｖbe50−Ｖbe54＋Ｖbe52 （１） 但し、Ｖbe50はトランジスタ５０のＶbe電圧、Ｖbe54は
トランジスタ５４のＶbe電圧、Ｖbe52はトランジスタ５
２のＶbe電圧であり、ＶR66は抵抗６６の両端の電圧で
あり、下式と等しい。即ち、 ＶR66＝Ｒ66（０．７５Ｉref＋０．２５Ｉref2） （２） 但し、Ｒ66は抵抗６６の抵抗値である。
【００２１】トランジスタ５２、５４、５０のＶbeはト
ランジスタのコレクタ電流、温度、トランジスタのサイ
ズおよびシリコン処理に依存する。トランジスタのサイ
ズおよびシリコン処理は、集積回路の製造から知られ
る。温度依存性は、当業者には簡単な実験から容易に決
定することができる。コレクタ電流は全て知られる、即
ち、トランジスタ５２のコレクタ電流は入力電流であ
り、トランジスタ５４のコレクタ電流は０．２５Ｉref2
であり、トランジスタ５０のコレクタ電流は０．７５Ｉ
ref＋０．２５Ｉref2である。これらのパラメータの全
てが知られるため、トランジスタ５２、５４、５０のＶ
beもまた知られる。
【００２２】入力がロー・レベルにあると、回路はハイ
・レベル閾値Ｖthの状態にトグルされる。この状態で
は、トランジスタ５０がオフとなり、トランジスタ４８
は飽和状態にあり、抵抗６６に流れる電流は、線３６を
介しトランジスタ４８のベースに流れて線３８を介する
トランジスタ２４のコレクタ電流の全てと、線４２を介
しトランジスタ４８のベースに流れて線４４を介するト
ランジスタ２８のコレクタ電流の半分との和である。切
換え点では、トランジスタ５４が線４０におけるトラン
ジスタ２８のコレクタ電流の大部分を引張り、従って、
電流のこの部分が無視し得るほど大きいトランジスタ５
０のベータと反比例する時を除いて、この電流は閾値電
圧の計算には関与しない。ハイ・レベルの閾値Ｖthは、
下式により定義される。即ち、 Ｖth＝ＶR66＋Ｖbe50−Ｖbe54＋Ｖbe52 （３） 但し、 ＶR66＝Ｒ66（Ｉref＋０．５Ｉref2） （４） ヒステリシスのシフト量は、２つの状態の各々において
抵抗６６に流れる電流における差で乗じた抵抗６６の値
により決定される。この決定されたヒステリシスのシフ
トＶhysは下式により定義される。即ち、 Ｖhys＝０．２５Ｒ66（Ｉref＋Ｉref2） （５） 次に図２において、正の温度係数を持つ電流Ｉrefおよ
び負の温度係数を持つ電流Ｉref2を生じるための望まし
い電流ジェネレータが示される。ブロック８１に示され
た回路の部分は、標準的な「ΔＶbe」電流ジェネレータ
である。生成される電流は、トランジスタ１００、１０
２、１０４、１０６および抵抗１０８により制御され
る。図示された構成では、トランジスタ１００および１
０６はそれぞれ、同じであるトランジスタ１０２および
１０４のエミッタ面積の３倍を有する。トランジスタ１
００および１０６のこの大きなエミッタ面積の故に、こ
れらトランジスタの電圧降下Ｖbeはトランジスタ１０
２、１０４の電圧降下Ｖbeより小さい。ノード１０１を
基準点として用いて、トランジスタ１００の電圧Ｖ
beと、トランジスタ１０６の電圧Ｖbeと、抵抗１０８両
端の電圧降下の和は、トランジスタ１０２の電圧降下Ｖ
beと、トランジスタ１０４の電圧降下Ｖbeの和に等し
い。
【００２３】トランジスタ１０４、トランジスタ１０
２、トランジスタ１００、トランジスタ１０６の各ベー
ス・エミッタ接合および抵抗１０８により制限されるル
ープの電圧は、次式により表される。 Ｖbe104＋Ｖbe102−Ｖbe100−Ｖbe106−ＶR108＝０ トランジスタのＶbe電圧は、Ｖtｌｎ（Ｉc／Ｉs）によ
り定義される。Ｉcはトランジスタのコレクタ電流であ
り、Ｉsはトランジスタのエミッタ面積に比例する電流
である。トランジスタ１００と１０６のエミッタ面積は
トランジスタ１０４と１０２の面積の３倍である。ま
た、トランジスタ１００、１０２、１０４、１０６そし
てＲ108の電流は、トランジスタ８６と９０のコレクタ
から同一電流により供給されるから等しくなる。そこ
で、この事実と上式を組み合わせて次の式を得る。 Ｖt［ｌｎ（Ｉc／Ｉs）＋ｌｎ（Ｉc／Ｉs）−ｌｎ（Ｉc／３Ｉs） ーｌｎ（Ｉc／３Ｉs）］＝ＶR108 上式を簡単にすると、Ｖtｌｎ（９）＝ＶR108になる。
上記のことから、抵抗１０８を流れる正の係数の温度依
存電流Ｉrefが下式により定義できることが示される。
即ち、 Ｉref＝（Ｖtｌｎ（９））／Ｒ108 （６） 但し、ＶtはｋＴ／ｑで定義される熱電圧であり、ここ
でｋはボルツマン定数、Ｔはケルビン単位の温度、ｑは
電荷、Ｒ108は抵抗１０８の抵抗値である。この回路は
Ｖtが温度と共に抵抗１０８の値より急激に増加する方
法で実現されるため、Ｉrefは正の温度係数を有する。
【００２４】抵抗１６、８２、９２が実質的に等しい値
を持ち、トランジスタ２４、８６、９０が実質的に等し
いエミッタ面積を持つため、図示された回路はトランジ
スタ２４を経てトランジスタ２４の４つの４分の１コレ
クタに流れる電流Ｉrefを反射する。抵抗９２もまた抵
抗８０と等しく、トランジスタ９０がトランジスタ８４
と等価であるため、電流Ｉrefもまたトランジスタ８４
を経て、温度依存電流が負の係数を有する電流Ｉref2を
生じる回路に反射される。トランジスタ８８は、ＰＮＰ
基板トランジスタである。
【００２５】負の係数の温度依存電流Ｉref2を生じるた
めに、電流Ｉrefがトランジスタ１１０に順バイアスを
掛け、これが更にトランジスタ１１２に順バイアスを掛
ける。トランジスタ１１２のベースおよびエミッタ間に
接続された抵抗１１４は、トランジスタ１１２のＶbeに
比例しかつ抵抗１１４の値に反比例する電流を有する。
トランジスタ１１２のＶbeは負の温度係数を持ち抵抗１
１４の値が正の温度係数を有するため、抵抗１１４に流
れる電流Ｉref2は負の温度係数を有する。
【００２６】抵抗２０および１８が実質的に等しい抵抗
値を有するため、これも相互に実質的に同じトランジス
タ３０および２８は、電流Ｉref2がトランジスタ２８を
経て反射されるようにセットアップされ、電流Ｉref2の
４分の１がトランジスタ２８の４つのコレクタの各々を
通って反射される。トランジスタ９８はＰＮＰ基板トラ
ンジスタである。
【００２７】実質的に温度に依存しない入力バッファを
得るためには、電流ＩrefおよびＩr ef2の温度係数は、
これらが回路中の他の温度係数を相殺するようにセット
アップされねばならない。温度が上昇するにつれてトラ
ンジスタのＶbe電圧が低下して、負の温度係数を示す。
抵抗６６の抵抗値は温度と共に増加して、正の温度係数
を示す。
【００２８】温度係数を均衡させると、トランジスタ５
２のＶbeの温度係数は、トランジスタ５４のＶbeの温度
係数と同じであると見做すことができる。従ってこれら
の温度係数は相互に相殺して、その結果閾値Ｖtlおよび
Ｖthにおける正味変化を生じない。この簡素化により、
温度シフトの計算にキャビティでトランジスタ５０のＶ
be、抵抗６６の抵抗値および基準電流ＩrefおよびＩ
ref2のみを含めることができる。
【００２９】ハイ・レベルの閾値では、Ｖbe52がＶbe54
と等しいものとして、 Ｖth＝Ｒ66（Ｉref＋０．５Ｉref2）＋Ｖbe50 （７） 但し、Ｉrefは式（６）において先に定義した如くであ
り、ここで Ｉref2＝Ｖbe112／Ｒ114 （８） 但し、Ｖbe112はトランジスタ１１２のＶbeであり、Ｒ
114は抵抗１１４の抵抗値である。ロー・レベルの閾値
では、 Ｖtl＝Ｒ66（０．７５Ｉref＋０．２５Ｉref2）＋Ｖbe50 （９） 式（６）、（７）、（８）および（９）から、 Ｖth＝Ｒ66Ｖtｌｎ（９）/Ｒ108＋Ｒ66Ｖbe112/（２Ｒ114）＋Ｖbe50 （10） Ｖtl＝3Ｒ66Ｖtln(９)/(４Ｒ108)＋Ｒ66Ｖt112/(４Ｒ114)＋Ｖbe50 （11） トランジスタ１１２およびトランジスタ５０が共に同じ
エミッタ面積を持つため、これらトランジスタは非常に
似たＶbe温度係数を有する。このため、式（10）および
（11）は更に簡単にすることができる。即ち、 Ｖth＝Ｒ66Ｖtln（９）／Ｒ108＋Ｖbe（１＋Ｒ66／（２Ｒ114）） （12） 但し、Ｖbe＝Ｖbe112＝Ｖbe50、および Ｖtl＝3Ｒ66Ｖtln(9)/(4Ｒ108)＋Ｖbe(1＋Ｒ66)/(4Ｒ114)） （13） ＶthおよびＶtlが温度と共に変化しないためには、上式
の２項の温度の変動は等しくなければならず、また反対
の符号でなければならない。抵抗の項は全て比として現
れるため、その温度係数は打消されて温度に依存する係
数ではない。抵抗Ｒ、他の要因の温度係数に対する要因
を倍加する。熱電圧Ｖtは℃当たり約８７μＶだけ変化
し、Ｖbeの温度係数は℃当たり約−１．８ｍＶであるこ
とが判る（註：Ｖbeの温度係数はコレクタ電流、プロセ
ス・パラメータおよびトランジスタ・サイズと共に変化
する）。
【００３０】ＶthおよびＶtlに対する実質的にゼロの温
度係数を得るためには、下式を解かねばならない。即
ち、 0.86μＶＲ66ln（9）／Ｒ108＝1.8ｍＶ(１＋Ｒ66／(２Ｒ114)) （14） 0.86μＶ3Ｒ66ln（9）／（4Ｒ108）＝1.8ｍＶ(１＋Ｒ66／(4Ｒ114)) （15） 式（１４）および（１５）は同時に解かれねばならず、
この解のプロセスは性格上反復解となることがある。こ
の解のプロセスは当業者には容易に行うことができる。
【００３１】上記の解はその簡単さの故にある者は選好
されるが、抵抗６６、１０８および１１４の値に対する
更に正確な解はトランジスタの各コレクタにおける基準
電流の温度変動を含めることにより見出すことができ
る。トランジスタのベータ項および当業者には周知の他
の二次的および三次的効果もまた含めることができる。
これら因数の全てを用いる解は、上記因数の全てが勘案
されるコンピュータのシミュレーション・プログラムの
使用により当業者により容易に得ることができる。
【００３２】ヒステリシスは閾値式の電流Ｉrefおよび
Ｉref2成分における等しい変化の結果であるため、ハイ
およびローの閾値セッティング間のＲ66を流れる電流の
相対的比率は変化しない。従って、ＶtlとＶth間の比率
は温度と共に変化しない。このことは、本発明において
可能となる、実質的に温度不感の閾値およびヒステリシ
ス特性を提供する。
【００３３】この回路の成功した構成は、下記の要素値
を用いて達成された。即ち、抵抗１６＝抵抗８０＝抵抗
８２＝抵抗９２＝５００Ω、抵抗２０＝抵抗１８＝１．
２５ｋΩ、抵抗１０８＝３４０Ω、抵抗１１４＝３８０
０Ω、抵抗６４＝１０ｋΩ、抵抗６６＝５５００Ω、お
よび抵抗６８＝２０ｋΩである。上記の値により、２．
００ボルトに等しいＶth、および１．６０ボルトに等し
いＶtlが得られた。−４０乃至１６５℃のテスト温度範
囲にわたり、上記回路のＶthに対する統計的平均値は僅
かに４１ｍＶだけ変位したに過ぎない。
【００３４】当業者は、特定の設計の実現のため所要の
入力バッファ特性を達成するために上記要素値を変更す
ることは容易にできよう。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】図１の回路に使用される第１および第２の基準
電流を生じる回路を示す図である。
【図３】ハイおよびロー閾値に関して入力信号および出
力信号を示すタイミング図である。
【符号の説明】
１０ 外部抵抗 １４ 電圧源線 ４８ トランジスタ ５０ トランジスタ ５２ トランジスタ ５４ トランジスタ ５８ トランジスタ ６６ 抵抗 ８２ 抵抗

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 非平衡終端された伝送からデータを受取
    る入力バッファ回路において、複数の温度依存構成要素
    と、正の温度係数を持つ第１の温度依存電流（Ｉref）
    を生じる第１の温度依存電流ジェネレータ（８１）と、
    負の温度係数を持つ第２の温度依存電流（Ｉref2）を生
    じる第２の温度依存電流ジェネレータ（１１０、１１
    ２、１１４）とを設け、前記第１および第２の温度依存
    電流（Ｉref、Ｉref2）の正と負の温度依存係数は、前
    記複数の温度依存構成要素の温度係数を相殺するもので
    あり、第１のトランジスタ（５２）のエミッタがハイの
    閾値レベル（Ｖth）より高い電圧にある時、第２のトラ
    ンジスタ（５４）がオフにバイアスが掛けられ、また前
    記第１のトランジスタ（５２）のエミッタがローの閾値
    レベル（Ｖtl）より低い電圧にある時、前記第２のトラ
    ンジスタ（５４）がオンにバイアスが掛けられるように
    互いに接続された第１および第２のトランジスタ（５
    ２、５４）を含む入力回路と、該入力回路と接続され
    て、前記第２のトランジスタ（５４）のバイアス状態に
    応答して抵抗（６６）に流れる第１および第２の温度依
    存電流（Ｉref、Ｉref2）の一部を選択的に通す閾値回
    路（４８、５０、５８）を設け、ハイおよびローの閾値
    レベル（Ｖth、Ｖtl）が抵抗（６６）に流れる電流量に
    依存し、前記閾値回路と接続されて、前記ハイの閾値レ
    ベル（Ｖth）より高い電圧が前記第１のトランジスタ
    （５２）のエミッタに加えられる時該閾値回路に応答し
    て第１の出力信号レベルに切換えられ、かつ前記ローの
    閾値レベル（Ｖtl）より低い電圧が前記第１のトランジ
    スタ（５２）のエミッタに加えられる時第２の出力信号
    レベルに切換えられる出力回路（６０）を設け、前記閾
    値回路が、互いに接続されかつ第５および第６のトラン
    ジスタ（２４、２８）と接続された第３および第４のト
    ランジスタ（５０、５８）を含み、該第５および第６の
    トランジスタの各々が４つのコレクタを含み、前記第５
    のトランジスタ（２４）がその４つのコレクタの各々に
    おける第１の温度依存電流（Ｉref）の４分の１を生じ
    るようにされ、前記第６のトランジスタ（２８）がその
    ４つのコレクタの各々における第２の温度依存電流（Ｉ
    ref2）の４分の１を生じるようにされ、前記第１乃至第
    ６のトランジスタは、前記第２のトランジスタ（５４）
    がオンにバイアスが掛けられる時、第４のトランジスタ
    （５８）が、前記第５のトランジスタ（２４）からの第
    １の温度依存電流（Ｉref）の全てと、前記第６のトラ
    ンジスタ（２８）からの第２の温度依存電流（Ｉref2）
    の半分とを抵抗（６６）へ伝送するように、また前記第
    ２のトランジスタ（５４）がオフにバイアスが掛けられ
    る時、第３のトランジスタ（５０）が、前記第５のトラ
    ンジスタ（２４）からの第１の温度依存電流（Ｉref）
    の４分の３と、前記第６のトランジスタ（２８）からの
    第２の温度依存電流（Ｉref2）の４分の１とを前記抵抗
    （６６）へ伝送するように、互いに接続されることを特
    徴とするてなることを特徴とする入力バッファ回路。
  2. 【請求項２】 前記第２のトランジスタ（５４）がオフ
    にバイアスを掛けられる時、前記抵抗（６６）に流れる
    電流量が、前記第１の温度依存電流（Ｉref）の全てと
    前記第２の温度依存電流（Ｉref2）の半分との和に実質
    的に等しくなるようにされ、また該第２のトランジスタ
    （５４）がオンにバイアスが掛けられる時、前記第１の
    温度依存電流（Ｉref）の４分の３と前記第２の温度依
    存電流（Ｉref2）の４分の１との和に実質的に等しくな
    るようにされることを特徴とする請求項１記載の入力バ
    ッファ回路。
JP4211455A 1991-08-09 1992-08-07 入力バッファ回路 Expired - Fee Related JP2581492B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/742,814 US5121004A (en) 1991-08-09 1991-08-09 Input buffer with temperature compensated hysteresis and thresholds, including negative input voltage protection
US742814 1991-08-09

Publications (2)

Publication Number Publication Date
JPH05206799A JPH05206799A (ja) 1993-08-13
JP2581492B2 true JP2581492B2 (ja) 1997-02-12

Family

ID=24986339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4211455A Expired - Fee Related JP2581492B2 (ja) 1991-08-09 1992-08-07 入力バッファ回路

Country Status (4)

Country Link
US (1) US5121004A (ja)
EP (1) EP0527513B1 (ja)
JP (1) JP2581492B2 (ja)
DE (1) DE69205522T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369319A (en) * 1992-12-21 1994-11-29 Delco Electronics Corporation Comparator having temperature and process compensated hysteresis characteristic
FR2757964B1 (fr) * 1996-12-31 1999-03-05 Sgs Thomson Microelectronics Regulateur de tension serie
US5910737A (en) * 1997-06-30 1999-06-08 Delco Electronics Corporation Input buffer circuit with differential input thresholds operable with high common mode input voltages
US6124732A (en) * 1998-07-15 2000-09-26 Lucent Technologies, Inc. Signaling voltage range discriminator
US6222470B1 (en) * 1999-09-23 2001-04-24 Applied Micro Circuits Corporation Voltage/current reference with digitally programmable temperature coefficient
GB2355552A (en) 1999-10-20 2001-04-25 Ericsson Telefon Ab L M Electronic circuit for supplying a reference current
US6522117B1 (en) 2001-06-13 2003-02-18 Intersil Americas Inc. Reference current/voltage generator having reduced sensitivity to variations in power supply voltage and temperature
US20090121770A1 (en) 2007-03-29 2009-05-14 Linear Technology Corporation Method for clamping a semiconductor region at or near ground

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3166678A (en) * 1960-03-07 1965-01-19 Avco Corp Signal-sensitive gating circuit controlled by a signal-operated switch having different threshold levels for turn off and turn on
CH407212A (de) * 1963-08-29 1966-02-15 Siemens Ag Albis Amplitudendiskriminator mit einer bistabilen Schaltung
US3346846A (en) * 1963-12-18 1967-10-10 Sperry Rand Corp Signal level detection circuit having automatically changed impedance
GB1095163A (en) * 1964-07-03 1967-12-13 Gen Electric Co Ltd Improvements in or relating to electric circuit arrangements employing transistors
GB1095148A (en) * 1964-07-03 1967-12-13 Gen Electrical Company Ltd Improvements in or relating to electric circuit arrangements employing transistors
US3487233A (en) * 1966-11-03 1969-12-30 Ibm Detector with upper and lower threshold points
US3546481A (en) * 1967-10-18 1970-12-08 Texas Instruments Inc Threshold circuit for comparing variable amplitude voltages
US3700921A (en) * 1971-06-03 1972-10-24 Motorola Inc Controlled hysteresis trigger circuit
US3851189A (en) * 1973-06-25 1974-11-26 Hughes Aircraft Co Bisitable digital circuitry
JPS596033Y2 (ja) * 1975-10-28 1984-02-24 三洋電機株式会社 リモ−トコントロ−ルシンゴウジユシンカイロ
US4435658A (en) * 1981-02-17 1984-03-06 Burroughs Corporation Two-level threshold circuitry for large scale integrated circuit memories
US4620115A (en) * 1984-09-07 1986-10-28 Advanced Micro Devices, Inc. Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage
US4642488A (en) * 1985-09-03 1987-02-10 Codex Corporation CMOS input buffer accepting TTL level inputs
US4710793A (en) * 1985-09-04 1987-12-01 Motorola, Inc. Voltage comparator with hysteresis
US4730126A (en) * 1986-08-27 1988-03-08 Advanced Micro Devices, Inc. Temperature compensated high performance hysteresis buffer
US4683416A (en) * 1986-10-06 1987-07-28 Motorola, Inc. Voltage regulator
US5034626A (en) * 1990-09-17 1991-07-23 Motorola, Inc. BIMOS current bias with low temperature coefficient

Also Published As

Publication number Publication date
DE69205522T2 (de) 1996-05-09
EP0527513B1 (en) 1995-10-18
EP0527513A3 (en) 1993-05-19
JPH05206799A (ja) 1993-08-13
EP0527513A2 (en) 1993-02-17
DE69205522D1 (de) 1995-11-23
US5121004A (en) 1992-06-09

Similar Documents

Publication Publication Date Title
US4507573A (en) Current source circuit for producing a small value output current proportional to an input current
JPH04266110A (ja) バンドギャップ基準回路
EP0165263A1 (en) Temperature compensated ttl to ecl translator
CN101105414A (zh) 用以产生一感测信号的温度感测装置及其方法
JPH04273714A (ja) 温度係数０を有し、かつヒステリシスを設けた低消費電力電流比較器
US4634897A (en) Comparator having a hysteresis characteristic
US4021722A (en) Temperature-sensitive current divider
EP0196906A2 (en) Automatic gain control detection circuit
JP2581492B2 (ja) 入力バッファ回路
US5111071A (en) Threshold detection circuit
US5808507A (en) Temperature compensated reference voltage source
US6605987B2 (en) Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence
US7495426B2 (en) Temperature setpoint circuit with hysteresis
JP2809927B2 (ja) 定電流源回路
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
GB2240442A (en) Threshold voltage generating circuit for integrated circuit
JP2825396B2 (ja) 電流源回路
JP2729001B2 (ja) 基準電圧発生回路
JP4130856B2 (ja) 電流源回路
JPH05324108A (ja) 定電流出力回路
JP2550241B2 (ja) フローティング電源回路
JPH0535351A (ja) 定電流回路
JPH0477329B2 (ja)
JPH06260925A (ja) レベルシフト回路
JPH05158566A (ja) 基準電圧・電流源

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees