JPH0535351A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0535351A JPH0535351A JP19044991A JP19044991A JPH0535351A JP H0535351 A JPH0535351 A JP H0535351A JP 19044991 A JP19044991 A JP 19044991A JP 19044991 A JP19044991 A JP 19044991A JP H0535351 A JPH0535351 A JP H0535351A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【構成】第１のカレントミラー回路４と第２のカレント
ミラー回路５を設ける。第１のカレントミラー回路４の
出力電流の一つであるトランジスタＱ5 のコレクタ電流
ＩC5が、第２のカレントミラー回路５の入力電流とな
り、更に、第２のカレントミラー回路５の出力電流ＩC1
が、第１のカレントミラー回路４の入力電流となるよう
に、２つのカレントミラー回路でループを作る。 【効果】出力端子３（トランジスタＱ4 のコレクタ）か
ら取り出される出力電流の温度特性を、トランジスタＱ
5 およびＱ1 のエミッタ電流や飽和電流の影響を受け
ず、物理的な温度の変化にのみ依存するようにして、高
精度にすることができる。
ミラー回路５を設ける。第１のカレントミラー回路４の
出力電流の一つであるトランジスタＱ5 のコレクタ電流
ＩC5が、第２のカレントミラー回路５の入力電流とな
り、更に、第２のカレントミラー回路５の出力電流ＩC1
が、第１のカレントミラー回路４の入力電流となるよう
に、２つのカレントミラー回路でループを作る。 【効果】出力端子３（トランジスタＱ4 のコレクタ）か
ら取り出される出力電流の温度特性を、トランジスタＱ
5 およびＱ1 のエミッタ電流や飽和電流の影響を受け
ず、物理的な温度の変化にのみ依存するようにして、高
精度にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は定電流回路に関し、特
に、バイポーラトランジスタを用いたカレントミラー回
路によって構成され、出力電流に温度特性を持たせた型
の定電流回路に関する。
に、バイポーラトランジスタを用いたカレントミラー回
路によって構成され、出力電流に温度特性を持たせた型
の定電流回路に関する。
【０００２】
【従来の技術】この種の定電流回路は、例えば、フィル
タなどを集積化して半導体集積回路のチップ上に構成し
た場合に問題となる、温度の変化による特性変動を、こ
のフィルタに供給される電流の温度特性を利用してキャ
ンセルするために、故意に所定の温度特性を持たせるよ
うにしたものである。
タなどを集積化して半導体集積回路のチップ上に構成し
た場合に問題となる、温度の変化による特性変動を、こ
のフィルタに供給される電流の温度特性を利用してキャ
ンセルするために、故意に所定の温度特性を持たせるよ
うにしたものである。
【０００３】従来のこの種の定電流回路の一例の回路図
を図３に示す。図３を参照すると、この定電流回路は、
ＰＮＰ型のバイポーラトランジスタ（以後トランジスタ
と記す）Ｑ2 およびＱ3 を入力のトランジスタとし、Ｐ
ＮＰトランジスタＱ4 を出力のトランジスタとするカレ
ントミラー回路である。ＮＰＮトランジスタＱ1 および
抵抗Ｒ1 は、このカレントミラー回路の出力電流の大き
さを決めるとともに、その温度特性を決めるためのもの
である。尚、入力のトランジスタＱ2 および出力のトラ
ンジスタＱ4 のエミッタと高位電源端子１との間に設け
られた抵抗Ｒ2 およびＲ4 によっても出力電流の大きさ
を設定することができる。
を図３に示す。図３を参照すると、この定電流回路は、
ＰＮＰ型のバイポーラトランジスタ（以後トランジスタ
と記す）Ｑ2 およびＱ3 を入力のトランジスタとし、Ｐ
ＮＰトランジスタＱ4 を出力のトランジスタとするカレ
ントミラー回路である。ＮＰＮトランジスタＱ1 および
抵抗Ｒ1 は、このカレントミラー回路の出力電流の大き
さを決めるとともに、その温度特性を決めるためのもの
である。尚、入力のトランジスタＱ2 および出力のトラ
ンジスタＱ4 のエミッタと高位電源端子１との間に設け
られた抵抗Ｒ2 およびＲ4 によっても出力電流の大きさ
を設定することができる。
【０００４】この定電流回路は以下のように動作する。
今、定電圧源２の定電圧をＲref ，温度特性生成用のト
ランジスタＱ1 のベース・エミッタ間電圧をＶBE1 ，出
力電流決定用の抵抗Ｒ1 の抵抗値をＲ1 とすると、トラ
ンジスタＱ1 のエミッタ電流ＩE1は、 ＩE1＝（Ｖref −ＶBE1 ）／Ｒ1 となる。
今、定電圧源２の定電圧をＲref ，温度特性生成用のト
ランジスタＱ1 のベース・エミッタ間電圧をＶBE1 ，出
力電流決定用の抵抗Ｒ1 の抵抗値をＲ1 とすると、トラ
ンジスタＱ1 のエミッタ電流ＩE1は、 ＩE1＝（Ｖref −ＶBE1 ）／Ｒ1 となる。
【０００５】ここで、上の式において定電圧Ｖref およ
び抵抗値Ｒ1 が温度によって変化しないとすると、エミ
ッタ電流ＩE1の温度特性は、トランジスタＱ1 のベース
・エミッタ間電圧ＶBE1 によって決まる。そして、この
ような温度特性を持ったエミッタ電流からトランジスタ
Ｑ1 のベース電流を差し引いた電流がそれぞれの出力の
トランジスタＱ4 に流れ、出力端子３から取り出され、
例えばフィルタや増幅回路などのような外部の回路（図
示せず）に供給される。
び抵抗値Ｒ1 が温度によって変化しないとすると、エミ
ッタ電流ＩE1の温度特性は、トランジスタＱ1 のベース
・エミッタ間電圧ＶBE1 によって決まる。そして、この
ような温度特性を持ったエミッタ電流からトランジスタ
Ｑ1 のベース電流を差し引いた電流がそれぞれの出力の
トランジスタＱ4 に流れ、出力端子３から取り出され、
例えばフィルタや増幅回路などのような外部の回路（図
示せず）に供給される。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の温度特性を持たせた定電流回路では、出力電流の温度
特性が、温度特性生成用のトランジスタＱ1のベース・
エミッタ間電圧ＶBE1 によって決められる。
の温度特性を持たせた定電流回路では、出力電流の温度
特性が、温度特性生成用のトランジスタＱ1のベース・
エミッタ間電圧ＶBE1 によって決められる。
【０００７】ところが、一般にトランジスタのベース・
エミッタ間電圧ＶBEは、エミッタ電流をＩE ，ベース・
エミッタ間電圧をＶBE，飽和電流をＩS とすると、 ＶBE≒（ｋＴ／ｑ）ｌｎ（ＩE ／ＩS ） （但し、ｑは電子の電荷、ｋはボルツマン定数、Ｔは絶
対温度。） で表されることからも分るように、温度の他に、エミッ
タ電流や飽和電流の影響を受ける。
エミッタ間電圧ＶBEは、エミッタ電流をＩE ，ベース・
エミッタ間電圧をＶBE，飽和電流をＩS とすると、 ＶBE≒（ｋＴ／ｑ）ｌｎ（ＩE ／ＩS ） （但し、ｑは電子の電荷、ｋはボルツマン定数、Ｔは絶
対温度。） で表されることからも分るように、温度の他に、エミッ
タ電流や飽和電流の影響を受ける。
【０００８】すなわち、図３に示す従来の定電流回路
は、その出力電流が、（ｋＴ／ｑ）という物理的な温度
定数だけでなく、トランジスタＱ1 のエミッタ電流ＩE1
の変動や飽和電流ＩS1のばらつきの影響を受けるので、
温度特性を精度良く決めることが難しいという問題を含
んでいる。
は、その出力電流が、（ｋＴ／ｑ）という物理的な温度
定数だけでなく、トランジスタＱ1 のエミッタ電流ＩE1
の変動や飽和電流ＩS1のばらつきの影響を受けるので、
温度特性を精度良く決めることが難しいという問題を含
んでいる。
【０００９】このような定電流源が、前述のフィルタ
や、相互アドミタンスを電流でコントロールするような
増幅器などの用途に用いられると、例えば、この増幅器
の相互アドミタンスの温度特性を極力おさえ込むように
負帰還回路などを付け加えなければならないことにな
る。このようなことは、増幅器の回路設計が複雑にな
る、集積回路化した時のチップ面積が大きくなる、消費
電力が大きくなるなど、小型化、高密度化、低消費電力
化が極度に要求されている電子機器にとって非常に好ま
しくない結果をもたらす。
や、相互アドミタンスを電流でコントロールするような
増幅器などの用途に用いられると、例えば、この増幅器
の相互アドミタンスの温度特性を極力おさえ込むように
負帰還回路などを付け加えなければならないことにな
る。このようなことは、増幅器の回路設計が複雑にな
る、集積回路化した時のチップ面積が大きくなる、消費
電力が大きくなるなど、小型化、高密度化、低消費電力
化が極度に要求されている電子機器にとって非常に好ま
しくない結果をもたらす。
【００１０】本発明は、上述のような従来の定電流回路
の問題点に鑑みてなされたもので、出力電流の温度特性
が、物理的な温度係数のみで決定されるような定電流回
路を提供することを目的とする。
の問題点に鑑みてなされたもので、出力電流の温度特性
が、物理的な温度係数のみで決定されるような定電流回
路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の定電流回路は、
第１のバイポーラトランジスタによって供給される電流
を入力電流とする第１のカレントミラー回路と、この第
１のカレントミラー回路の出力電流の一つを入力電流と
し、前述の第１のバイポーラトランジスタを出力のトラ
ンジスタとして、第１のカレントミラー回路とループを
なす第２のカレントミラー回路とを含み、第１のカレン
トミラー回路の出力電流のうち、前述の一つの出力電流
とは異なる他の出力電流が、外部の回路へ供給されるよ
うに構成されている。
第１のバイポーラトランジスタによって供給される電流
を入力電流とする第１のカレントミラー回路と、この第
１のカレントミラー回路の出力電流の一つを入力電流と
し、前述の第１のバイポーラトランジスタを出力のトラ
ンジスタとして、第１のカレントミラー回路とループを
なす第２のカレントミラー回路とを含み、第１のカレン
トミラー回路の出力電流のうち、前述の一つの出力電流
とは異なる他の出力電流が、外部の回路へ供給されるよ
うに構成されている。
【００１２】
【実施例】次に、本発明の最適な実施例について説明す
る。図１は、本発明の第１の実施例による定電流回路の
回路図である。
る。図１は、本発明の第１の実施例による定電流回路の
回路図である。
【００１３】図１を参照すると、本実施例において、第
１のカレントミラー回路４は、図３に示す従来の定電流
回路におけるカレントミラー回路に相当する。そして、
本実施例が、従来の定電流回路と異なるのは、第１のカ
レントミラー回路４の電流源としてのトランジスタＱ1
のベース部分と、この第１のカレントミラー回路４に出
力のＮＰＮトランジスタＱ5 および抵抗Ｒ5 が増えてい
る点と、第２のカレントミラー回路５が付け加えられて
いる点である。
１のカレントミラー回路４は、図３に示す従来の定電流
回路におけるカレントミラー回路に相当する。そして、
本実施例が、従来の定電流回路と異なるのは、第１のカ
レントミラー回路４の電流源としてのトランジスタＱ1
のベース部分と、この第１のカレントミラー回路４に出
力のＮＰＮトランジスタＱ5 および抵抗Ｒ5 が増えてい
る点と、第２のカレントミラー回路５が付け加えられて
いる点である。
【００１４】第２のカレントミラー回路５は、ＮＰＮト
ランジスタＱ6 ，このトランジスタＱ6 のコレクタとベ
ースとの間にベースとエミッタが接続されたＮＰＮトラ
ンジスタＱ7 ，抵抗Ｒ7 ，定電圧源２，トランジスタＱ
1 および抵抗Ｒ1 からなっている。そして、トランジス
タＱ6 は、コレクタがトランジスタＱ5のコレクタに接
続され、エミッタが定電圧源２を介して接地端子６に接
続されている。又、ベースがトランジスタＱ1 のベース
に接続されている。トランジスタＱ7 は、コレクタが抵
抗Ｒ7 を介して高位電源端子１に接続されている。すな
わち、この第２のカレントミラー回路５は、第１のカレ
ントミラー回路４の出力電流の一つが入力電流になって
おり、一方、出力電流が、第１のカレントミラー回路４
の電流源としてのトランジスタＱ1 に流れる構成になっ
ている。
ランジスタＱ6 ，このトランジスタＱ6 のコレクタとベ
ースとの間にベースとエミッタが接続されたＮＰＮトラ
ンジスタＱ7 ，抵抗Ｒ7 ，定電圧源２，トランジスタＱ
1 および抵抗Ｒ1 からなっている。そして、トランジス
タＱ6 は、コレクタがトランジスタＱ5のコレクタに接
続され、エミッタが定電圧源２を介して接地端子６に接
続されている。又、ベースがトランジスタＱ1 のベース
に接続されている。トランジスタＱ7 は、コレクタが抵
抗Ｒ7 を介して高位電源端子１に接続されている。すな
わち、この第２のカレントミラー回路５は、第１のカレ
ントミラー回路４の出力電流の一つが入力電流になって
おり、一方、出力電流が、第１のカレントミラー回路４
の電流源としてのトランジスタＱ1 に流れる構成になっ
ている。
【００１５】以下に、本実施例の回路動作について説明
する。今、第１のカレントミラー回路４において、抵抗
Ｒ1 によって決まるトランジスタＱ1 のコレクタ電流を
ＩC1とすると、この電流ＩC1に比例した電流ＩC5がトラ
ンジスタＱ5 のコレクタから出力されトランジスタＱ6
のコレクタに入力される。
する。今、第１のカレントミラー回路４において、抵抗
Ｒ1 によって決まるトランジスタＱ1 のコレクタ電流を
ＩC1とすると、この電流ＩC1に比例した電流ＩC5がトラ
ンジスタＱ5 のコレクタから出力されトランジスタＱ6
のコレクタに入力される。
【００１６】この時、電流ＩC5に対する電流ＩC1の比を
ｎとし、更に、トランジスタＱ5 の飽和電流をＩS5，ト
ランジスタＱ1 の飽和電流をｍＩS5（但し、ｍは、トラ
ンジスタＱ1 の飽和電流に対するトランジスタＱ5 の飽
和電流の比）とすると、トランジスタＱ1 のベース・エ
ミッタ間電圧ＶBE1 およびトランジスタＱ5 のベース・
エミッタ間電圧ＶBE5 はそれぞれ、次式で与えられる。 ＶBE5 ＝（ｋＴ／ｑ）ｌｎ（ｎＩC1／ＩS5） ＶBE1 ＝（ｋＴ／ｑ）ｌｎ（ＩC1／ｍＩS5） 従って、抵抗Ｒ1 に流れる電流ＩE1は、定電圧源２の電
圧をＶref とすると、
ｎとし、更に、トランジスタＱ5 の飽和電流をＩS5，ト
ランジスタＱ1 の飽和電流をｍＩS5（但し、ｍは、トラ
ンジスタＱ1 の飽和電流に対するトランジスタＱ5 の飽
和電流の比）とすると、トランジスタＱ1 のベース・エ
ミッタ間電圧ＶBE1 およびトランジスタＱ5 のベース・
エミッタ間電圧ＶBE5 はそれぞれ、次式で与えられる。 ＶBE5 ＝（ｋＴ／ｑ）ｌｎ（ｎＩC1／ＩS5） ＶBE1 ＝（ｋＴ／ｑ）ｌｎ（ＩC1／ｍＩS5） 従って、抵抗Ｒ1 に流れる電流ＩE1は、定電圧源２の電
圧をＶref とすると、
【００１７】
【００１８】となり、抵抗Ｒ1 および定電圧源２に、温
度特性が平坦な特性のものを選べば、トランジスタＱ1
のエミッタ電流ＩE1は、上記の式内の（ｋＴ／ｑ）ｌ
ｎ（ｎ・ｍ）で決まる温度係数を持つことになる。
度特性が平坦な特性のものを選べば、トランジスタＱ1
のエミッタ電流ＩE1は、上記の式内の（ｋＴ／ｑ）ｌ
ｎ（ｎ・ｍ）で決まる温度係数を持つことになる。
【００１９】そして、式からはトランジスタＱ5 およ
びＱ1 のエミッタ電流および飽和電流の項が消去されて
いるので、電流ＩE1の温度特性は、（ｋＴ／ｑ）ｌｎ
（ｎ・ｍ）という定数によってのみ決まり、高精度な温
度特性を持つ出力電流が、出力端子３から取り出され
る。特に、このような定電流回路を集積回路化すると、
トランジスタＱ5 とＱ1 との特性を非常によく揃えるこ
とができるので、本発明の効果を更に高めることができ
る。
びＱ1 のエミッタ電流および飽和電流の項が消去されて
いるので、電流ＩE1の温度特性は、（ｋＴ／ｑ）ｌｎ
（ｎ・ｍ）という定数によってのみ決まり、高精度な温
度特性を持つ出力電流が、出力端子３から取り出され
る。特に、このような定電流回路を集積回路化すると、
トランジスタＱ5 とＱ1 との特性を非常によく揃えるこ
とができるので、本発明の効果を更に高めることができ
る。
【００２０】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例の回路図である。
する。図２は、本発明の第２の実施例の回路図である。
【００２１】図２を参照すると、本実施例が図１に示す
第１の実施例と異なるのは、スタータ回路７が設けられ
ている点である。スタータ回路７は、第１のカレントミ
ラー回路４のトランジスタＱ1 に並列に接続されたＮＰ
ＮトランジスタＱ8 と、抵抗Ｒ8 と２つのダイオードＤ
1 およびＤ2 が直列に接続された回路とからなってい
る。この直列の回路は、トランジスタＱ8 のベースにバ
イアスを与えるためのものであって、高位電源端子１と
接地端子６との間に接続され、ダイオードＤ1とダイオ
ードＤ2 の接続点とトランジスタＱ8 のベースとが接続
されている。
第１の実施例と異なるのは、スタータ回路７が設けられ
ている点である。スタータ回路７は、第１のカレントミ
ラー回路４のトランジスタＱ1 に並列に接続されたＮＰ
ＮトランジスタＱ8 と、抵抗Ｒ8 と２つのダイオードＤ
1 およびＤ2 が直列に接続された回路とからなってい
る。この直列の回路は、トランジスタＱ8 のベースにバ
イアスを与えるためのものであって、高位電源端子１と
接地端子６との間に接続され、ダイオードＤ1とダイオ
ードＤ2 の接続点とトランジスタＱ8 のベースとが接続
されている。
【００２２】上述のスタータ回路７は、本発明の定電流
回路が集積回路化された時に、電源投入時の動作がより
確実に行なわれるようにするために設けられたものであ
る。以下にその説明をする。
回路が集積回路化された時に、電源投入時の動作がより
確実に行なわれるようにするために設けられたものであ
る。以下にその説明をする。
【００２３】本実施例の定電流回路は、集積回路化され
た定電流回路である。この場合、電源８は集積回路の外
部から供給されるが、定電圧源２は、端子の数を増やさ
ないためにチップ上に作り込まれている。そして、この
定電圧源２は、通常の場合、トランジスタＱ5 のエミッ
タから電流が供給されて始めて動作し、定電圧Ｖrefを
発生するような構成であることが多い。
た定電流回路である。この場合、電源８は集積回路の外
部から供給されるが、定電圧源２は、端子の数を増やさ
ないためにチップ上に作り込まれている。そして、この
定電圧源２は、通常の場合、トランジスタＱ5 のエミッ
タから電流が供給されて始めて動作し、定電圧Ｖrefを
発生するような構成であることが多い。
【００２４】今、本実施例の定電流回路において、電源
８がオフされて定電流回路が停止状態にある場合を考え
る。この時、電源８がオンされると、スタータ回路７の
抵抗Ｒ8 とダイオードＤ1 およびＤ2 には電源８からの
電圧が加わる。そして、トランジスタＱ8 が、ダイオー
ドＤ1 とＤ2 の接続点の電位によってバイアスされ、導
通する。この結果、第１のカレントミラー回路において
は、抵抗Ｒ2 ，トランジスタＱ2 トランジスタＱ8 ，抵
抗Ｒ1 の経路で電流ＩC8が流れ、この電流ＩC8によって
トランジスタＱ1 に出力電流ＩC5が表われる。
８がオフされて定電流回路が停止状態にある場合を考え
る。この時、電源８がオンされると、スタータ回路７の
抵抗Ｒ8 とダイオードＤ1 およびＤ2 には電源８からの
電圧が加わる。そして、トランジスタＱ8 が、ダイオー
ドＤ1 とＤ2 の接続点の電位によってバイアスされ、導
通する。この結果、第１のカレントミラー回路において
は、抵抗Ｒ2 ，トランジスタＱ2 トランジスタＱ8 ，抵
抗Ｒ1 の経路で電流ＩC8が流れ、この電流ＩC8によって
トランジスタＱ1 に出力電流ＩC5が表われる。
【００２５】そして、この出力電流ＩC5がトランジスタ
Ｑ5 を通って定電圧源２に流れることにより、定電圧源
２が作動し始め電圧を発生する。このように定電圧源２
が作動するとトランジスタＱ1 に電流が流れ始め、最終
的にトランジスタＱ1 のベース電位がトランジスタＱ8
のベース電位よりも高くなると、トランジスタＱ8 がカ
ットオフし、第１のカレントミラー回路を流れる電流が
トランジスタＱ1 の方を流れるように切り替ってこの定
電流回路は通常の動作状態になる。そして、定常状態に
なってからは第１の実施例と同一の動作を行ない、第１
の実施例と同一の効果を示す。
Ｑ5 を通って定電圧源２に流れることにより、定電圧源
２が作動し始め電圧を発生する。このように定電圧源２
が作動するとトランジスタＱ1 に電流が流れ始め、最終
的にトランジスタＱ1 のベース電位がトランジスタＱ8
のベース電位よりも高くなると、トランジスタＱ8 がカ
ットオフし、第１のカレントミラー回路を流れる電流が
トランジスタＱ1 の方を流れるように切り替ってこの定
電流回路は通常の動作状態になる。そして、定常状態に
なってからは第１の実施例と同一の動作を行ない、第１
の実施例と同一の効果を示す。
【００２６】以上述べたように、本実施例の定電流回路
は集積回路化されたものであって、特に、電源投入時の
動作がより確実に行なわれるようにされたものである。
は集積回路化されたものであって、特に、電源投入時の
動作がより確実に行なわれるようにされたものである。
【００２７】尚、上述した第１の実施例および第２の実
施例において、第２のカレントミラー回路５内の、トラ
ンジスタＱ7 および抵抗Ｒ7 は、カレントミラー回路を
構成するためのものであって、本発明はこれに限られる
ものではない。第２のカレントミラー回路として、他の
型のカレントミラー回路、例えば、トランジスタＱ5 の
コレクタとベースとを短絡させた基本的なカレントミラ
ー回路であっても本発明の効果が損なわれるものでない
ことは明らかである。
施例において、第２のカレントミラー回路５内の、トラ
ンジスタＱ7 および抵抗Ｒ7 は、カレントミラー回路を
構成するためのものであって、本発明はこれに限られる
ものではない。第２のカレントミラー回路として、他の
型のカレントミラー回路、例えば、トランジスタＱ5 の
コレクタとベースとを短絡させた基本的なカレントミラ
ー回路であっても本発明の効果が損なわれるものでない
ことは明らかである。
【００２８】また、実施例では、第１のカレントミラー
回路４が、トランジスタＱ3 ，抵抗Ｒ3 ，トランジスタ
Ｑ2 および抵抗Ｒ2 で構成されているが、上に述べたと
同じ理由により、トランジスタＱ2 のベースとコレクタ
とが短絡されたような型のカレントミラー回路であって
もよいし、もっと別の型のものであってもよい。
回路４が、トランジスタＱ3 ，抵抗Ｒ3 ，トランジスタ
Ｑ2 および抵抗Ｒ2 で構成されているが、上に述べたと
同じ理由により、トランジスタＱ2 のベースとコレクタ
とが短絡されたような型のカレントミラー回路であって
もよいし、もっと別の型のものであってもよい。
【００２９】
【発明の効果】以上説明したように、請求項１記載の定
電流回路は、出力電流を決める第１のカレントミラー回
路と、この第１のカレントミラー回路の出力電流の一つ
を入力電流とする第２のカレントミラー回路とを備えて
いる。そして、第２のカレントミラー回路の出力を、第
１のカレントミラー回路の入力電流として返えすように
ループを構成している。
電流回路は、出力電流を決める第１のカレントミラー回
路と、この第１のカレントミラー回路の出力電流の一つ
を入力電流とする第２のカレントミラー回路とを備えて
いる。そして、第２のカレントミラー回路の出力を、第
１のカレントミラー回路の入力電流として返えすように
ループを構成している。
【００３０】このことにより、請求項１記載の発明によ
れば、出力電流の温度特性が、物理的な温度の変化によ
ってのみ決まるような、高精度の温度特性を有する定電
流回路を提供することができる。このような定電流回路
は、例えば、フィルタや増幅器の電流供給源として用
い、これらの回路の温度特性をキャンセルするように働
かせると、従来必要であった負帰還回路などを使用する
必要がなくなる。
れば、出力電流の温度特性が、物理的な温度の変化によ
ってのみ決まるような、高精度の温度特性を有する定電
流回路を提供することができる。このような定電流回路
は、例えば、フィルタや増幅器の電流供給源として用
い、これらの回路の温度特性をキャンセルするように働
かせると、従来必要であった負帰還回路などを使用する
必要がなくなる。
【００３１】このようなことは、増幅器などの回路設計
を容易にする、集積回路化した時のチップ面積をするこ
とができる、消費電力を小さくするのに寄与するなど、
小型化、高密度化、低消費電力化が極度に要求されてい
る電子機器にとって非常に大きな効果をもたらす。
を容易にする、集積回路化した時のチップ面積をするこ
とができる、消費電力を小さくするのに寄与するなど、
小型化、高密度化、低消費電力化が極度に要求されてい
る電子機器にとって非常に大きな効果をもたらす。
【００３２】更に、請求項２記載の発明は、スタータ回
路を設けることにより、集積回路化され定電圧源が内蔵
された場合に、特に電源投入時により確実に動作するよ
うな定電流回路を提供することができる。このことは、
近年、電子回路の集積回路化が進んでいる状況のもとで
は、非常に大きな利点である。
路を設けることにより、集積回路化され定電圧源が内蔵
された場合に、特に電源投入時により確実に動作するよ
うな定電流回路を提供することができる。このことは、
近年、電子回路の集積回路化が進んでいる状況のもとで
は、非常に大きな利点である。
【図１】本発明の第１の実施例による定電流回路の回路
図である。
図である。
【図２】本発明の第２の実施例の定電流回路の回路図で
ある。
ある。
【図３】従来の定電流回路の回路図である。
１ 高位電源端子
２ 定電圧源
３ 出力端子
４ 第１のカレントミラー回路
５ 第２のカレントミラー回路
６ 接地端子
７ スタータ回路
８ 電源
Claims (2)
- 【請求項１】 第１のバイポーラトランジスタによって
供給される電流を入力電流とする第１のカレントミラー
回路と、 この第１のカレントミラー回路の出力電流の一つを入力
電流とし、前記第１のバイポーラトランジスタを出力の
トランジスタとして、前記第１のカレントミラー回路と
ループをなす第２のカレントミラー回路とを含み、 第１のカレントミラー回路の出力電流のうち、前記一つ
の出力電流とは異なる他の出力電流が、外部の回路へ供
給されるように構成されていることを特徴とする定電流
回路。 - 【請求項２】 スタータ回路を有し、電源投入後の初期
の期間、前記第１のカレントミラー回路の入力電流が前
記スタータ回路により供給されるように構成されたこと
を特徴とする請求項１記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19044991A JPH0535351A (ja) | 1991-07-31 | 1991-07-31 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19044991A JPH0535351A (ja) | 1991-07-31 | 1991-07-31 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535351A true JPH0535351A (ja) | 1993-02-12 |
Family
ID=16258319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19044991A Pending JPH0535351A (ja) | 1991-07-31 | 1991-07-31 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685090B1 (ko) * | 2006-01-05 | 2007-02-22 | 주식회사 케이이씨 | 정전류 구동 회로 |
| JP2008311984A (ja) * | 2007-06-15 | 2008-12-25 | Nec Electronics Corp | バイアス回路 |
| EP3859486A1 (en) * | 2020-01-28 | 2021-08-04 | Analog Devices, Inc. | Current mirror arrangements with reduced input impedance |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126117A (ja) * | 1984-07-17 | 1986-02-05 | Rohm Co Ltd | 定電流発生回路 |
| JPS61118820A (ja) * | 1984-11-15 | 1986-06-06 | Nec Corp | 定電流回路 |
-
1991
- 1991-07-31 JP JP19044991A patent/JPH0535351A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126117A (ja) * | 1984-07-17 | 1986-02-05 | Rohm Co Ltd | 定電流発生回路 |
| JPS61118820A (ja) * | 1984-11-15 | 1986-06-06 | Nec Corp | 定電流回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685090B1 (ko) * | 2006-01-05 | 2007-02-22 | 주식회사 케이이씨 | 정전류 구동 회로 |
| JP2008311984A (ja) * | 2007-06-15 | 2008-12-25 | Nec Electronics Corp | バイアス回路 |
| EP3859486A1 (en) * | 2020-01-28 | 2021-08-04 | Analog Devices, Inc. | Current mirror arrangements with reduced input impedance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US20070296392A1 (en) | Bandgap reference circuits | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPS6222283B2 (ja) | ||
| JP4689126B2 (ja) | 電子回路 | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| JPH0535351A (ja) | 定電流回路 | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPH10268953A (ja) | 電流源回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH103321A (ja) | 電流出力回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| US20020014911A1 (en) | Semiconductor integrated circuit | |
| JP2679062B2 (ja) | 定電圧発生回路 | |
| US4230980A (en) | Bias circuit | |
| JPH07104876A (ja) | 定電流回路内蔵ｉｃ | |
| JPH0993912A (ja) | 半導体集積回路 | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JPH0542489Y2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JP3784910B2 (ja) | 出力回路 | |
| JP2002196832A (ja) | 基準電圧発生回路及びこれを用いた定電流回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH07336200A (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |