JPH0993912A

JPH0993912A - 半導体集積回路

Info

Publication number: JPH0993912A
Application number: JP24193395A
Authority: JP
Inventors: Hironobu Izumi; 啓修出水
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-09-20
Filing date: 1995-09-20
Publication date: 1997-04-04
Anticipated expiration: 2015-09-20
Also published as: JP3239052B2

Abstract

(57)【要約】【課題】半導体集積回路内で検出する電流の検出精度
を向上し、温度特性も改善する。【解決手段】電流モードを制御方式昇圧型スイッチン
グ電源回路の制御用ＩＣ２５内には、メタル配線を利用
した電流検出抵抗２７が含まれ、パワートランジスタ２
６の出力電流を精度良く検出することができる。メタル
配線を利用したことによる温度特性は、電圧制限回路３
７に補償用の温度特性を持たせ、コンパレータ３０で相
殺させる。これによってパワートランジスタ２６の過電
流保護や、負荷抵抗２３の両端の電圧の制御精度を向上
させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流検出機能を有
する半導体集積回路、特に過電流保護あるいは電流モー
ド型として動作するスイッチング電源に好適に使用する
ことができる半導体集積回路に関する。

【０００２】

【従来の技術】近年、半導体集積回路にはパワートラン
ジスタなどの出力素子と、パワートランジスタなどに流
れる電流を検出するための抵抗などが集積して形成さ
れ、外部に接続する部品数の削減が図られている。図７
は、電流モード制御方式の昇圧型スイッチング電源回路
の概略的な構成を示す。入力される電圧Ｖｉｎには直列
にコイル１が挿入され、ダイオード２を介して負荷抵抗
３に電流が供給される。負荷抵抗３には、並列にコンデ
ンサ４が接続されている。負荷抵抗３に供給する電圧
は、半導体集積回路（以下「ＩＣ」と略称する）５によ
って制御される。ＩＣ５内にはパワートランジスタ６、
電流検出抵抗７、カレントアンプ８、エラーアンプ９お
よびコンパレータ１０などが形成されている。エラーア
ンプ９は、負荷抵抗３の両端間に直列接続される分圧抵
抗１１，１２の中点の電圧を検出する。ＩＣ５内には、
さらに発振器１３およびドライブ回路１４も含まれ、パ
ワートランジスタ６をスイッチング制御する。

【０００３】図８は、図７の昇圧型スイッチング電源回
路の動作波形を示す。（Ａ）に示すように、発振器１３
は、たとえば２０μ秒のＯＳＣ周期毎ＷにＳｅｔ信号を
発生する。ドライブ回路１４は、時刻ｔ１に、発振器１
３からＳｅｔ信号が与えられると、パワートランジスタ
６をＯＮ状態に制御する。パワートランジスタ６がＯＮ
状態となると、パワートランジスタ６のコレクタ・エミ
ッタ間電圧は飽和電圧まで低下し、（Ｂ）に示すように
コレクタ電圧Ｖｃはほとんど接地ＧＮＤの電位に近くま
で低下する。パワートランジスタ６がＯＮ状態のときに
は、（Ｃ）に示すように、そのエミッタ電流ＩＥは、入
力電圧Ｖｉｎとパワートランジスタ６の飽和電圧Ｖｓａ
ｔとの差をコイル１のインタクタンスＬの値で除算した
傾きに従って増加する。この間にコイル１に流れる電流
によって、コイル１には電磁的なエネルギが蓄えられ
る。コイル１に蓄えられた電磁エネルギは、パワートラ
ンジスタ６が時刻ｔ２にＯＦＦ状態となってパワートラ
ンジスタ６に流れるコレクタ電流が遮断されると、ダイ
オード２を介して負荷抵抗３およびコンデンサ４に流れ
る電流ＩＤを（Ｄ）に示すように供給する。すなわち、
負荷抵抗３には、時刻ｔ１からｔ２まではコンデンサ４
に充電されている電荷を放電する電流が流れ、時刻ｔ２
から次のＳｅｔ信号が立上がる時刻ｔ３までは、ダイオ
ード２を介して流れる電流が負荷抵抗３に供給されると
ともに、コンデンサ４を充電する。

【０００４】（Ｅ）に示すように、カレントアンプ８か
らの出力は、（Ｃ）に示すエミッタ電流ＩＥに対応して
変化する。カレントアンプ８の出力はコンパレータ１０
でエラーアンプ９からの出力レベルＬｅと比較され、エ
ラーアンプ９からの出力レベルＬｅを超える時刻ｔ２に
コンパレータ１０からは（Ｆ）に示すようなＲｅｓｅｔ
信号が導出される。ドライブ回路１４は、コンパレータ
１０からのＲｅｓｅｔ信号が立上がると、パワートラン
ジスタ６をＯＦＦ状態とする。

【０００５】エラーアンプ９の出力は、負荷抵抗３の両
端の出力電圧Ｖ０が設定値より低くなるほど高くなり、
Ｖ０が設定値よりも高くなるほど低くなる。すなわち、
出力電圧Ｖ０が低くなると、エラーアンプ９からの出力
電圧が高くなるので、カレントアンプ８の出力が高くな
るまでパワートランジスタ６がＯＮ状態を続ける。これ
によってコイル１での電磁的エネルギの蓄積量が増大
し、出力電圧Ｖ０が大きくなるフィードバック機構が形
成される。出力電圧Ｖ０が設定値より高いときには、逆
の動作を行う。エラーアンプ９内の基準電圧をＶｒｅ
ｆ、分圧抵抗１１，１２の抵抗値をＲ１，Ｒ２とする
と、出力電圧Ｖ０は次の第１式で表される。

【０００６】

【数１】

【０００７】エラーアンプ９内には、リミッタ回路が設
けられ、パワートランジスタ６に流れる電流の上限を制
限することによって、過電流保護を行うことができる。

【０００８】図７のパワートランジスタ６の代わりに、
出力トランジスタ１５として、小電力用のパワートラン
ジスタ１６を、たとえば６０個並列に接続して構成され
る。各パワートランジスタ１６のエミッタには、エミッ
タ拡散抵抗１７が直列に接続される。図１の電流検出抵
抗７としては、エミッタ拡散抵抗１７の内からの一つを
該当させる。電流検出抵抗としてのエミッタ拡散抵抗１
７は、約１０Ωの抵抗値を有し、その温度係数は約２０
００ｐｐｍ／℃である。カレントアンプ８は、電流検出
抵抗７の電圧降下分を検出し、約１０倍に増幅する。

【０００９】

【発明が解決しようとする課題】図７に示すようなスイ
ッチング電源回路では、電流検出抵抗７をエミッタ拡散
抵抗１７によって形成している。この抵抗値の精度は±
２０％と大きく、かつ温度係数が２０００ｐｐｍ／℃あ
ることから、過電流検出レベルが大きくばらついてしま
う。大きい方にばらついたときには、パワートランジス
タ１６に流れる電流が大きくなるまで保護されないの
で、パワートランジスタ１６として大きな電流容量を有
する大型のものが必要となる。また、一つの出力トラン
ジスタ１５として、たとえば６０個のパワートランジス
タ１６を並列に接続する際に、各パワートランジスタ１
６のエミッタ電流ＩＥが均等に流れていれば問題は生じ
ないけれども、実際には温度分布の変化などによって均
一には流れず、このことによっても誤差が増大する。

【００１０】本発明の目的は、半導体集積回路内で精度
よく電流を検出することができ、検出した電流によって
信頼性の高い動作を行わせることができる半導体集積回
路を提供することである。

【００１１】

【課題を解決するための手段】本発明は、検出すべき電
流が流れ、電流検出区間が設けられるメタル配線と、メ
タル配線の電気抵抗値の温度特性を補償しながら、予め
定める電流値に対応する基準電圧を発生する温度補償手
段と、前記電流検出区間での電圧降下分が入力され、前
記温度補償手段からの基準電圧に基づいて、メタル配線
の電流検出区間を流れる電流が前記予め定める電流値を
超えるか否かを判定する電流判定手段とを含むことを特
徴とする半導体集積回路である。本発明に従えば、メタ
ル配線区間に検出すべき電流が流れる電流検出区間を設
け、メタル配線の電気抵抗値の温度特性を補償する基準
電圧に基づいて、電流検出区間での電圧降下分から電流
が予め定める電流値を超えるか否かを判定する。メタル
配線の電気抵抗値は温度変化によっての変動が大きいけ
れども、基準電圧で温度補償を行うので、正確に予め定
める電流値を超えたか否かを判定することができる。電
流の検出が正確に行われるので、精度が良くかつ信頼性
の高い動作を行わせることができる。電流検出はメタル
配線の部分で行うので、検出抵抗形成用の拡散を行う必
要がなく、メタル配線を有効に利用することができる。

【００１２】また本発明は、出力素子を含み、前記電流
検出区間は、出力素子を流れる電流の経路に設けられる
ことを特徴とする。本発明に従えば、出力素子を流れる
電流の経路に電流検出区間を設けるので、出力素子の動
作に関連する制御を正確に行うことができる。

【００１３】また本発明の前記出力素子は、スイッチン
グ電源回路のスイッチング素子として動作し、前記電流
判定手段の判定出力に応答して、出力電圧の制限を行う
電圧制限手段を含むことを特徴とする。本発明に従え
ば、電流判定手段の出力によってスイッチング電源回路
の出力電圧を制限するので、信頼性の高いスイッチング
電源回路を容易に構成することができる。

【００１４】また本発明の前記電圧制限手段は、前記出
力素子の過電流保護を行うことを特徴とする。本発明に
従えば、スイッチング電源回路のスイッチング素子の過
電流保護を有効に行うことができ、信頼性の高いスイッ
チング電源回路を実現することができる。

【００１５】また本発明の前記スイッチング電源回路は
電流モード型であり、前記電圧制限手段は出力電圧制御
を行うことを特徴とする。本発明に従えば、電流モード
型スイッチング電源回路の出力電圧を、高精度で行うこ
とができる。

【００１６】また本発明の前記出力素子は、並列に接続
される複数個からなり、前記電流検出区間は、出力素子
全体に対して共通に設けられることを特徴とする。本発
明に従えば、複数個の出力素子を並列に接続するので、
一つの出力素子当たりの熱損失を小さく抑えることがで
きる。電流検出区間はメタル配線に設けるので、複数個
の出力素子全体に対して容易に共通接続状態を実現する
ことができる。

【００１７】また本発明の前記出力素子は、並列に接続
される複数個からなる複数の群を形成し、前記電流検出
区間は、予め選択される出力素子の群に対して設けられ
ることを特徴とする。本発明に従えば、電流検出区間を
メタル配線上に設けるので、その精度を高めることがで
き、部分的な出力素子の群に対して設けても、出力素子
全体に対する精度の良い制御を行うことができる。

【００１８】

【発明の実施の形態】図１は、本発明の実施の一形態に
よる制御方式による昇圧型スイッチングレギュレータの
構成を示す。コイル２１、ダイオード２２および負荷抵
抗２３が直列に接続され、コンデンサ２４が負荷抵抗２
３に並列に接続される。コイル２１とダイオード２２の
アノードとの接続点には、ＩＣ２５内のパワートランジ
スタ２６のコレクタが接続される。ＩＣ２５内には、パ
ワートランジスタ２６のエミッタ側に接続される電流検
出抵抗２７が含まれる。また電流検出抵抗２７の両端間
の電圧降下分を検出するカレントアンプ２８、負荷抵抗
２３の両端間の電圧に対応する電圧を検出するエラーア
ンプ２９、カレントアンプ２８およびエラーアンプ２９
の出力を比較するコンパレータ３０も含まれる。負荷抵
抗２３の両端間の電圧は、直列に接続される分圧抵抗３
１，３２によって検出される。分圧抵抗３１，３２の接
続点から得られる検出電圧は、エラーアンプ２９に入力
される。ＩＣ２５内には、発振器３３およびドライブ回
路３４も含まれる。

【００１９】エラーアンプ２９内には、反転入力側に分
圧抵抗３１，３２からの入力電圧が入力されるコンパレ
ータ３５、コンパレータ３５の非反転入力側に基準電圧
Ｖｒｅｆを与える基準電圧源３６、コンパレータ３５の
出力側に設けられる電圧制限回路３７が含まれる。ドラ
イブ回路３４には、ＲＳフリップフロップ３８およびド
ライバ３９が含まれる。ＲＳフリップフロップ３８のリ
セット入力Ｒには、コンパレータ３０からのＲｅｓｅｔ
信号が入力される。ＲＳフリップフロップ３８のセット
入力Ｓには、発振器３３からのクロック信号がＳｅｔ信
号として入力される。ＩＣ２５の動作は、図８によって
示すＩＣ５の動作と同等である。しかしながら、電流検
出抵抗２７をＩＣ２５のメタル配線を利用して形成する
点が、ＩＣ５における拡散抵抗利用と異なる。

【００２０】図１のスイッチング電源回路において、コ
イル２１のインダクタンスＬはたとえば１００μＨ、コ
ンデンサ４の容量Ｃは４７０μＦ、エラーアンプ内のコ
ンパレータ３５のゲインは１００倍で４０ｄＢ、カレン
トアンプ２８のゲインは１０倍で２０ｄＢである。コイ
ル２１を流れる電流ＩＬは、パワートランジスタ２６を
流れる電流ＩＥとなるか、ダイオード２２を流れる電流
ＩＤとなるか、パワートランジスタ２６のスイッチング
状態に応じて切換わる。

【００２１】図２は、図１のパワートランジスタ２６の
構成を示す。本実施形態では、小容量のパワートランジ
スタ４１を２４０個集積し、それぞれのエミッタにエミ
ッタ拡散抵抗４２を挿入した状態で、全体として並列接
続してパワートランジスタ２６として動作させる。各パ
ワートランジスタ４１のエミッタ拡散抵抗４２は、約１
０Ωの抵抗値を有し、各パワートランジスタ４１に流れ
るエミッタ電流ＩＥの均質性を高める。パワートランジ
スタ４１の数が多い分だけ、均質性を高めることがで
き、スイッチング電流が一部分に集中しにくくなり、破
壊されにくくなる。

【００２２】電流検出抵抗２７は、各パワートランジス
タ４１のエミッタ電流が合流した後に挿入されており、
半導体集積回路としてのメタル配線を行う部分の一部に
形成される。パワートランジスタ４１の全体のエミッタ
電流ＩＥを全て直接検出するので、検出精度を高めるこ
とができる。またメタル配線における抵抗値は５０ｍΩ
程度であり、そのばらつきは±１０％であって、エミッ
タ拡散領域として形成する場合の±２０％よりも小さく
することができるので、一層検出精度を高めることがで
きる。しかしながらメタル配線は、たとえばアルミニウ
ム（Ａｌ）などを使用するので、抵抗温度係数は約３９
００ｐｐｍ／℃程度となり、エミッタ拡散抵抗の場合の
約２０００ｐｐｍ／℃よりも大きくなってしまう。これ
を改善するため、本実施形態では、電圧制限回路３７に
温度特性を持たせ、制限電圧の温度特性をメタル配線の
抵抗温度特性に対応して調整可能としている。

【００２３】図３は、図１の電圧制限回路３７の構成を
示す。ＮＰＮトランジスタ５１のコレクタ電流Ｉ１が流
れるＰＮＰトランジスタ５２は、ＰＮＰトランジスタ５
３と対を成してカレントミラー回路を構成する。電流Ｉ
２が流れるＰＮＰトランジスタ５３のコレクタ側にはＰ
ＮＰトランジスタ５４のベースが接続される。電圧制限
回路３７には、正の一定電圧Ｖｓ＝２．３Ｖが印加さ
れ、この低電圧Ｖｓを抵抗５５，５６で分圧した電圧Ｖ
１がＮＰＮトランジスタ５１のベースに印加される。Ｎ
ＰＮトランジスタ５１のエミッタと接地ＧＮＤとの間に
は、抵抗５７が接続される。ＰＮＰトランジスタ５３の
コレクタとＰＮＰトランジスタ５４のベースとの共通接
続点と、接地ＧＮＤとの間には抵抗５８が接続される。
抵抗５５，５６，５７，５８の抵抗値をＲ１１，Ｒ１
２，Ｒ１３，Ｒ１４とする。抵抗値の一例は、Ｒ１１＝
３０ｋΩ、Ｒ１２＝１６ｋΩ、Ｒ１３＝１ｋΩ、Ｒ１４
＝１０ｋΩである。

【００２４】電圧制限回路３７の制限電圧をＶｌとする
と、このＶｌが電流検出抵抗２７の温度特性である３９
００ｐｐｍ／℃と同じレベルで温度変化すれば、温度変
化による検出電流値の変動分を相殺させることができ
る。Ｖｌ＝２Ｖとすると、＋３９００ｐｐｍ／℃の温度
特性を持たせるためには、１℃当たり７．８ｍＶの上昇
が必要となる。トランジスタ５１，５４のベース・エミ
ッタ間電圧をＶＢＥ１，ＶＢＥ４とすれば、Ｖｌは次の
第２式で表される。

【００２５】

【数２】

【００２６】すなわちカレントミラー回路を構成するＰ
ＮＰトランジスタ５２，５３のコレクタ電流Ｉ１，Ｉ２
は等しく、各トランジスタ５１，５２，５３，５４のベ
ース・エミッタ間電圧もＶＢＥで等しいとみなせるから
である。エミッタ電圧Ｖｌの温度特性は、次の第３式で
表される。

【００２７】

【数３】

【００２８】ＶＢＥの温度特性は、シリコントランジス
タであるので、−２ｍＶである。したがって、Ｒ１４と
Ｒ１３との比は第４式に示すように４．９となる。

【００２９】

【数４】

【００３０】すなわち、Ｒ１４／Ｒ１３＝４．９とすれ
ば、Ｖｌ＝２ＶとしたときのＶｌの温度特性は＋３９０
０ｐｐｍ／℃となり、メタル配線を抵抗として利用した
ときの温度特性と合わせることができ、温度による変動
分を相殺することができる。Ｒ１４／Ｒ１３の比を小さ
くすれば、Ｖｌの正の温度特性が小さくなり、過電流検
出レベルも少し負の温度特性となる。メタル配線の温度
特性よりも小さくなる分は、早く過電流として検出して
しまう。このようにＲ１４／Ｒ１３の比によって過電流
検出レベルの温度特性を調整することができる。したが
って、電流検出抵抗２７にメタル配線を用い、その温度
係数が大きいという問題は解決される。

【００３１】図４はＩＣ２５のチップ表面における回路
配置を示し、図５は図４の切断面線Ｖ−Ｖから見た断面
を示す。図示の便宜上、小さなトランジスタの個数を４
として示す。パワートランジスタ２６はフィールド６０
内に形成され、その中にはベース拡散領域６１、エミッ
タ拡散領域６２およびコレクタ拡散領域６３が設けられ
る。ベース拡散領域６１内には、ベースコンタクト６
４，６５が設けられ、エミッタ拡散領域６２内にはエミ
ッタコンタクト６６，６７が設けられ、コレクタ拡散領
域６３内にはコレクタコンタクト６８が設けられる。Ｉ
Ｃ２５の表面には、仮想線で示すメタル配線が施され
る。ベースコンタクト６４，６５にはベース配線７１が
接続され、エミッタコンタクト６６，６７にはエミッタ
配線７２が接続され、コレクタコンタクト６８にはコレ
クタ配線７３が接続される。エミッタ配線７２は、ＧＮ
Ｄパッド７４まで延びるように形成され、途中に電流検
出区間７５が設けられる。電流検出区間７５における電
圧降下分を測定するため、検出ライン７６，７７が形成
され、図１に示すカレントアンプ２８への入力が導かれ
る。

【００３２】図５に示すように、フィールド６０は、Ｐ
型の基板８０の埋込Ｎ⁺層８１上に島として形成され
る。ベースコンタクト６４，６５、エミッタコンタクト
６６，６７およびコレクタコンタクト６８を除いたチッ
プ表面は、酸化膜８２によって保護される。フィールド
６０の周囲には分離拡散層８３が設けられる。

【００３３】図６は、本発明の実施の他の形態における
電流検出抵抗８４および出力トランジスタ８５の構成を
示す。出力トランジスタ８５は、図２に示したような小
さなパワートランジスタ４１をたとえば４８個並列に接
続して形成する。各パワートランジスタ４１のエミッタ
にはエミッタ拡散抵抗４２を接続し、動作電流の均一化
を図る。このように４８個ずつのパワートランジスタ４
１を並列接続した出力トランジスタ８５を５個並列接続
し、全体として２４０個のパワートランジスタ４１によ
って一つのパワートランジスタ８６としての動作を行わ
せる。出力トランジスタ８５の等価的なエミッタには、
メタル配線上に形成する電流検出抵抗８４がそれぞれ接
続され、そのうちの一つ、すなわち５個中の一つを代表
として出力電流を検出する。電流検出抵抗８４は精度良
く形成することができ、しかも各出力トランジスタ８５
に平均化されており、しかも従来に比較すれば少ない５
個中の１個で検出するので、電流検出精度を従来の場合
に比較して向上させることができる。

【００３４】以上の実施の形態では、パワートランジス
タとしてバイポーラトランジスタの場合について説明し
ているけれども、ＭＯＳトランジスタなどの他の出力素
子であっても同様の制御を行うことができる。また、昇
圧型スイッチング電源回路のスイッチングトランジスタ
の出力電流を検出しているけれども、他の形式のスイッ
チング電源回路や、リニア安定化電源用の半導体集積回
路など、電流出力素子を含む半導体集積回路、あるいは
電流検出の必要がある半導体集積回路にも同様に温度補
償を行うことによってメタル配線を利用した電流検出を
行うことができる。

【００３５】

【発明の効果】以上のように本発明によれば、半導体集
積回路内にメタル配線を利用して電流検出区間を設ける
ので、拡散領域を利用して電流検出区間を形成する場合
に比較して高精度で電流を検出することができる。メタ
ル配線の抵抗温度特性は温度補償されるので、半導体集
積回路としての動作の信頼性を高めることができる。

【００３６】また本発明によれば、半導体集積回路内の
出力素子に流れる電流を精度良く検出することができる
ので、半導体集積回路を信頼性の高い状態で使用するこ
とができる。

【００３７】また本発明によれば、スイッチング電源回
路のスイッチング素子を、電流判定手段の判定出力に応
答して出力電圧の制限を行うので、スイッチング電源回
路を信頼性の高い状態で動作させることができる。

【００３８】また本発明によれば、出力素子の過電流保
護を信頼性の高い状態で行うことができる。

【００３９】また本発明によれば、スイッチング電源回
路を電流モード型で動作させたときの出力電圧を、信頼
性の高い状態で精度良く安定化させることができる。

【００４０】また本発明によれば、出力素子を複数個の
並列接続によって構成し、全体としての電流を精度良く
検出し、信頼性の高い動作を行わせることができる。

【００４１】また本発明によれば、複数個の出力素子の
部分的な群の出力電流に基づいて、全体の出力電流を精
度良く制御することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の電気的構成を示すブロ
ック図である。

【図２】図１の電圧制限回路の電気回路図である。

【図３】図１のパワートランジスタ２６を複数個のパワ
ートランジスタによって構成する電気回路図である。

【図４】図１のパワートランジスタ２６を複数個のパワ
ートランジスタで構成する場合のチップ表面の回路配置
図である。

【図５】図４の切断面線Ｖ−Ｖから見た断面図である。

【図６】本発明の実施の他の形態によるパワートランジ
スタおよび電流検出抵抗の構成を示す部分的な電気回路
図である。

【図７】従来からのスイッチング電源回路の概略的な電
気的構成を示すブロック図である。

【図８】図７のスイッチング電源回路の動作を示すタイ
ムチャートである。

【図９】図７のパワートランジスタと小容量のパワート
ランジスタを並列接続して構成する場合の電気回路図で
ある。

【符号の説明】

２１コイル２２ダイオード２３負荷抵抗２４コンデンサ２５ＩＣ２６，４１，８６パワートランジスタ２７，８４電流検出抵抗２８カレントアンプ２９エラーアンプ３０コンパレータ３１，３２分圧抵抗３３発振器３５コンパレータ３６基準電圧源３７電圧制限回路５１ＮＰＮトランジスタ５２，５３，５４ＰＮＰトランジスタ５５〜５８抵抗６０フィールド７５電流検出区間

Claims

【特許請求の範囲】

【請求項１】検出すべき電流が流れ、電流検出区間が
設けられるメタル配線と、メタル配線の電気抵抗値の温度特性を補償しながら、予
め定める電流値に対応する基準電圧を発生する温度補償
手段と、前記電流検出区間での電圧降下分が入力され、前記温度
補償手段からの基準電圧に基づいて、メタル配線の電流
検出区間を流れる電流が前記予め定める電流値を超える
か否かを判定する電流判定手段とを含むことを特徴とす
る半導体集積回路。
【請求項２】出力素子を含み、前記電流検出区間は、出力素子を流れる電流の経路に設
けられることを特徴とする請求項１記載の半導体集積回
路。
【請求項３】前記出力素子は、スイッチング電源回路
のスイッチング素子として動作し、前記電流判定手段の判定出力に応答して、出力電圧の制
限を行う電圧制限手段を含むことを特徴とする請求項２
記載の半導体集積回路。
【請求項４】前記電圧制限手段は、前記出力素子の過
電流保護を行うことを特徴とする請求項３記載の半導体
集積回路。
【請求項５】前記スイッチング電源回路は電流モード
型であり、前記電圧制限手段は出力電圧制御を行うことを特徴とす
る請求項３記載の半導体集積回路。
【請求項６】前記出力素子は、並列に接続される複数
個から成り、前記電流検出区間は、出力素子全体に対して共通に設け
られることを特徴とする請求項２〜５のいずれかに記載
の半導体集積回路。
【請求項７】前記出力素子は、並列に接続される複数
個から成る複数の群を形成し、前記電流検出区間は、予め選択される出力素子の群に対
して設けられることを特徴とする請求項２〜５のいずれ
かに記載の半導体集積回路。