JP3417891B2 - 電流検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷に供給される
供給電流を精度良く検出するための電流検出装置に関す
る。

【０００２】

【従来の技術】従来、パーソナルコンピュータなどに用
いられる２次電池の充電量を精度良く求めたり、自動車
における電流分配回路を監視することなどを目的とし
て、高精度な電流検出装置が望まれている。高精度な低
抵抗素子であるシャント抵抗を、検出すべき電流が流れ
る配線に直列に介設し、このシャント抵抗で生じる電圧
降下分を検出することで電流値を検出する方法が知られ
ている。

【０００３】例えば図１０では、ＰＮＰトランジスタＱ
１１，Ｑ１２と抵抗Ｒ１１を用いてシャント抵抗Ｒｓに
流れる負荷電流ＩＬに比例した電流Ｉ１２を形成し、こ
れを抵抗１２を用いて出力電圧ＶＯＵＴに変換すること
により、負荷電流ＩＬを検出するようにしている。

【０００４】また、従来、オペアンプＩＣを用いて、高
精度な低抵抗素子であるシャント抵抗の両端に発生した
電位差を差動増幅し、負荷電流に比例した電圧を出力す
る方法が知られている。しかし、この場合にはオペアン
プＩＣが有するオフセット電圧が出力電圧に重畳される
ため、特に負荷電流が小さいときの精度に問題がある。
これに対して、外付端子に可変抵抗を接続することによ
り出力電圧の調整が可能なオペアンプＩＣも存在する
が、量産には適さない。また、図１１に示す回路によ
り、オフセット電圧の影響を解消する方法が知られてい
る。

【０００５】図１１において、オペアンプＯＰ１の増幅
率が十分に大きい場合には、オペアンプＯＰ１の反転入
力端子と非反転入力端子の電位差は０とみなせる。従っ
て、 Ｉ１４・Ｒ１４＝(Ｉ１３＋ＩＬ)・ＲＳ ≒ＩＬ・ＲＳ となる。但し、Ｒ１４は抵抗Ｒ１４の抵抗値、ＲＳはシ
ャント抵抗Ｒｓの抵抗値、Ｉ１３はオペアンプＯＰ１の
反転入力端子に流入する電流、Ｉ１４はオペアンプＯＰ
１の非反転入力端子に流入する電流である。

【０００６】これによって、ＰＮＰトランジスタＱ１３
のコレクタ電流Ｉ１４は、 Ｉ１４≒ＩＬ・ＲＳ／Ｒ１４ となり、負荷電流ＩＬに比例した電流を出力することが
できる。

【０００７】

【発明が解決しようとする課題】しかし、上記した図１
０の回路では、高精度な低抵抗素子であるシャント抵抗
Ｒｓを流れる負荷電流ＩＬに比例した電圧が得られる範
囲が狭いため、小電流領域をモニタする場合と、大電流
領域をモニタする場合とで、例えば抵抗Ｒ１２の抵抗値
を切り替えるなど、異なる回路を用いる必要があるとい
う問題があった。なお、後述する「発明の実施の形態」
の欄において、図３を用いて、図１０の回路における負
荷電流と出力電圧との関係について本発明を構成する回
路と比較する。

【０００８】また、多数の回路素子を必要とするオペア
ンプＩＣを用いた図１１の回路を使用するのは、電流検
出回路のＩＣ化や製造コスト等を考慮すると好ましくな
い。

【０００９】本発明は、上記問題を解決するもので、簡
素な構成で電流を精度良く検出することができる電流検
出装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の電流検出装置
は、電源部と負荷の間に介設された電流検出用抵抗を用
いて電源部から負荷に供給される供給電流値を検出する
電流検出装置において、電流検出用抵抗の抵抗値の所定
倍率である第１抵抗値を有する第１抵抗素子と、負極性
タイプの複数のトランジスタで構成され、電流検出用抵
抗の両端部のうち電源部側の端部が第１抵抗素子を介し
て一方の入力端に接続されると共に両端部のうち負荷側
の端部が他方の入力端に接続される第１カレントミラー
回路と、正極性タイプの複数のトランジスタで構成さ
れ、第１カレントミラー回路の両出力端が両入力端にそ
れぞれ接続された第２カレントミラー回路と、この第２
カレントミラー回路の両出力端の少なくとも一方とアー
ス間に介設される第２抵抗値を有する第２抵抗素子と、
この第２抵抗素子の第２カレントミラー回路側の電圧を
検出する電圧検出手段とを備え、第１カレントミラー回
路を構成するトランジスタの制御端子とアース間にスイ
ッチ手段を設けたことを特徴とするものである。また、
好ましくは、本発明の電流検出装置において、検出した
電圧を用いて供給電流値を求める電流値検出手段を有し
ている。ここで、負極性タイプのトランジスタとは、制
御端子から電流が引き抜かれるときに電流端子間が導通
するタイプのＰＮＰトランジスタやＰチャネルＦＥＴ
（電界効果トランジスタ）などのトランジスタ（電流制
御素子）であり、正極性タイプのトランジスタとは、制
御端子に電流が入力されるときに電流端子間が導通する
タイプのＮＰＮトランジスタやＮチャネルＦＥＴなどの
トランジスタ（電流制御素子）とする。なお、第２カレ
ントミラー回路を構成するトランジスタの制御端子は第
２カレントミラー回路の一方の入力端に接続され、第１
カレントミラー回路を構成するトランジスタの制御端子
は第２カレントミラー回路の他方の入力端に接続される
ようになっている。

【００１１】この構成により、回路起動時に、スイッチ
手段を介して第１カレントミラー回路を構成するトラン
ジスタの制御端子を接地することで、電流が制御端子に
強制的に流れるため、起動に際して回路動作を確実なも
のとすることが可能となる。また、電流検出用抵抗の抵
抗値の所定倍率である第１抵抗値を有する第１抵抗素
子、第１カレントミラー回路および第２カレントミラー
回路抵抗Ｒ１を介して負荷電流の一部を精度良く分流
し、その分流した電流の出力端を、第２抵抗値を有する
第２抵抗素子を介して接地するようにしたので、簡単な
構成で、第２抵抗素子から負荷電流に比例した出力電圧
を精度良く得、この出力電圧から負荷電流を精度良く求
めることが可能となる。

【００１２】また、好ましくは、本発明の電流検出装置
におけるスイッチ手段は、トランジスタの制御端子を接
地可能なトランジスタ回路を有している。

【００１３】この構成により、スイッチ手段をトランジ
スタ回路で簡単に構成することが可能である。

【００１４】さらに、好ましくは、本発明の電流検出装
置において、トランジスタ回路を起動する１ショットパ
ルス発生回路を有している。

【００１５】この構成により、トランジスタ回路を所定
時間だけオンした後にオフさせるのに、１ショットパル
ス発生回路からの１ショットパルスを用いれば容易に行
うことが可能である。

【００１６】さらに、好ましくは、本発明の電流検出装
置において、スイッチ手段をオンオフ制御した後に電圧
検出手段による電圧検出を行うするように制御する制御
手段（本実施形態では制御手段１１またはマイクロコン
ピュータ１１ａ）を有している。また、好ましくは、本
発明の電流検出装置において、スイッチ手段をオンオフ
制御した後に電圧検出手段に電圧検出開始信号を出力す
るように制御する制御手段（本実施形態では制御手段１
１）を有している。

【００１７】この構成により、電圧検出タイミングを確
実にかつ良好に取ることが可能となる。

【００１８】さらに、好ましくは、本発明の電流検出装
置における制御手段は、一定周期毎に電圧検出を行い、
この電圧検出を行わない期間中に、一定周期毎にスイッ
チ手段をオンオフ制御させるものである。

【００１９】この構成により、一定周期毎にスイッチ手
段をオンオフ制御させるので、例えばノイズなどによっ
て、第１および第２カレントミラー回路で構成される電
流電圧変換回路が誤動作して停止しても次の周期で再起
動されて、検出電圧が常にモニタ可能である。したがっ
て、第１および第２カレントミラー回路の耐ノイズ性が
向上する。

【００２０】さらに、好ましくは、本発明の電流検出装
置は、第１カレントミラー回路は、エミッタが第１抵抗
を介して電流検出抵抗の電源部側に接続された第１トラ
ンジスタと、エミッタが電流検出抵抗の負荷側に接続さ
れ、ベースおよびコレクタが第１トランジスタのベース
に接続された第２トランジスタとを有し、第１トランジ
スタおよび第２トランジスタはＰＮＰトランジスタで構
成され、第２カレントミラー回路は、コレクタが第１ト
ランジスタのコレクタに接続された第３トランジスタ
と、コレクタが第２トランジスタのコレクタに接続さ
れ、ベースが第３トランジスタのベースおよびコレクタ
に接続された第４トランジスタとを有し、第３トランジ
スタおよび第４トランジスタはＮＰＮトランジスタで構
成され、第３トランジスタおよび第４トランジスタの少
なくとも一方のエミッタは第２抵抗素子を介して接地さ
れている。

【００２１】この構成により、第１カレントミラー回路
および第２カレントミラー回路がより簡単に構成可能で
ある。

【００２２】さらに、好ましくは、本発明の電流検出装
置は、第２抵抗値を有する第３抵抗素子と、第１抵抗素
子と同一の抵抗値を有する第４抵抗素子と、第２抵抗値
と異なる抵抗値を有する第５抵抗素子とを備え、第１カ
レントミラー回路は、エミッタが第４抵抗素子を介して
電流検出抵抗の電源部側に接続され、ベースが第１トラ
ンジスタのベースに接続されたＰＮＰトランジスタから
なる第５トランジスタを更に有し、第３トランジスタは
エミッタが第２抵抗素子を介して接地され、第４トラン
ジスタはエミッタが第３抵抗素子を介して接地され、第
５トランジスタはコレクタが前記第５抵抗素子を介して
接地されており、電圧検出手段は、第５トランジスタの
コレクタの電圧値を更に検出するものである。

【００２３】この構成により、第２抵抗素子の第２カレ
ントミラー回路側の電圧と第５抵抗素子の第５トランジ
スタ側の電圧とを、負荷電流の変化による検出電圧の変
化範囲に応じて切り換えて電圧検出を行えば、負荷電流
の変化による検出電圧の変化範囲に比べて、電圧検出手
段の検出可能な電圧範囲が狭い場合でも、精度良く好適
に負荷電流を求めることができる。また、この場合に
も、スイッチ手段によって、起動に際して回路動作を確
実なものとすることが可能となる。

【００２４】また、好ましくは、本発明の電流検出装置
は、第２抵抗値を有する所定数の第６抵抗素子を備え、
第１カレントミラー回路は、エミッタがそれぞれ第１ト
ランジスタのエミッタに接続され、ベースがそれぞれ第
１トランジスタのベースに接続されたＰＮＰトランジス
タからなる所定数の第６トランジスタを有し、所定数の
第６トランジスタのコレクタはそれぞれ第６抵抗素子を
それぞれ介して接地されている。

【００２５】この構成により、第２抵抗素子および所定
数の第６抵抗素子に流れる電流は、互いに等しいレベル
になるので、検出電圧が低くなって、電圧検出手段を低
消費電力の回路部品で構成することができ、回路の小型
化及び低コスト化が図られる。また、この場合にも、ス
イッチ手段によって、起動に際して回路動作を確実なも
のとすることが可能となる。

【００２６】

【発明の実施の形態】図１は本発明の一実施形態の電流
検出装置を含む電流供給装置の構成図である。図１にお
いて、電流供給装置１は、電源部２とアースとの間に、
電流供給用のＦＥＴ３および負荷４が直列に接続され、
駆動回路５からの駆動電圧によりＦＥＴ３が制御されて
負荷電流ＩＬ を電源部２から負荷４に供給するように
なっている。このＦＥＴ３と負荷４の間には電流検出装
置６が介設され、電流検出装置６により電源部２から負
荷４に供給される負荷電流ＩＬ が検出されるものであ
る。

【００２７】電流検出装置６は、ＦＥＴ３と負荷４の間
に介設されたシャント抵抗Ｒｓ（電流検出用抵抗）と、
シャント抵抗ＲｓのＦＥＴ３側に接続された抵抗Ｒ１
（第１抵抗素子）と、第１カレントミラー回路７と、第
２カレントミラー回路８と、第２カレントミラー回路８
の両出力端とアース間に介設された抵抗Ｒ２（第２抵抗
素子）と、抵抗Ｒ２の第２カレントミラー回路８側の出
力電圧ＶＯＵＴを検出し、出力電圧ＶＯＵＴを用いて負
荷電流が正常範囲内かどうか判定する電圧検出回路９と
を備え、シャント抵抗Ｒｓから第１カレントミラー回路
７および第２カレントミラー回路８を介し、負荷電流Ｉ
Ｌ に比例した電流を抵抗Ｒ２で電圧に変換し、これを
電圧検出回路９で検出するようになっている。また、電
流検出装置６は、第１カレントミラー回路７を構成する
トランジスタの制御端子（ベース）とアース間に介設さ
れたスイッチ手段１０と、スイッチ手段をオンオフさせ
た後に、電圧検出回路９に電圧検出開始信号を出力する
ように制御する制御手段１１とを備えている。

【００２８】シャント抵抗Ｒｓは、既知の抵抗値ＲＳ
を有する高精度な低抵抗素子で電流検出用抵抗を構成す
る。抵抗Ｒ１は、シャント抵抗Ｒｓの抵抗値の所定倍率
である第１抵抗値を有している。

【００２９】第１カレントミラー回路７は、シャント抵
抗Ｒｓの電源部側の一端が第１抵抗素子を介して一方の
入力端に接続されると共にシャント抵抗Ｒｓの負荷４側
の一端が他方の入力端に接続されている。具体的に説明
すると、第１カレントミラー回路７は、トランジスタ特
性が同一のＰＮＰトランジスタからなるトランジスタＱ
１（第１トランジスタ）およびトランジスタＱ２（第２
トランジスタ）で構成され、トランジスタＱ１のエミッ
タは、抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部２側
に接続され、トランジスタＱ１のベースはトランジスタ
Ｑ２のベースおよびコレクタに接続され、トランジスタ
Ｑ２のエミッタは、シャント抵抗Ｒｓの負荷４側に接続
されている。トランジスタＱ１およびトランジスタＱ２
のエミッタ側は第１カレントミラー回路７の両入力端を
構成し、また、トランジスタＱ１およびトランジスタＱ
２のコレクタ側は第１カレントミラー回路７の両出力端
を構成している。

【００３０】第２カレントミラー回路８はトランジスタ
特性が同一のＮＰＮトランジスタからなるトランジスタ
Ｑ３（第３トランジスタ）およびトランジスタＱ４（第
４トランジスタ）で構成され、トランジスタＱ３のコレ
クタはトランジスタＱ１のコレクタに接続され、トラン
ジスタＱ３のベースはトランジスタＱ３のコレクタおよ
びトランジスタＱ４のベースに接続され、トランジスタ
Ｑ４のコレクタはトランジスタＱ２のコレクタに接続さ
れている。トランジスタＱ３およびトランジスタＱ４の
コレクタ側は第２カレントミラー回路８の両入力端を構
成し、また、トランジスタＱ３およびトランジスタＱ４
のエミッタ側は第２カレントミラー回路８の両出力端を
構成している。

【００３１】なお、図１の回路において、ＰＮＰトラン
ジスタＱ１，Ｑ２からなるトランジスタ群Ｔ１及びＮＰ
ＮトランジスタＱ３，Ｑ４からなるトランジスタ群Ｔ２
は、それぞれ、同一半導体ウェハ上の隣接トランジスタ
を利用することなどにより、ベース・エミッタ間電圧Ｖ
ｂｅの差がほとんど無視できるような同一のトランジス
タ特性を有する構成にしている。

【００３２】例えば、ディスクリート部品で回路を構成
する場合には、隣接する２個のトランジスタを１パッケ
ージに収容したものが市販されているので、それを利用
すればよい。また、ＩＣを用いる場合には、半導体ウェ
ハ上でトランジスタＱ１とトランジスタＱ２を隣接して
配置し、トランジスタＱ３とトランジスタＱ４を隣接し
て配置することにより、それぞれベース・エミッタ間電
圧Ｖｂｅの差をほとんど無視できる程度のレベルにする
ことができる。

【００３３】抵抗Ｒ２は第２抵抗値を有し、トランジス
タＱ３およびトランジスタＱ４のエミッタとアース間に
介設されている。

【００３４】電圧検出回路９は、トランジスタＱ３およ
びトランジスタＱ４のエミッタの出力電圧ＶＯＵＴ を
検出する電圧検出手段を構成している。また、電圧検出
回路９は、検出した電圧値を用いて負荷電流ＩＬ が正
常範囲内にあるかどうかを判定する負荷電流判定手段
（電流値検出手段）を構成している。具体的に説明する
と、例えば、電圧検出回路９が１つのコンパレータ（比
較器）で構成される場合には、コンパレータによって出
力電圧ＶＯＵＴと基準電圧（下限基準電圧または上限基
準電圧）とが比較されて、負荷電流ＩＬ が正常範囲内
にあるかどうかが、コンパレータの出力によって判定さ
れ得るように構成することができる。また、電圧検出回
路９が２つのコンパレータ（比較器）で構成される場合
には、第１コンパレータによって出力電圧ＶＯＵＴと下
限基準電圧とが比較され、負荷電流ＩＬ が下限範囲内
にあるかどうかが、第１コンパレータの出力によって判
定され得る。また、第２コンパレータによって出力電圧
ＶＯＵＴと上限基準電圧とが比較され、負荷電流ＩＬ
が上限範囲内にあるかどうかが、第２コンパレータの出
力によってを判定され得る。第１コンパレータと第２コ
ンパレータの出力をアンドゲートに入力し、アンドゲー
トの出力によって負荷電流ＩＬ が正常範囲内にあるか
どうかが判定され得る。

【００３５】スイッチ手段１０は、図２に示すように、
トランジスタ回路１０１と、このトランジスタ回路１０
１を起動する１ショットパルス発生回路１０２とを有し
ている。

【００３６】トランジスタ回路１０１は、トランジスタ
Ｑ８のコレクタが抵抗Ｒ６を介してトランジスタＱ１お
よびトランジスタＱ２のベースに接続され、トランジス
タＱ８のエミッタは接地されて構成されている。１ショ
ットパルス発生回路１０２は、その出力端がトランジス
タＱ８のベースに接続され、その入力端へのトリガ信号
によってトランジスタＱ８のベースに、所定時間の１シ
ョットパルスを出力するようになっている。また、１シ
ョットパルス発生回路１０２は、電源部２から電源Ｖｃ
ｃが供給されている。

【００３７】制御手段１１は、電源投入時に１回のみ回
路駆動信号としてトリガ信号を１ショットパルス発生回
路１０２に出力させ、その所定時間経過後に、電圧検出
回路９の駆動開始信号を出力させるように制御するよう
になっている。

【００３８】ここで、スイッチ手段１０を設ける理由に
ついて以下に説明を行う。これは、トランジスタＱ１あ
るいはトランジスタＱ２のベースにベース電流が流れる
経路がないと回路が動作しないためである。なお、スイ
ッチ手段１０を設けなくても、第１カレントミラー回路
７および第２カレントミラー回路８は動作し得るが、動
作の安定性が十分ではない。即ち、実際の回路動作にお
いては、シャント抵抗Ｒｓに発生する電圧降下により流
れる図１に示す電流ILOによって、トランジスタＱ１が
コレクタ電流を流し、それが下段のトランジスタＱ３お
よびトランジスタＱ４のベース電流となり、第１カレン
トミラー回路７および第２カレントミラー回路８には電
流Ｉ１，Ｉ２が流れる。これも、トランジスタＱ２のＢ
−Ｅ間の寄生容量を経由して流れるために第１カレント
ミラー回路７および第２カレントミラー回路８が動作す
る。または、各トランジスタのコレクタ漏れ電流により
回路が動作することもある。このように、上記回路動作
が実際のトランジスタの内部構造（寄生容量）に起因し
て動作が成り立っており、トランジスタの組み合わせや
回路定数によっては安定した動作が確実に為されない。
また、ノイズや温度変化などによる誤動作（寄生容量変
化などによる回路停止）も発生し得る。したがって、安
定した回路動作を確実に行うために、回路起動時にスイ
ッチ手段１０を介して接地することで、トランジスタＱ
１およびトランジスタＱ２のベースにベース電流が流れ
る経路を強制的に設けるようにしている。

【００３９】次に、トランジスタ回路１０１の駆動から
所定時間経過後に電圧検出回路９を駆動開始させる理由
について以下に説明を行う。

【００４０】トランジスタＱ８のオンによりトランジス
タＱ１およびトランジスタＱ２のベースにベース電流を
確実に流し、第１カレントミラー回路７および第２カレ
ントミラー回路８を強制的に動作させるようにしてい
る。このトランジスタＱ８がオンのときはトランジスタ
Ｑ１，Ｑ２のベースが接地されているため、出力電圧Ｖ
ＯＵＴは、負荷電流ＩＬとは関係ない電圧（負荷電流Ｉ
Ｌとは比例しない電圧）が出力されている。このため、
トランジスタＱ８がオンの間は出力電圧ＶＯＵＴを電圧
検出回路９によってモニタしないようにしている。その
後、トランジスタＱ８がオフしても、所謂自己保持回路
の機能によって電流Ｉ１，Ｉ２は流れ続けるため、第１
カレントミラー回路７および第２カレントミラー回路８
は動作し続け、負荷電流ＩＬの変化に比例した出力電圧
ＶＯＵＴが得られる。

【００４１】次に、電流値検出手段において、出力電圧
ＶＯＵＴ から、負荷電流ＩＬ を求める原理について説
明する。まず、抵抗Ｒ１は、下記数１に示すように、シ
ャント抵抗Ｒｓの抵抗値ＲＳ のＮ倍（所定倍率）の抵
抗値Ｒ１を有するものを採用している。 （数１） Ｒ１＝Ｎ・ＲＳ トランジスタＱ１，Ｑ２のベースとＦＥＴ３のソースと
の電位差について下記数２が得られる。 （数２） Ｉ２・Ｒ１＋Ｖｂｅ(Ｑ１)＝(Ｉ１＋ＩＬ)・ＲＳ＋Ｖｂｅ
(Ｑ２) 但し、図１に示すように、Ｉ１はトランジスタＱ２に流
れるコレクタ電流、Ｉ２はトランジスタＱ１に流れるコ
レクタ電流で、Ｖｂｅ(Ｑ１)はトランジスタＱ１のベー
ス・エミッタ間電圧、Ｖｂｅ(Ｑ２)はトランジスタＱ２
のベース・エミッタ間電圧である。

【００４２】また、トランジスタＱ１とトランジスタＱ
２とは、上述したように、特性がほぼ同一のトランジス
タを採用しているので、下記数３が得られる。 （数３） Ｖｂｅ(Ｑ１)＝Ｖｂｅ(Ｑ２) 上記数１、数３を上記数２に代入すると、下記数４が得
られる。 （数４） Ｉ２＝(Ｉ１＋ＩＬ)／Ｎ また、図１の回路において、トランジスタＱ３，Ｑ４
は、いわゆるカレントミラー回路を構成している。この
カレントミラー回路では、共通のエミッタ抵抗Ｒ２を接
続しており、かつ、上述したように特性がほぼ同一のト
ランジスタを採用していることからベース・エミッタ間
電圧が等しいので、下記数５が得られる。 （数５） ＩＣ(Ｑ３)＝ＩＣ(Ｑ４) 但し、ＩＣ(Ｑ３)はトランジスタＱ３に流れるコレクタ
電流、ＩＣ(Ｑ４)はトランジスタＱ４に流れるコレクタ
電流である。

【００４３】ここで、一般に、トランジスタのｈＦＥ＝
(コレクタ電流)／(ベース電流)は十分に大きいので、各
トランジスタのエミッタ電流とコレクタ電流は等しいと
みなすことができ、下記数６、下記数７、下記数８が得
られる。 （数６） ＩＣ(Ｑ３)＝Ｉ２ （数７） ＩＣ(Ｑ４)＝Ｉ１ （数８） ＩＣ(Ｑ３)＝ＩＥ(Ｑ３) ＩＣ(Ｑ４)＝ＩＥ(Ｑ４) 従って、上記数５、数６、数７より （数９） Ｉ２＝Ｉ１ となる。従って、上記数４、数９より、 （数１０） Ｉ２＝Ｉ１＝ＩＬ／(Ｎ−１) となる。また、上記数６、数８より、 （数１１） Ｉ２＝ＩＥ(Ｑ３) となる。従って、上記数１０、数１１より、電圧検出回
路９への出力電圧ＶＯＵＴは、 （数１２） ＶＯＵＴ＝２・Ｒ２・Ｉ１ ＝２・Ｒ２・ＩＬ／(Ｎ−１) となる。従って、抵抗Ｒ２の抵抗値Ｒ２ 及び数値Ｎが
既知であるので、電圧検出回路９において、 （数１３） ＩＬ＝ＶＯＵＴ・(Ｎ−１)／(２・Ｒ２) によって、負荷電流ＩＬが求められる。

【００４４】例えば、ＲＳ＝10(ｍΩ)、Ｒ１＝1(ｋ
Ω)、Ｒ２＝33(ｋΩ)とすると、ＩＬ＝3(Ａ)のときはＶ
ＯＵＴ＝2(Ｖ)となる。

【００４５】上記構成により、以下その動作を説明す
る。まず、電源が投入されると、電源部２が駆動して駆
動回路５も駆動を開始する他、制御手段１１も駆動を開
始する。駆動回路５の駆動でＦＥＴ３がオンされ、シャ
ント抵抗Ｒｓを介して負荷４に負荷電流ＩＬが供給され
る。また、制御手段１１の駆動により、制御手段１１は
トリガ信号を１ショットパルス発生回路１０２に出力さ
せ、１ショットパルス発生回路１０２はトリガ信号を受
けてトランジスタＱ８のベースに１ショットパルスを出
力させる。これによって、トランジスタＱ８が所定時間
だけオンしてトランジスタＱ１およびトランジスタＱ２
のベースが接地され、トランジスタＱ１およびトランジ
スタＱ２のベースにベース電流が流れて、第１カレント
ミラー回路７および第２カレントミラー回路８が強制的
に動作させられる。

【００４６】次に、トランジスタＱ８はオフしても第１
カレントミラー回路７および第２カレントミラー回路８
には電流Ｉ１，Ｉ２が流れ続けるため、第１カレントミ
ラー回路７および第２カレントミラー回路８は動作し続
け、負荷電流ＩＬの変化に比例した電流電圧変換出力と
しての出力電圧ＶＯＵＴが得られる。

【００４７】この時点で、制御手段１１は、電圧検出回
路９の駆動開始信号を出力させるように制御して、電圧
検出回路９は出力電圧ＶＯＵＴをモニタして検出する。

【００４８】さらに、電圧検出回路９は、負荷電流判定
手段により、検出した出力電圧ＶＯＵＴから負荷電流Ｉ
Ｌを求め、その負荷電流ＩＬ が正常範囲内にあるかど
うかを判定する。この判定結果に応じて判定表示を行っ
たり、負荷電流ＩＬの値を表示したりすることができ
る。

【００４９】図３（ａ）は負荷電流ＩＬ の５(Ａ)から5
0(Ａ)までの変化を示す図で、横軸には単位はない。図
３（ｂ）は、図３（ａ）のように負荷電流ＩＬ が変化
したときの図１の回路及び図１０の回路における(負荷
電流ＩＬ)／(出力電圧ＶＯＵＴ)の変化を比較した図で
ある。

【００５０】図３（ｂ）において、図１の回路における
(ＩＬ)／(ＶＯＵＴ)の最小値は23.4、最大値は24.8であ
り、図１０の回路における(ＩＬ)／(ＶＯＵＴ)の最小値
は19.8、最大値は23.75である。

【００５１】すなわち、図１の回路では(ＩＬ)／(ＶＯ
ＵＴ)の変動は±３％に納まっているのに対して、図１
０の回路では±９％もの変動がある。従って、図１０の
回路を用いて負荷電流が小さい領域を精度良く検出する
ためには、図１０の抵抗Ｒ１２の抵抗値を切り替える必
要があるのに対し、図１の回路では、その必要がない。

【００５２】以上により、本実施形態によれば、回路起
動時に、スイッチ手段１０を介してトランジスタＱ１お
よびトランジスタＱ２のベースを接地することで、ベー
ス電流が流れる経路を強制的に設けるようにしているた
め、起動に際して回路動作を確実なものとすることがで
きる。つまり、本実施形態によれば、第１カレントミラ
ー回路７および第２カレントミラー回路８を単に接続し
ただけの構造では、回路動作が実際のトランジスタの内
部構造（寄生容量）に起因して成り立っており、トラン
ジスタの組み合わせや回路定数によっては安定した動作
が確実に為されず、また、ノイズや温度変化などによる
誤動作（寄生容量変化などによる回路停止）も発生する
が、これらを解消することができるものである。

【００５３】また、抵抗Ｒ１を介してシャント抵抗Ｒｓ
の電源部１側にトランジスタＱ１を接続し、トランジス
タＱ２をシャント抵抗Ｒｓの負荷４側に接続し、第２カ
レントミラー回路８を構成するトランジスタＱ３，Ｑ４
をそれぞれトランジスタＱ１，Ｑ２に接続することによ
り、負荷電流ＩＬ の一部を精度良く分流し、その分流
した電流の出力端を抵抗Ｒ２を介して接地するようにし
たので、負荷電流ＩＬに比例した電圧を精度良く得るこ
とができ、これによって負荷電流ＩＬ を精度良く求め
ることができる。

【００５４】なお、本発明は、上記実施形態に限らず、
以下の変形形態を採用することができる。

【００５５】（１）上記実施形態では、制御手段１１
は、電源投入時にトリガ信号を１ショットパルス発生回
路１０２に出力させてトランジスタ回路１０１をオンさ
せたが、１ショットパルス発生回路１０２を設けずに、
図４に示すように、制御手段１１が、電源投入時に所定
時間だけオンする回路駆動用のパルス信号をトランジス
タ回路１０１に直接出力するようにしてもよい。この場
合、トランジスタ回路１０１だけでスイッチ手段１０ａ
が構成される。

【００５６】（２）上記実施形態では、トランジスタ回
路１０１を所定時間だけ駆動させるための１ショットパ
ルス発生回路１０２および制御手段１１、さらには電圧
検出回路９を設けたが、これらの機能を、図５に示すよ
うなマイクロコンピュータ１１ａに行わせることもでき
る。この場合、マイクロコンピュータ１１ａによって、
Ｉ／Ｏポートからの回路駆動信号によりトランジスタＱ
８を一旦動作させ、一定時間後にオフした後にＡ／Ｄポ
ートより出力電圧ＶＯＵＴを読み取るように制御するこ
ともできる。この回路構成であれば、Ａ／Ｄポートは連
続的に電圧値を読み取ることはなく一定周期毎に電圧値
を読み取るため、電圧値を読み取らない期間中に、周期
毎にトランジスタＱ８をオンオフさせることも可能であ
る。本実施形態のように回路起動時に１回だけトランジ
スタＱ８をオンオフさせる場合のように、ノイズなどに
よって、カレントミラー回路で構成される電流電圧変換
回路が誤動作して停止しても、一定時間毎にトランジス
タＱ８をオンオフ制御してカレントミラー回路を強制的
に起動させるようにするため、カレントミラー回路に耐
ノイズ性があるというメリットがある。この場合、マイ
クロコンピュータ１１ａは、上記した電圧検出手段と、
検出した電圧値から負荷電流ＩＬを計算により求める電
流値検出手段と、求めた負荷電流ＩＬ が正常範囲内に
あるかどうかを判定する負荷電流判定手段との機能を内
部に有している。

【００５７】電流値計算手段においては、出力電圧ＶＯ
ＵＴ から負荷電流ＩＬ を求める上記原理に基づいて計
算が為されるものである。

【００５８】（３）図６は、図１の電流検出装置の一変
形形態を示す回路図である。なお、図１と同一部材につ
いては同一符号を付す。図６において、電流検出装置１
２は、図１の構成に加えて、抵抗値Ｒ２ の抵抗Ｒ３
（第３抵抗素子）と、抵抗値Ｒ１の抵抗Ｒ４（第４抵抗
素子）と、抵抗値Ｒ５（Ｒ５≠Ｒ２）の抵抗Ｒ５（第５
抵抗素子）と、ＰＮＰトランジスタからなり、ベース・
エミッタ間電圧がトランジスタＱ１とほぼ等しいトラン
ジスタＱ５（第５トランジスタ）とを備えている。

【００５９】そして、トランジスタＱ４のエミッタを、
トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を
介して接地している。従って、図６の回路では、トラン
ジスタＱ３のエミッタからの出力電圧ＶＯＵＴ１は、 （数１４） ＶＯＵＴ１＝Ｒ２・ＩＬ／(Ｎ−１) となる。

【００６０】また、トランジスタＱ５のエミッタは、抵
抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接続さ
れ、トランジスタＱ５のベースは、トランジスタＱ１の
ベースに接続され、トランジスタＱ５のコレクタは、抵
抗Ｒ５を介して接地されている。また、電圧検出回路９
は、更に、トランジスタＱ５のコレクタの電圧値ＶＯＵ
Ｔ２を検出し、この検出電圧値から負荷電流ＩＬ を求
めるものである。

【００６１】図６の回路において、抵抗Ｒ１，Ｒ４の抵
抗値がＲ１ で等しく、トランジスタＱ５の特性は、ト
ランジスタＱ１と同一になるように構成されているの
で、図６に示すように、トランジスタＱ１と等しい電流
Ｉ２ がトランジスタＱ５に流れることとなる。

【００６２】従って、トランジスタＱ５のコレクタから
の出力電圧ＶＯＵＴ２は、 （数１５） ＶＯＵＴ２＝Ｒ５・ＩＬ／(Ｎ−１) となる。

【００６３】この形態によれば、抵抗Ｒ１と同一抵抗値
の抵抗Ｒ４を介してシャント抵抗ＲｓのＦＥＴ３側に接
続され、トランジスタＱ１と同一特性を有するトランジ
スタＱ５を備え、コレクタ抵抗Ｒ５の抵抗値を抵抗Ｒ２
の抵抗値と異なる適当な値に設定することによって、同
一レベルの負荷電流ＩＬ に対して、異なるレベルの電
圧ＶＯＵＴ１，ＶＯＵＴ２を同時に出力することができ
る。

【００６４】従って、負荷電流ＩＬ の変化による出力
電圧ＶＯＵＴ の変化範囲に比べて、電圧検出回路９の
検出可能な電圧範囲が狭い場合でも、精度良く好適に負
荷電流ＩＬ を検出することができる。

【００６５】（４）図７は、図１の電流検出装置におけ
る他の変形形態を示す回路図である。なお、図１と同一
部材については同一符号を付す。図７において、電流検
出装置１３は、図１の回路に加えて、抵抗値Ｒ２ の抵
抗Ｒ３（第３抵抗素子）と、抵抗値Ｒ２ の抵抗Ｒ６１
〜Ｒ６４（第６抵抗素子）と、ベース・エミッタ間電圧
がトランジスタＱ１とほぼ等しいＰＮＰトランジスタＱ
６１〜Ｑ６４とを備えている。

【００６６】そして、トランジスタＱ４のエミッタは、
トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を
介して接地している。また、ＰＮＰトランジスタＱ６１
〜Ｑ６４のエミッタは、それぞれトランジスタＱ１のエ
ミッタに接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４
のベースは、それぞれトランジスタＱ１のベースに接続
され、ＰＮＰトランジスタＱ６１〜Ｑ６４のコレクタ
は、それぞれ抵抗Ｒ６１〜Ｒ６４を介して接地されてい
る。

【００６７】この形態によれば、抵抗Ｒ２，Ｒ６１〜Ｒ
６４に流れる電流は、互いに等しいレベルになるので、
それぞれＩ１ ／５になることから、これによって電圧
検出回路９を低消費電力の回路部品で構成することがで
き、回路の小型化及び低コスト化を図ることができる。

【００６８】なお、図７では、４個の抵抗Ｒ６１〜Ｒ６
４及びＰＮＰトランジスタＱ６１〜Ｑ６４を備えている
が、４個に限らず、所定数Ｍ個であればよい。これによ
って、Ｍ個の抵抗及び抵抗Ｒ２に流れる電流がＩ１ ／
(Ｍ＋１)となり、消費電力を低減することができる。

【００６９】また、この形態において、負荷電流ＩＬを
精度良く検出するためにはトランジスタＱ１，Ｑ２，Ｑ
６１〜Ｑ６４の特性を一致させる必要があるので、トラ
ンジスタ回路をＩＣにより均質に構成することが好まし
い。

【００７０】ここで、半導体ウェハ上に形成された集積
回路（Integrated Circuit、以下「ＩＣ」という。）に
おける素子の特性のばらつきについて説明する。

【００７１】ＩＣは、半導体（一般にはシリコン）のイ
ンゴットから切り出された１枚のウェハ上に公知の回路
形成工程によって多数の同一回路を形成した後に、回路
（チップ）毎にダイシングしてモールドすることによっ
て製造される。

【００７２】従って、ＩＣにおける素子の特性のばらつ
きは、１枚のウェハ内部のチップ間で発生するばらつき
と、ウェハ間のばらつきと、ウェハを切り出したインゴ
ット間のばらつきとに分けることができる。

【００７３】ＩＣにおける素子の特性のばらつきは、回
路形成工程におけるばらつき、すなわちエッチング工程
のばらつき、露光工程のばらつき、不純物拡散工程の拡
散度合いのばらつき、各工程における温度のばらつきな
どの要因によって生じる。

【００７４】この内で、上記ばらつき要因であるエッチ
ング、露光、不純物拡散の各工程はウェハ毎に行われ、
同一ウェハでは各工程の温度も同一であるので、１枚の
ウェハ内部のチップ間では、特性のばらつきが生じにく
い。特に、同一チップ内で近接して形成される素子間に
おけるばらつきは、殆ど無視することができる。

【００７５】従って、トランジスタＱ１，Ｑ２，Ｑ６１
〜Ｑ６４の特性の相対的なばらつき、トランジスタＱ
３，Ｑ４の特性の相対的なばらつき、抵抗Ｒ２，Ｒ３，
Ｒ６１〜Ｒ６４の抵抗値の相対的なばらつきは、それぞ
れ非常に低いレベルにすることができる。

【００７６】（５）図８は、図１の電流検出装置におけ
るさらに他の変形形態を示す回路図である。なお、図１
と同一部材については同一符号を付す。図８において、
電圧検出回路９を、整流素子としてのダイオードＤ１を
介して接地している。これによって、例えばバッテリか
らなる電源部２を回路に接続する際に、誤って正極と負
極とが逆に接続された場合でも、電圧検出回路９の内部
回路を保護することができる。しかし、この回路構成で
は、電圧検出回路９による検出電圧がダイオードＤ１の
順方向電圧分だけ上昇してしまう。

【００７７】そこで、図８では、図１に対して抵抗Ｒ２
の接続位置を変更するとともに、電圧検出回路９による
電圧の検出点を変更している。すなわち、抵抗Ｒ２をト
ランジスタＱ１のコレクタとトランジスタＱ３のコレク
タとの間に介設し、トランジスタＱ１のコレクタを電圧
検出回路９に接続している。

【００７８】これによって、出力電圧ＶＯＵＴ のレベ
ルがダイオードＤ１の順方向電圧に等しいトランジスタ
Ｑ３のベース・エミッタ間電圧だけ上昇するので、第１
実施形態と同様に、精度良く好適に負荷電流ＩＬ を検
出することができる。

【００７９】なお、図１に対して電圧検出回路９による
電圧の検出点のみを変更し、抵抗Ｒ２の接続位置は、図
１と同一位置、すなわち図８中、破線で示すブロックＡ
の位置のままでもよい。この場合でも、同様に、出力電
圧ＶＯＵＴ のレベルをトランジスタＱ３のベース・エ
ミッタ間電圧分だけ上昇させることができる。また、ト
ランジスタＱ３，Ｑ４のエミッタとアースとの間に抵抗
Ｒ２を接続することになるので、図８の場合に比べて、
トランジスタＱ３，Ｑ４からなるカレントミラー回路を
好適に動作させることができる。

【００８０】（６）上記実施形態の図１において、トラ
ンジスタＱ３のコレクタとトランジスタＱ３のベースと
を直結しているが、これに代えて、図９に示すように、
ＮＰＮトランジスタＱ７を備えるようにしてもよい。す
なわち、トランジスタＱ７のベースをトランジスタＱ３
のコレクタに接続し、エミッタをトランジスタＱ３のベ
ースに接続し、コレクタをシャント抵抗ＲｓのＦＥＴ３
側に接続する。

【００８１】この形態によれば、トランジスタＱ３のコ
レクタ電流から引き抜かれる減少分が１／ｈＦＥになる
ので、トランジスタＱ３，Ｑ４からなるカレントミラー
回路の特性を向上させることができる。

【００８２】（７）負荷４は、上記実施形態及び各変形
形態では、図１、図６〜図９に示すようにランプとして
いるが、これに限らない。例えば２次電池とすることに
より、電源部から２次電池に供給される供給電流として
の充電電流を精度良く検出することができ、２次電池の
充電量を精度良く求めることができる。

【００８３】

【発明の効果】以上のように、請求項１，２によれば、
回路起動時に、スイッチ手段を介して第１カレントミラ
ー回路を構成するトランジスタの制御端子を接地するこ
とで、電流がトランジスタの制御端子に強制的に流れる
ため、起動に際して回路動作を確実なものとすることが
できる。また、電流検出用抵抗の抵抗値の所定倍率であ
る第１抵抗値を有する第１抵抗素子、第１カレントミラ
ー回路および第２カレントミラー回路を介して負荷電流
の一部を精度良く分流し、その分流した電流の出力端
を、第２抵抗値を有する第２抵抗素子を介して接地する
ようにしたため、第２抵抗素子から負荷電流に比例した
出力電圧を精度良く得ることができ、この出力電圧から
負荷電流を精度良く求めることができる。

【００８４】また、請求項３によれば、第１カレントミ
ラー回路のトランジスタの制御端子を接地するスイッチ
手段は、トランジスタ回路で簡単に構成することができ
る。

【００８５】さらに、請求項４によれば、トランジスタ
回路を所定時間だけオンした後にオフさせるのに、１シ
ョットパルス発生回路からの１ショットパルスを用いれ
ば容易に行うことができる。

【００８６】さらに、請求項５によれば、スイッチ手段
をオンオフ制御した後に電圧検出手段に電圧検出開始信
号を出力するように制御するため、電圧検出検出タイミ
ングを確実に取ることができる。

【００８７】さらに、請求項６によれば、一定周期毎に
スイッチ手段をオンオフ制御させるため、例えばノイズ
などによって、第１および第２カレントミラー回路で構
成される電流電圧変換回路が誤動作して停止しても次の
周期で再起動し、検出電圧を常にモニタすることができ
る。したがって、第１および第２カレントミラー回路の
耐ノイズ性を向上させることができる。

【００８８】さらに、請求項７によれば、第１カレント
ミラー回路および第２カレントミラー回路が簡単に構成
できる。

【００８９】さらに、請求項８によれば、負荷電流の変
化による検出電圧の変化範囲に比べて、電圧検出手段の
検出可能な電圧範囲が狭い場合でも、精度良く好適に負
荷電流を求めることができる。また、この場合にも、ス
イッチ手段によって、起動に際して回路動作を確実なも
のとすることができる。

【００９０】さらに、請求項９によれば、第２抵抗素子
および所定数の第６抵抗素子に流れる電流は、互いに等
しいレベルになるので、電圧検出手段を低消費電力の回
路部品で構成することができ、回路の小型化及び低コス
ト化を図ることができる。また、この場合にも、スイッ
チ手段によって、起動に際して回路動作を確実なものと
することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態の電流検出装置を含む電流
供給回路の構成図である。

【図２】図１のスイッチ手段の構成を示すブロックであ
る。

【図３】（ａ）は負荷電流ＩＬ の５(Ａ)から50(Ａ)ま
での変化を示す図、（ｂ）は（ａ）のように負荷電流Ｉ
Ｌ が変化したときの図１の回路及び図７の回路におけ
る(負荷電流ＩＬ)／(出力電圧ＶＯＵＴ)の変化を比較し
た図である。

【図４】図１のスイッチ手段における他の構成例を示す
回路図である。

【図５】図１のスイッチ手段および電圧検出回路におけ
る他の構成例を示す回路図である。

【図６】図１の電流検出装置の一変形形態を示す回路図
である。

【図７】図１の電流検出装置における他の変形形態を示
す回路図である。

【図８】図１の電流検出装置におけるさらに他の変形形
態を示す回路図である。

【図９】図１の電流検出装置におけるさらに別の変形形
態を示す回路図である。

【図１０】従来の電流検出回路の一例を示す回路図であ
る。

【図１１】従来の電流検出回路の他の一例を示す回路図
である。

【符号の説明】

１ 電流供給装置 ６，１２，１３ 電流検出装置 ７ 第１カレントミラー回路 ８ 第２カレントミラー回路 ９ 電圧検出回路 １０，１０ａ スイッチ手段 １１ 制御手段 １１ａ マイクロコンピュータ １０１ トランジスタ回路 １０２ １ショットパルス発生回路 Ｑ１〜Ｑ８ トランジスタ Ｒｓ シャント抵抗（電流検出用抵抗） Ｒ１ 抵抗（第１抵抗素子） Ｒ２ 抵抗（第２抵抗素子） Ｒ３ 抵抗（第３抵抗素子） Ｒ４ 抵抗（第４抵抗素子） Ｒ５ 抵抗（第５抵抗素子） Ｒ６１〜Ｒ６４ 抵抗（第６抵抗素子）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 剛 愛知県名古屋市南区菊住１丁目７番10号 株式会社ハーネス総合技術研究所内 (56)参考文献 特開 昭64−67613（ＪＰ，Ａ) 特開 平４−366772（ＪＰ，Ａ) 特開 平11−51983（ＪＰ，Ａ) 特開 平11−160368（ＪＰ，Ａ) 特開2000−147027（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 19/00 - 19/32 G05F 1/10 301 G05F 3/26

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 電源部と負荷の間に介設された電流検出
   用抵抗を用いて前記電源部から前記負荷に供給される供
   給電流値を検出する電流検出装置において、 前記電流検出用抵抗の抵抗値の所定倍率である第１抵抗
   値を有する第１抵抗素子と、負極性タイプの複数のトラ
   ンジスタで構成され、前記電流検出用抵抗の両端部のう
   ち前記電源部側の端部が前記第１抵抗素子を介して一方
   の入力端に接続されると共に前記両端部のうち前記負荷
   側の端部が他方の入力端に接続される第１カレントミラ
   ー回路と、正極性タイプの複数のトランジスタで構成さ
   れ、前記第１カレントミラー回路の両出力端が両入力端
   にそれぞれ接続される第２カレントミラー回路と、該第
   ２カレントミラー回路の両出力端の少なくとも一方とア
   ース間に介設された第２抵抗値を有する第２抵抗素子
   と、該第２抵抗素子の前記第２カレントミラー回路側の
   電圧を検出する電圧検出手段とを備え、 前記第１カレントミラー回路を構成するトランジスタの
   制御端子とアース間にスイッチ手段を設けたことを特徴
   とする電流検出装置。
2. 【請求項２】 前記検出した電圧を用いて前記供給電流
   値を求める電流値検出手段を有したことを特徴とする請
   求項１記載の電流検出装置。
3. 【請求項３】 前記スイッチ手段は、前記トランジスタ
   の制御端子を接地可能なトランジスタ回路を有したこと
   を特徴とする請求項１または２記載の電流検出装置。
4. 【請求項４】 前記トランジスタ回路を起動する１ショ
   ットパルス発生回路を有したことを特徴とする請求項３
   記載の電流検出装置。
5. 【請求項５】 前記スイッチ手段をオンオフ制御した後
   に前記電圧検出手段による電圧検出を行うするように制
   御する制御手段を有したことを特徴とする請求項１〜４
   の何れかに記載の電流検出装置。
6. 【請求項６】 前記制御手段は、一定周期毎に前記電圧
   検出を行い、前記電圧検出を行わない期間中に、一定周
   期毎に前記スイッチ手段をオンオフ制御させることを特
   徴とする請求項５記載の電流検出装置。
7. 【請求項７】 前記第１カレントミラー回路は、エミッ
   タが前記第１抵抗を介して前記電流検出抵抗の電源部側
   に接続された第１トランジスタと、エミッタが前記電流
   検出抵抗の負荷側に接続され、ベースおよびコレクタが
   前記第１トランジスタのベースに接続された第２トラン
   ジスタとを有し、前記第１トランジスタおよび第２トラ
   ンジスタはＰＮＰトランジスタで構成され、 前記第２カレントミラー回路は、コレクタが前記第１ト
   ランジスタのコレクタに接続された第３トランジスタ
   と、コレクタが前記第２トランジスタのコレクタに接続
   され、ベースが前記第３トランジスタのベースおよびコ
   レクタに接続された第４トランジスタとを有し、前記第
   ３トランジスタおよび第４トランジスタはＮＰＮトラン
   ジスタで構成され、 前記第３トランジスタおよび第４トランジスタの少なく
   とも一方のエミッタは前記第２抵抗素子を介して接地さ
   れていることを特徴とする請求項１〜６の何れかに記載
   の電流検出装置。
8. 【請求項８】 前記第２抵抗値を有する第３抵抗素子
   と、前記第１抵抗素子と同一の抵抗値を有する第４抵抗
   素子と、前記第２抵抗値と異なる抵抗値を有する第５抵
   抗素子とを備え、 前記第１カレントミラー回路は、エミッタが前記第４抵
   抗素子を介して前記電流検出抵抗の電源部側に接続さ
   れ、ベースが前記第１トランジスタのベースに接続され
   たＰＮＰトランジスタからなる第５トランジスタを更に
   有し、 前記第３トランジスタはエミッタが前記第２抵抗素子を
   介して接地され、前記第４トランジスタはエミッタが前
   記第３抵抗素子を介して接地され、前記第５トランジス
   タはコレクタが前記第５抵抗素子を介して接地されてお
   り、 前記電圧検出手段は、前記第５トランジスタのコレクタ
   の電圧値を更に検出するものであることを特徴とする請
   求項７記載の電流検出装置。
9. 【請求項９】 前記第２抵抗値を有する所定数の第６抵
   抗素子を備え、 前記第１カレントミラー回路は、エミッタがそれぞれ前
   記第１トランジスタのエミッタに接続され、ベースがそ
   れぞれ前記第１トランジスタのベースに接続されたＰＮ
   Ｐトランジスタからなる前記所定数の第６トランジスタ
   を有し、 前記所定数の第６トランジスタのコレクタはそれぞれ前
   記第６抵抗素子をそれぞれ介して接地されていることを
   特徴とする請求項７記載の電流検出装置。